KR101180697B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR101180697B1
KR101180697B1 KR1020040109360A KR20040109360A KR101180697B1 KR 101180697 B1 KR101180697 B1 KR 101180697B1 KR 1020040109360 A KR1020040109360 A KR 1020040109360A KR 20040109360 A KR20040109360 A KR 20040109360A KR 101180697 B1 KR101180697 B1 KR 101180697B1
Authority
KR
South Korea
Prior art keywords
layer
etching
reflection film
trench
forming
Prior art date
Application number
KR1020040109360A
Other languages
English (en)
Other versions
KR20060070758A (ko
Inventor
조진연
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040109360A priority Critical patent/KR101180697B1/ko
Publication of KR20060070758A publication Critical patent/KR20060070758A/ko
Application granted granted Critical
Publication of KR101180697B1 publication Critical patent/KR101180697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, (a) 하지 금속층을 포함하는 반도체 기판의 상부에, 확산 장벽층, 제 1 절연막, 식각 장벽층, 제 2 절연막, 하드 마스크층 및 제 1 반사 방지막의 적층 구조를 형성하는 단계; (b) 상기 적층 구조를 식각하여 상기 확산 장벽층을 노출시키는 비아 홀을 형성하는 단계; (c) 상기 제 1 반사 방지막을 제거한 후, 상기 바아 홀을 포함하는 전체 표면에 제 2 반사 방지막을 형성하는 단계; (d) 트렌치로 형성될 영역의 상기 제 2 반사 방지막 및 상기 하드 마스크층을 식각하고 소정 두께가 남도록 상기 제 2 절연막을 식각하는 단계; (e) 상기 제 2 반사 방지막을 제거하는 단계; (f) 상기 하드 마스크층을 식각 마스크로 하여 상기 소정 두께로 남아있는 제 2 절연막 및 상기 식각 장벽층을 식각하여 트렌치를 형성한 후, 상기 하드 마스크층 및 상기 하지 금속층이 노출될 때까지 상기 확산 장벽층을 식각하여 제거하는 단계; 및 (g) 상기 비아 홀 및 상기 트렌치를 금속층으로 매립하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
하드 마스크층, 트렌치 예정 영역, 반사 방지막

Description

반도체 소자의 금속 배선 형성 방법{METHOD FOR FORMING METAL LINE OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d 는 종래기술에 따른 이중 다마신 구조의 절연막 패턴을 형성하는 공정 및 금속 배선을 형성하는 공정을 나타내는 도면.
도 2a 내지 도 2d 는 종래기술의 문제점을 설명하기 위한 도면.
도 3a 내지 도 3d 는 본 발명에 따른 이중 다마신 구조의 절연막 패턴을 형성하는 공정 및 금속 배선을 형성하는 공정을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
100 하부 절연층 100a 하지 금속층
110 확산 장벽층 120 제 1 절연막
130 식각 장벽층 140 제 2 절연막
150, 170 반사 방지막 160, 160a 포토 레지스트
180 측벽 펜스 190 하드 마스크층
200 비아 홀 210 금속 배선 트렌치
220 금속 매립층
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 더욱 상세하게는, 이중 다마신 구조의 절연막 패턴을 형성함에 있어서 측벽 펜스가 트렌치부에 형성되는 것을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
도 1a 내지 도 1d 는 종래기술에 따라 반도체 소자의 금속 배선을 형성하기 위한 이중 다마신 패턴을 형성하는 공정(특히, 소위 비아 퍼스트(Via First) 공정에 관한 것임)을 나타내는 도면이다.
도 1a 를 참조하면, 반도체 기판(미도시) 상에 다층 금속 배선을 형성하기 위해 복수층의 금속층을 형성한 뒤 비아 퍼스트 공정에 따라 비아 홀(200)을 형성한다. 도 1a 에서, 100 은 하부 절연층, 100a 는 금속 배선과 접속될 하지 금속층, 110 은 확산 장벽층, 120 은 제 1 절연막(또는, 비아 레벨 절연막), 130 은 트렌치 레벨 식각 장벽층, 140 은 제 2 절연막(또는, 트렌치 레벨 절연막), 150 은 반사 방지막, 그리고 160 은 포토 레지스트를 나타낸다. 확산 장벽층(110)은 하지 금속층(100a)의 금속 확산을 방지하면서 그 표면이 산화되는 것을 막는 역할을 한다. 도 1a 와 같은 순서대로 다층 구조를 형성한 다음에 리소그래피 공정을 실시하고, 그 후 비아 에칭 공정을 실시한다.
다음으로, 포토 레지스트(160)와 반사 방지막(150)을 제거한다. 도 1a 에 있어서 포토 레지스트(160)와 반사 방지막(150)이 제거된 상태에서, 다시 반사 방지막(170)을 형성하고 포토 레지스트(160a)를 형성한다. 주의할 것은, 반사 방지막(170)은 비아 홀을 형성하면서 하지 금속층(100a)이 노출됨으로 인해 그 표면이 산 화되는 것을 막기 위해 형성하는 것이기 때문에 반사 방지막(150)과는 그 목적이 상이하며, 비아 홀(200)을 채우도록 형성한다는 점이다. 또한, 포토 레지스트(160a)는 트렌치 형성을 위해 새로이 형성한 것으로서, 포토 레지스트(160)와는 상이한 것이다.
이제, 도 1b 를 참조하면, 트렌치(210) 형성을 위해, 트렌치 형성 예정 영역의 반사 방지막(170)과 제 2 절연막(140) 및 식각 장벽층(130)을 식각한다.
다음으로, 도 1c 를 참조하면, 먼저 포토 레지스트(160a)와 반사 방지막(170)을 제거한 후, 비아 홀(200) 하부의 확산 장벽층(110)을 제거하여 금속 배선과 접속될 하지 금속층(100a)을 노출시킨다. 이렇게 함으로써 이중 다마신 구조의 절연막 패턴을 완성하며, 그 이후에는, 도 1d 에 나타낸 바와 같이, 절연막 패턴의 표면에 확산 방지막(미도시)과 시드층(미도시)을 형성하고 전기 도금을 실시하여 구리와 같은 금속을 도금한 후 CMP 공정으로 절연막 패턴의 표면을 평탄화함으로써, 금속 매립층(220)으로 이루어진 금속 배선을 최종적으로 형성한다.
상술한 바와 같이 금속 배선을 형성하는 방법에는 후술하는 바와 같은 문제점이 있는데, 이를 설명하기 위한 도면이 도 2a 내지 도 2d 에 도시되어 있다.
비아 퍼스트 공정을 실시할 때, 패턴의 밀도에 따라서 그 기울기가 도 2a 와 같이 균일하지 않게 될 수 있다. 패턴 밀도가 낮은 부위에서는 상대적으로 기울기가 심하게 형성된다. 이렇게 비아 홀(200)에 기울기가 있는 상태에서 반사 방지막(170)을 채울 경우 도 2b 와 같이 된다. 이 경우, 트렌치로서 에칭되어야 할 영역 중 일부가, 도 2c 와 같이 기울기가 있는 반사 방지막(170)의 식각 보호 작용으로 인해, 측벽 펜스(Sidewall Fence: 180)로서 잔존할 수 있다(도 2d 참조).
이 측벽 펜스(180)는 스텝 커버리지(Step Coverage)를 악화시키고, 시드층(미도시) 및 금속 매립층(220)을 형성하는 과정에서 보이드(Void)를 발생시키는 원인으로 되며, 구리와 같은 금속의 확산을 방지하는 확산 방지막(미도시)의 형성을 방해하여 배선 신뢰성을 나쁘게 한다.
본 발명은, 상술한 종래기술의 문제점을 해결하기 위한 것으로, 이중 다마신 구조의 절연막 패턴을 형성하는 과정에서 트렌치 영역에 측벽 펜스가 형성되지 않도록 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 소자의 금속 배선 형성 방법은, (a) 하지 금속층을 포함하는 반도체 기판의 상부에, 확산 장벽층, 제 1 절연막, 식각 장벽층, 제 2 절연막, 하드 마스크층 및 제 1 반사 방지막의 적층 구조를 형성하는 단계; (b) 상기 적층 구조를 식각하여 상기 확산 장벽층을 노출시키는 비아 홀을 형성하는 단계; (c) 상기 제 1 반사 방지막을 제거한 후, 상기 바아 홀을 포함하는 전체 표면에 제 2 반사 방지막을 형성하는 단계; (d) 트렌치로 형성될 영역의 상기 제 2 반사 방지막 및 상기 하드 마스크층을 식각하고 소정 두께가 남도록 상기 제 2 절연막을 식각하는 단계; (e) 상기 제 2 반사 방지막을 제거하는 단계; (f) 상기 하드 마스크층을 식각 마스크로 하여 상기 소정 두께로 남아있는 제 2 절연막 및 상기 식각 장벽층을 식각하여 트렌치를 형성한 후, 상기 하드 마스크층 및 상기 하지 금속층이 노출될 때까지 상기 확산 장벽층을 식각하여 제거하는 단계; 및 (g) 상기 비아 홀 및 상기 트렌치를 금속층으로 매립하여 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 비아 홀 내에 채워진 반사 방지막을 제거한 후 하드 마스크층을 식각 마스크로하여 트렌치를 형성하기 때문에, 절연막 패턴을 형성하는 과정에서 트렌치 영역에 측벽 펜스가 형성되지 않도록 할 수 있다.
이하, 도 3a 내지 도 3d 를 참조하여 본 발명의 바람직한 실시형태를 상세하게 설명한다. 다만, 도 3a 내지 도 3d 에서 도 1a 내지 도 1d 및 도 2a 내지 도 2d 에 나타낸 구성요소와 마찬가지인 구성요소에 대해서는 동일한 참조부호를 붙이고 그 설명을 생략한다.
도 3a 를 참조하면, 금속 배선과 접속될 하지 금속층(100a)을 포함하는 하부 절연층(100), 확산 장벽층(110), 제 1 절연막(120), 식각 장벽층(130), 제 2 절연막(140), 하드 마스크층(190), 반사 방지막(150) 및 포토 레지스트(160)를 포함하는 적층 구조를 형성한 후에 비아 홀(200)을 형성한다.
그리고, 포토 레지스트(160)와 반사 방지막(150)을 제거한 뒤, 비아 홀(200) 하부의 하지 금속층(100a)의 표면 산화를 막기 위해 비아 홀(200)을 포함하는 전체 표면에 반사 방지막(170)을 형성하고, 그 위에는 트렌치로 형성될 영역을 고려하여 포토 레지스트(160a)를 형성한다.
도 3b 를 참조하면, 반사 방지막(170)과 하드 마스크층(190)을 식각하고, 제 2 절연층(140: 트렌치 레벨 절연층)에 대해서는 소정 두께를 남겨둔 상태에서 에칭을 중지하는 부분 트렌치 에칭 공정을 실시한다.
다음으로, 도 3c 를 참조하면, 포토 레지스트(160a)와 반사 방지막(170)을 제거한 다음에, 하드 마스크층(190)을 식각 마스크로 하여 제 2 절연막(140)과 식각 장벽층(130)을 식각하는 후속 트렌치 에칭 공정을 실시한다. 이 경우, 하드 마스크층(190)도 제거하며, 비아 홀(200) 하부의 하지 금속층(100a)이 노출될 때까지 확산 장벽층(110)도 제거한다.
이로써, 측벽 펜스(180)가 형성되지 않은 이중 다마신 구조의 절연막 패턴을 형성할 수 있다. 이후에는, 도 3d 를 참조하면, 확산 방지막(미도시)과 시드층(미도시)을 형성하고 무전해 도금법과 같은 전기 도금을 실시하여 금속 매립층(220)을 형성하고, CMP 공정을 실시하여 절연막 패턴의 표면을 평탄화한 다음에 금속 배선 형성 공정을 마무리하면 된다.
본 발명에 따른 반도체 소자의 금속 배선 형성 방법에 의하면, 이중 다마신 구조의 절연막 패턴을 형성하는 과정에서 트렌치 영역에 측벽 펜스가 형성되지 않도록 할 수 있다.

Claims (3)

  1. (a) 하지 금속층을 포함하는 반도체 기판의 상부에, 확산 장벽층, 제 1 절연막, 식각 장벽층, 제 2 절연막, 하드 마스크층 및 제 1 반사 방지막의 적층 구조를 형성하는 단계;
    (b) 상기 적층 구조를 식각하여 상기 확산 장벽층을 노출시키는 비아 홀을 형성하는 단계;
    (c) 상기 제 1 반사 방지막을 제거한 후, 상기 바아 홀을 포함하는 전체 표면에 제 2 반사 방지막을 형성하는 단계;
    (d) 트렌치로 형성될 영역의 상기 제 2 반사 방지막 및 상기 하드 마스크층을 식각하고 소정 두께가 남도록 상기 제 2 절연막을 식각하는 단계;
    (e) 상기 제 2 반사 방지막을 제거하는 단계;
    (f) 상기 하드 마스크층을 식각 마스크로 하여 상기 소정 두께로 남아있는 제 2 절연막 및 상기 식각 장벽층을 식각하여 트렌치를 형성한 후, 상기 하드 마스크층 및 상기 하지 금속층이 노출될 때까지 상기 확산 장벽층을 식각하여 제거하는 단계; 및
    (g) 상기 비아 홀 및 상기 트렌치를 금속층으로 매립하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 (f) 단계는, 플루오르와 탄소의 비율이 낮은 에천트를 이용하여 구현하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 (f) 단계에서, 상기 비아 홀 하부의 상기 하지 금속층이 노출되도록 상기 확산 장벽층도 제거되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020040109360A 2004-12-21 2004-12-21 반도체 소자의 금속 배선 형성 방법 KR101180697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109360A KR101180697B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109360A KR101180697B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060070758A KR20060070758A (ko) 2006-06-26
KR101180697B1 true KR101180697B1 (ko) 2012-09-07

Family

ID=37164344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109360A KR101180697B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR101180697B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108831857B (zh) * 2018-06-13 2021-04-30 上海华力微电子有限公司 一种双大马士革结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380150B1 (ko) * 2000-12-22 2003-04-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2004153126A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US20040121581A1 (en) * 2002-12-17 2004-06-24 Abbas Ali Method of forming dual-damascene structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380150B1 (ko) * 2000-12-22 2003-04-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
JP2004153126A (ja) * 2002-10-31 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
US20040121581A1 (en) * 2002-12-17 2004-06-24 Abbas Ali Method of forming dual-damascene structure

Also Published As

Publication number Publication date
KR20060070758A (ko) 2006-06-26

Similar Documents

Publication Publication Date Title
US8445184B2 (en) Pattern formation method
JP5193542B2 (ja) 半導体装置の製造方法
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
KR20080060949A (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
KR20100109173A (ko) 반도체 장치의 듀얼 다마신 배선 제조 방법
KR101180697B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100691105B1 (ko) 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
KR100390902B1 (ko) 이중 다마신을 이용한 금속배선 형성방법
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
US20090098729A1 (en) Method for manufacturing a semiconductor device
KR100907890B1 (ko) 반도체 소자의 제조 방법
KR101084633B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100698741B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100596874B1 (ko) 반도체소자의 금속배선 형성방법
KR100705008B1 (ko) 반도체 소자의 금속배선 제조방법
KR101016855B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR20080095654A (ko) 반도체 소자의 금속배선 형성 방법
KR100503381B1 (ko) 반도체 소자의 금속 배선과 그 형성 방법
KR100538634B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101165217B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100789612B1 (ko) 금속 배선 형성 방법
KR100676609B1 (ko) 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 8