CN108831857B - 一种双大马士革结构的制作方法 - Google Patents

一种双大马士革结构的制作方法 Download PDF

Info

Publication number
CN108831857B
CN108831857B CN201810604625.7A CN201810604625A CN108831857B CN 108831857 B CN108831857 B CN 108831857B CN 201810604625 A CN201810604625 A CN 201810604625A CN 108831857 B CN108831857 B CN 108831857B
Authority
CN
China
Prior art keywords
layer
groove
etching
hole
dual damascene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810604625.7A
Other languages
English (en)
Other versions
CN108831857A (zh
Inventor
刘庆
江旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810604625.7A priority Critical patent/CN108831857B/zh
Publication of CN108831857A publication Critical patent/CN108831857A/zh
Application granted granted Critical
Publication of CN108831857B publication Critical patent/CN108831857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种双大马士革结构的制作方法，所述方法包括：提供一半导体衬底，其依次包括导电层、第一介电层、第二刻蚀停止层以及第二介电层，半导体衬底中形成有通孔，且通孔中填充有底部抗反射层；对第二介电层进行第一次刻蚀，形成沟槽的第一部分；沿沟槽的第一部分对第二介电层进行第二次刻蚀，形成沟槽的第二部分，底部抗反射层再次被消耗，底部抗反射层的高度低于第二刻蚀停止层；采用反应性气体清洁通孔暴露出来的侧壁；对沟槽的第二部分以及通孔进行刻蚀；在沟槽的第一部分、第二部分以及通孔中形成填充层，以形成双大马士革结构。本发明避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。

Description

一种双大马士革结构的制作方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种双大马士革结构的制作方法。
背景技术
随着半导体器件关键尺寸(Critical Dimension，简称CD)的不断缩小，顶层金属层(Top Metal，简称TM)的线宽也随之减少，以适应半导体器件电阻率的要求。而随着顶层金属层线宽的减小，顶层金属层在制备时需要进行刻蚀的难度变得也越来越大。
目前业界通常采用通孔先刻蚀(Full VIA first，简称FVF)的双大马士革(Dual-damascene)结构的工艺来制备顶层金属层。在工艺过程中，先刻蚀通孔至第一刻蚀停止层，然后在通孔中填充BARC层(Bottom Anti-Reflected Coating，底部抗反射层)以保护通孔，接下来再刻蚀沟槽(Trench)。这种工艺的优点在于，容易实现沟槽对通孔的自动对准、刻蚀的均匀性，以及可以准确控制沟槽的深度。另外，在原有的结构上还可以增加第二刻蚀停止层制程，可以进一步地提高沟槽深度的均匀性以及对沟槽深度的精确控制。
上述制程中，在沟槽形成的同时往往伴随产生篱笆(Fence)形貌，这种篱笆形貌会引起后续的掩埋种子层(Buried Seed，简称B/S)淀积填充不良，从而造成产品不良率较高。
发明内容
本发明的目的在于提供一种双大马士革结构的制作方法，以避免在沟槽形成时产生篱笆形貌，从而提高了产品良率。
为了实现上述技术目的，本发明提供了一种双大马士革结构的制作方法，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层，所述半导体衬底中形成有通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层；S2：对所述第二介电层进行第一次刻蚀，形成沟槽的第一部分，所述通孔位于所述沟槽的第一部分的底部，所述通孔的开口尺寸小于所述沟槽的第一部分的开口尺寸，所述底部抗反射层被消耗掉一部分；S3：沿所述沟槽的第一部分对所述第二介电层进行第二次刻蚀，形成沟槽的第二部分，所述沟槽的第二部分位于所述沟槽的第一部分的底部，所述底部抗反射层再次被消耗掉一部分，所述底部抗反射层的高度低于所述第二刻蚀停止层；S4：采用反应性气体清洁所述通孔暴露出来的侧壁；S5：对所述沟槽的第二部分以及通孔进行刻蚀，所述沟槽的第二部分暴露所述第一介电层，所述通孔暴露所述导电层；以及S6：在所述沟槽的第一部分、第二部分以及所述通孔中形成填充层，以形成双大马士革结构。
可选的，步骤S4中的所述反应气体选用含有O2和Ar的混合气体，步骤S4所用的O2的流量为1400～1600标准立方厘米/分钟；在刻蚀反应腔室内的压强为300～500毫托；在刻蚀反应腔室内的时间为10～30秒；所用的偏置功率为100～200瓦。
可选的，步骤S1包括以下步骤：
S11：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层；S12：在所述半导体衬底上形成掩模层，并图形化处理所述掩模层；S13：以图形化处理的所述掩模层为掩模，对所述半导体衬底进行刻蚀形成通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层。
可选的，步骤S5包括以下步骤：
S51：沿所述沟槽的第二部分进行刻蚀，形成沟槽的第三部分，所述沟槽的第三部分暴露所述第二刻蚀停止层，且所述沟槽的第三部分位于所述沟槽的第一部分和所述沟槽的第二部分的底部，所述底部抗反射层接着被消耗掉一部分；S52：沿所述沟槽的第三部分进行刻蚀，形成沟槽的第四部分，所述沟槽的第四部分暴露所述第一介电层，所述沟槽的第四部分位于所述沟槽的第三部分的底部，且所述沟槽的第四部分与所述沟槽的第一部分、所述沟槽的第二部分和所述沟槽的第三部分共同形成沟槽，所述底部抗反射层被消耗完毕，对所述通孔进行刻蚀，所述通孔暴露所述导电层；以及S53：去除所述掩模层。
可选的，步骤S6中的所述填充层还填充了所述沟槽的第三部分和第四部分。
可选的，所述导电层包括铜导电层。
可选的，所述掩模层包括从下至上的介电抗反射层和光刻胶层。
可选的，步骤S2的刻蚀介质选用含有CF4、CHF3、O2、C4F8和Ar的混合气体，步骤S3和步骤S5的刻蚀介质选用含有O2、C4F8和Ar的混合气体。
可选的，步骤S6中的所述填充层还填充所述沟槽的第三部分和第四部分，所述第一介电层和所述第二介电层的材料是氧化物。
本发明的有益效果在于：
本发明提供了一种双大马士革结构的制作方法中，通过在沿所述沟槽的第一部分对所述第二介电层进行第二次刻蚀以形成沟槽的第二部分后，增加采用反应性气体清洁暴露出来所述通孔的侧壁，以清除通孔侧壁上的残留的底部抗反射层的薄层，有利于通孔侧壁上的残留物被进一步清除，即有利于沟槽的后续刻蚀的正常进行，避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。
附图说明
图1是现有的沟槽刻蚀过程中所产生的篱笆形貌的示意图；
图2是本发明实施例中所提供的双大马士革结构的制作方法的流程示意图；
图3是本发明实施例在通孔中填充介电抗反射层后的结构示意图；
图4是本发明实施例在形成沟槽的第一部分后的结构示意图；
图5是本发明实施例的在形成沟槽的第二部分后的结构示意图；
图6是本发明实施例的采用反应性气体清洁后的结构示意图；
图7是本发明实施例的在形成沟槽的第三部分后的结构示意图；
图8是本发明实施例的对通孔进一步刻蚀后的结构示意图；
图9是本发明实施例的双大马士革结构的结构示意图。
附图标识说明：
1-半导体衬底；10-导电层；21-第一刻蚀停止层；22-第二刻蚀停止层；
31-第一介电层；32-第二介电层；
40-掩模层；41-介电抗反射层(DARC)；42-光刻胶层；
50-底部抗反射层(BARC)；
61、62-通孔；61a、62a-通孔的开口尺寸；
70-沟槽；70a-沟槽的开口尺寸；71-沟槽的第一部分；72-沟槽的第二部分；73-沟槽的第三部分；74-沟槽的第四部分；
80-填充层；90-篱笆形貌。
具体实施方式
如背景技术所述，发明人发现，在双大马士革结构的沟槽形成时往往伴随产生篱笆(Fence)形貌，这种篱笆形貌会引起后续的掩埋种子层(BuriedSeed，简称B/S)淀积填充不良，从而造成产品不良率较高。
现有的顶层金属层包括有半导体器件的基底(例如是铜)上依次沉淀第一刻蚀停止层、第一介电层、第二刻蚀停止层和第二介电层，其中，第一刻蚀停止层用于作为第一介电层刻蚀的刻蚀终点，第一刻蚀停止层用于防止对第一介电层的过渡刻蚀而造成对基底的破坏；第二刻蚀停止层用于作为第二介电层刻蚀的刻蚀终点，第一刻蚀停止层用于防止对第一介电层的过渡刻蚀而影响沟槽深度的均匀性，以及用于对深度更加准确的控制。在第二介电层上沉积一介电抗反射层(Dielectric Anti-Reflected Coating，简称DARC)，最后在介电抗反射层上涂覆光刻胶，其中，介电抗反射层可以减少光反射，提高对光刻胶进行图形化的分辨率。需要理解的是，上述结构是通孔刻蚀结束后需要进行沟槽刻蚀时的结构，而非最初通孔刻蚀前的结构。该结构是针对本具体实施方式提出的，具体结构还需要根据实际的产品以及具体制程需求来定。
图1是现有的沟槽刻蚀过程中所产生的篱笆形貌的示意图。如图1所示，双大马士革结构的具体的工艺流程是：首先刻蚀通孔至第一刻蚀停止层，然后在通孔中添加BARC层(底部抗反射层)，最后进行沟槽刻蚀。在沟槽刻蚀时，通孔位于沟槽底部，且沟槽的开口尺寸大于通孔的开口尺寸，而此结构(即双大马士革结构)很容易产生篱笆形貌90，即目标通孔高度要求为h1，实际出现多个形如篱笆结构的不平整结构，其高度为h2，且h2大于h1。这种篱笆形貌90将导致后续的B/S淀积填充不良，从而造成产品不良率较高。为了解决在双大马士革结构的沟槽刻蚀时产生的篱笆形貌90问题，在现有工艺中增加了BARC层回刻的步骤，此步骤需要在沟槽刻蚀之前，提前降低BARC层的高度。另外，额外还增加了高射频离子轰击步骤。
发明人研究发现，篱笆形貌形成的原因是：在双大马士革结构的沟槽刻蚀过程中，由于刻蚀负载效应的作用，通孔暴露出来的侧壁的介电层刻蚀速度最快，进一步地，由于通孔之间的间隔很小，在干法刻蚀时，通孔暴露出来的侧壁处的等离子体的强度最强，从而加快了通孔侧壁的介电层刻蚀速度。因此，通孔暴露出来的侧壁处的介电层的高度最先追上BARC层的高度，从而产生篱笆形貌90。而增加了BARC层回刻的步骤虽然有利于改善篱笆形貌，但是由于刻蚀负载效应的作用使得双大马士革结构依然很容易产生篱笆形貌。
另外，发明人还发现，在双大马士革结构的沟槽刻蚀过程中，通孔暴露出来的侧壁上残留有BARC层薄层，其在刻蚀第一介电层和第二介电层的过程中，对介电层形成微光罩作用，使得介电层以及粘附在介电层侧壁上的光刻胶和刻蚀过程中产生的聚合物受到BARC层薄层的保护，而难以被刻蚀掉，进而形成篱笆形貌。对于额外增加的高射频离子轰击步骤，由于通孔侧壁上BARC层薄层的存在，使得轰击后去除篱笆的效果不好，还破坏了正常的双大马士革沟槽形貌。
基于上述研究，本发明通过提供一种双大马士革结构的制作方法，可以清除在沟槽刻蚀时通孔暴露出来的侧壁上残留的底部抗反射层的薄层，有利于沟槽的后续刻蚀的正常进行，避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。
以下结合附图和具体实施例对本发明实施例的一种双大马士革结构的制作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本实施例中所提供的双大马士革结构的制作方法的流程示意图。如图2所示，本实施例公开了一种双大马士革结构的制作方法，所述方法具体包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层，所述半导体衬底中形成有通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层；
S2：对所述第二介电层进行第一次刻蚀，形成沟槽的第一部分，所述通孔位于所述沟槽的第一部分的底部，所述通孔的开口尺寸小于所述沟槽的第一部分的开口尺寸，所述底部抗反射层被消耗掉一部分；
S3：沿所述沟槽的第一部分对所述第二介电层进行第二次刻蚀，形成沟槽的第二部分，所述沟槽的第二部分位于所述沟槽的第一部分的底部，所述底部抗反射层再次被消耗掉一部分，所述底部抗反射层的高度低于所述第二刻蚀停止层；
S4：采用反应性气体清洁所述通孔暴露出来的侧壁；
S5：对所述沟槽的第二部分以及通孔进行刻蚀，所述沟槽的第二部分暴露所述第一介电层，所述通孔暴露所述导电层；以及
S6：在所述沟槽的第一部分、第二部分以及所述通孔中形成填充层，以形成双大马士革结构。
下面结合图2-图8对本发明实施例所提供的双大马士革结构的制作方法进行详细介绍。
图3是本实施例在通孔中填充介电抗反射层后的结构示意图。如图3所示，首先执行步骤S1，步骤S1具体包括以下步骤：
S11：提供一半导体衬底1，所述半导体衬底1由下至上依次包括导电层10、第一刻蚀停止层21、第一介电层31、第二刻蚀停止层22以及第二介电层32；
S12：在所述半导体衬底1上形成掩模层40，并图形化处理所述掩模层40；
S13：以图形化处理的所述掩模层40为掩模，对所述半导体衬底1进行刻蚀形成通孔61、62，所述通孔61、62暴露所述第一刻蚀停止层21，且所述通孔61、62中填充有底部抗反射层50。
其中，所述掩模层40从下至上包括介电抗反射层(DARC)41和光刻胶层42，所述导电层10例如是包括铜导电层，所述第一刻蚀停止层21和第二刻蚀停止层22的材料例如是氮化硅，所述第一介电层31和所述第二介电层32的材料例如是氧化物。所述通孔61、62的数量例如是两个。所述底部抗反射层50的高度例如是低于所述介电抗反射层41，且高于所述第二刻蚀停止层22。
图4是本实施例在形成沟槽的第一部分后的结构示意图。如图4所示，接着执行步骤S2，对所述第二介电层32进行第一次刻蚀，形成沟槽的第一部分71，所述通孔61、62位于所述沟槽的第一部分71的底部，所述通孔61、62的开口尺寸小于所述沟槽的第一部分71的开口尺寸70a，即，所述通孔61、62的开口尺寸61a、62a小于所述沟槽70的开口尺寸70a。所述底部抗反射层50被消耗掉一部分。
其中，本步骤的刻蚀介质例如是选用CF4、CHF3、Ar，以及少量的C4F8和O2的混合气体。
本步骤中，在所述沟槽的第一部分71形成过程中，所述底部抗反射层50被消耗掉一部分，使得所述底部抗反射层50的高度下降，但是，所述底部抗反射层50的高度例如是依然高于所述第二刻蚀停止层22。
图5是本实施例的在形成沟槽的第二部分后的结构示意图。如图5所示，接着执行步骤S3，
沿所述沟槽的第一部分71对所述第二介电层32进行第二次刻蚀，形成沟槽的第二部分72，所述沟槽的第二部分72位于所述沟槽的第一部分的底部71，所述沟槽的第二部分72和第一部分71深度之和深于所述沟槽的第一部分71，所述底部抗反射层50的再次被消耗掉一部分，所述底部抗反射层50的高度例如是低于所述第二刻蚀停止层22。
其中，本步骤的刻蚀介质例如是选用O2、C4F8和Ar的混合气体。所述沟槽的第二部分72和第一部分71深度之和深于所述沟槽的第一部分71。
在本步骤中，在所述沟槽的第二部分72形成过程中，所述底部抗反射层50部分再被消耗，使得所述底部抗反射层50的高度再次下降，且所述底部抗反射层50的高度例如是低于所述第二刻蚀停止层22，即低于所述第二刻蚀停止层22的部分所述通孔61、62侧壁暴露出来，暴露出来的所述通孔61、62侧壁上残留有光刻胶，第一沟槽的第二部分72形成时产生的聚合物以及底部抗反射层的薄层等残留物61a、62a。由于所述残留物61a、62a中的光刻胶，第一沟槽的第二部分72形成时产生的聚合物被底部抗反射层的薄层保护，使得沟槽的后续刻蚀无法正常进行而产生篱笆形貌。
图6是本实施例的采用反应性气体清洁后的结构示意图，如图6所示，同时请参阅图5，接着执行步骤S4，采用反应性气体清洁所述通孔61、62暴露出来的侧壁。
其中，该步骤的反应气体例如是选用含有O2和Ar的混合气体，本步骤所用的O2的流量为1400～1600标准立方厘米/分钟，在刻蚀反应腔室内的压强为300～500毫托，在刻蚀反应腔室内的时间为10～30秒，所用的偏置功率为100～200瓦。由上可知，本实施例选用含有O2和Ar的混合气体清除粘附在所述通孔61、62暴露出来的侧壁上的底部抗反射层的薄层，由于底部抗反射层的主要组成为树脂，刻蚀介质O2与其发生反应，并将树脂材料清除掉，从而将底部抗反射层的薄层清除掉，使得在沟槽的后续刻蚀过程中，没有了薄层的保护，对通孔61、62暴露出来的介电层(即氧化物层)就可以进行正常的刻蚀，避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。
图7是本实施例的在形成沟槽的第三部分后的结构示意图。图8是本实施例的对通孔进一步刻蚀后的结构示意图。如图7和图8所示，接着执行步骤S5，对所述沟槽的第二部分72以及通孔61、62进行刻蚀，所述沟槽的第二部分72暴露所述第一介电层31，所述通孔61、62暴露所述导电层10。具体地，步骤S5包括以下步骤：
S51：沿所述沟槽的第二部分72进行刻蚀，形成沟槽的第三部分73，所述沟槽的第三部分73暴露所述第二刻蚀停止层22，且所述沟槽的第三部分73位于所述沟槽的第一部分71和所述沟槽的第二部分72的底部，所述底部抗反射层50接着被消耗；
S52：沿所述沟槽的第三部分73进行刻蚀，形成沟槽的第四部分74，所述沟槽的第四部分74暴露所述第一介电层31，所述沟槽的第四部分74位于所述沟槽的第三部分73的底部，所述沟槽的第四部分74与所述沟槽的第一部分71、所述沟槽的第二部分72和所述沟槽的第三部分73共同形成沟槽70，所述底部抗反射层50被消耗完毕，对所述通孔61、62进行刻蚀，所述通孔61、62暴露所述导电层10例如是铜导电层；以及
S53：去除所述掩模层40。
其中，本步骤的刻蚀介质例如是选用O2、C4F8和Ar的混合气体，所述掩模层40例如是包括介电抗反射层41和光刻胶层42。
图9是本实施例的双大马士革结构的结构示意图。如图9所示，接着执行步骤S6，在所述沟槽的第一部分71、第二部分72以及所述通孔61、62中形成填充层80，以形成双大马士革结构。
其中，所述填充层80还填充了所述沟槽的第三部分73和第四部分74。
综上所述，本发明提供了一种双大马士革结构的制作方法中，在对第二介电层进行第二刻蚀后，通过增加采用反应性气体清洁暴露出来所述通孔的侧壁，以清洁通孔侧壁上的残留的底部抗反射层的薄层，有利于通孔侧壁上的残留物被进一步清除，进而避免了沟槽形成时产生篱笆形貌，从而提高了产品良率。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种双大马士革结构的制作方法，其特征在于，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层，所述半导体衬底中形成有通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层；
S2：对所述第二介电层进行第一次刻蚀，形成沟槽的第一部分，所述通孔位于所述沟槽的第一部分的底部，所述通孔的开口尺寸小于所述沟槽的第一部分的开口尺寸，所述底部抗反射层被消耗掉一部分，其中，本步骤的刻蚀介质选用含有CF4、CHF3、O2、C4F8和Ar的混合气体；
S3：沿所述沟槽的第一部分对所述第二介电层进行第二次刻蚀，形成沟槽的第二部分，所述沟槽的第二部分位于所述沟槽的第一部分的底部，所述底部抗反射层再次被消耗掉一部分，所述底部抗反射层的高度低于所述第二刻蚀停止层，其中，本步骤的刻蚀介质选用含有O2、C4F8和Ar的混合气体；
S4：采用反应性气体清洁所述通孔暴露出来的侧壁，其中，本步骤的刻蚀介质选用含有O2和Ar的混合气体；
S5：对所述沟槽的第二部分以及通孔进行刻蚀，所述沟槽的第二部分暴露所述第一介电层，所述通孔暴露所述导电层；以及
S6：在所述沟槽的第一部分、第二部分以及所述通孔中形成填充层，以形成双大马士革结构。
2.如权利要求1所述的双大马士革结构的制作方法，其特征在于，步骤S4所用的O2的流量为1400～1600标准立方厘米/分钟；在刻蚀反应腔室内的压强为300～500毫托；在刻蚀反应腔室内的时间为10～30秒；所用的偏置功率为100～200瓦。
3.如权利要求1所述的双大马士革结构的制作方法，其特征在于，步骤S1包括以下步骤：
S11：提供一半导体衬底，所述半导体衬底由下至上依次包括导电层、第一刻蚀停止层、第一介电层、第二刻蚀停止层以及第二介电层；
S12：在所述半导体衬底上形成掩模层，并图形化处理所述掩模层；
S13：以图形化处理的所述掩模层为掩模，对所述半导体衬底进行刻蚀形成通孔，所述通孔暴露所述第一刻蚀停止层，且所述通孔中填充有底部抗反射层。
4.如权利要求3所述的双大马士革结构的制作方法，其特征在于，步骤S5包括以下步骤：
S51：沿所述沟槽的第二部分进行刻蚀，形成沟槽的第三部分，所述沟槽的第三部分暴露所述第二刻蚀停止层，且所述沟槽的第三部分位于所述沟槽的第一部分和所述沟槽的第二部分的底部，所述底部抗反射层接着被消耗掉一部分；
S52：沿所述沟槽的第三部分进行刻蚀，形成沟槽的第四部分，所述沟槽的第四部分暴露所述第一介电层，所述沟槽的第四部分位于所述沟槽的第三部分的底部，且所述沟槽的第四部分与所述沟槽的第一部分、所述沟槽的第二部分和所述沟槽的第三部分共同形成沟槽，所述底部抗反射层被消耗完毕，对所述通孔进行刻蚀，所述通孔暴露所述导电层；以及
S53：去除所述掩模层。
5.如权利要求1所述的双大马士革结构的制作方法，其特征在于，步骤S6中的所述填充层还填充了所述沟槽的第三部分和第四部分。
6.如权利要求1所述的双大马士革结构的制作方法，其特征在于，所述导电层包括铜导电层。
7.如权利要求4所述的双大马士革结构的制作方法，其特征在于，所述掩模层包括从下至上的介电抗反射层和光刻胶层。
8.如权利要求1所述的双大马士革结构的制作方法，其特征在于，步骤S5的刻蚀介质选用含有O2、C4F8和Ar的混合气体。
9.如权利要求1所述的双大马士革结构的制作方法，其特征在于，所述第一刻蚀停止层和第二刻蚀停止层的材料是氮化硅。
10.如权利要求1所述的双大马士革结构的制作方法，其特征在于，所述第一介电层和所述第二介电层的材料是氧化物。
CN201810604625.7A 2018-06-13 2018-06-13 一种双大马士革结构的制作方法 Active CN108831857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810604625.7A CN108831857B (zh) 2018-06-13 2018-06-13 一种双大马士革结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810604625.7A CN108831857B (zh) 2018-06-13 2018-06-13 一种双大马士革结构的制作方法

Publications (2)

Publication Number Publication Date
CN108831857A CN108831857A (zh) 2018-11-16
CN108831857B true CN108831857B (zh) 2021-04-30

Family

ID=64145059

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810604625.7A Active CN108831857B (zh) 2018-06-13 2018-06-13 一种双大马士革结构的制作方法

Country Status (1)

Country Link
CN (1) CN108831857B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962022A (zh) * 2019-04-03 2019-07-02 武汉新芯集成电路制造有限公司 一种半导体器件及其制造方法
CN110707061B (zh) * 2019-09-06 2021-09-14 上海集成电路研发中心有限公司 一种红外探测器接触孔结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367233A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309172A (ja) * 2002-04-17 2003-10-31 Nec Electronics Corp デュアルダマシンプロセスにおけるパターン形成方法
TW573338B (en) * 2002-10-23 2004-01-21 Taiwan Semiconductor Mfg Method for improving fence defect of dual damascene structure
KR101180697B1 (ko) * 2004-12-21 2012-09-07 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
CN102446812B (zh) * 2010-10-14 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种金属互连方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367233A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 大马士革结构的制作方法

Also Published As

Publication number Publication date
CN108831857A (zh) 2018-11-16

Similar Documents

Publication Publication Date Title
CA1315022C (en) Method for etching tapered vias
US6265317B1 (en) Top corner rounding for shallow trench isolation
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US20150325469A1 (en) Trench Formation using Rounded Hard Mask
CN108831857B (zh) 一种双大马士革结构的制作方法
CN111933581B (zh) 一种半导体结构的制备方法
US7071112B2 (en) BARC shaping for improved fabrication of dual damascene integrated circuit features
KR100581244B1 (ko) 반도체 장치의 제조 방법
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
US8461046B2 (en) Process for producing a metallization level and a via level and corresponding integrated circuit
US7001836B2 (en) Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
JPH11274299A (ja) 配線形成方法
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
CN109994420A (zh) 一种深槽隔离结构的制造方法
JP2004207286A (ja) ドライエッチング方法および半導体装置の製造方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR100518648B1 (ko) 반도체 소자의 제조 방법
CN111293073B (zh) 沟槽制作方法
KR100370172B1 (ko) 반도체 소자의 제조방법
CN104733380B (zh) 接触孔的形成方法
US7220675B2 (en) Method of forming metal wiring of semiconductor device
KR101016855B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100326262B1 (ko) 반도체장치제조방법
CN114530369A (zh) 半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant