CN103367233A - 大马士革结构的制作方法 - Google Patents
大马士革结构的制作方法 Download PDFInfo
- Publication number
- CN103367233A CN103367233A CN2012100886278A CN201210088627A CN103367233A CN 103367233 A CN103367233 A CN 103367233A CN 2012100886278 A CN2012100886278 A CN 2012100886278A CN 201210088627 A CN201210088627 A CN 201210088627A CN 103367233 A CN103367233 A CN 103367233A
- Authority
- CN
- China
- Prior art keywords
- hole
- manufacture method
- layer
- clean
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种大马士革结构的制作方法,其包括:在金属导电层上依次形成介电层、掩模层;以至少经过一次图形化处理的掩模层为掩模、对介电层进行刻蚀,在介电层中形成暴露金属导电层的沟槽、孔;利用包含浓双氧水与EKC575的溶液对沟槽、孔进行第一清洗处理;然后,在等离子体反应腔室中利用包含N2与H2的混合气体对沟槽、孔进行处理;然后,利用稀氢氟酸对沟槽、孔进行第二清洗处理。本发明在刻蚀形成大马士革结构中的孔、沟槽之后,通过选择合适的清洗处理方法,在有效去除杂质的同时,使大马士革结构下方的金属导电层不会产生笑脸缺陷,提高了大马士革结构所在集成电路的电学性能。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种大马士革结构的制作方法。
背景技术
随着半导体制造工艺的发展,半导体芯片的面积越来越小,同时,在一个半导体芯片上的半导体器件数量也越来越多。在半导体集成电路中,半导体器件之间的信号传输需要高密度的金属互连线,然而这些金属互连线带来的大电阻和寄生电容已经成为限制半导体集成电路速度的主要因素。
在传统的半导体工艺中,金属铝一般被用作半导体器件之间的金属互连线,随着半导体工艺的发展,金属铝互连线已经部分被金属铜互连线所替代,这是因为与铝相比,铜具有较小的电阻值,采用金属铜互连线可提高半导体器件之间信号的传输速度;另一方面,低介电常数绝缘材料被用作金属层之间的介电层的主要成分,减少了金属层之间的寄生电容,在实际应用中,我们一般将低介电常数绝缘材料称为低k介电材料。基于这两种材料的半导体制造工艺被称作为大马士革工艺(dual damascene)。利用大马士革工艺形成的大马士革结构广泛应用于生产线后端(back end of line,BEOL)的半导体结构中。
现有一种大马士革结构的制作工艺包括:如图1所示,在半导体衬底1上形成一层金属导电层2,通常金属导电层2为铜导线;然后,在金属导电层2上依次形成介电层3;利用掩模层(mask)对介电层3进行刻蚀,以在介电层3中形成暴露金属导电层2的孔(via)4和沟槽(trench)5。所述孔4、沟槽5的位置至少需利用两次图形化处理工艺定义。
刻蚀形成大马士革结构中的孔4、沟槽5之后,需对半导体衬底1进行清洗处理以去除杂质。现有大马士革结构的制作工艺中有利用一种包含稀氢氟酸、EKC(由杜邦EKC科技公司提供的一种碱性溶液)的混合溶液对半导体衬底进行清洗,清洗之后,向孔4、沟槽5中填充导电金属,如铜,以形成大马士革结构。对大马士革结构所在的集成电路进行测试发现,其电阻-电容延迟问题非常严重。为此,现有大马士革结构的制作工艺中有利用一种包含稀氢氟酸、双氧水、EKC(由杜邦EKC科技公司提供的一种碱性溶液)的混合溶液对半导体衬底进行清洗,清洗之后,向孔4、沟槽5中填充导电金属,如铜,以形成大马士革结构。对大马士革结构所在的集成电路进行测试发现,电路中电阻-电容延迟问题得到了明显改善,但是,继续参图1所示,在清洗的过程中,清洗溶液会对暴露出来的金属导电层2造成损伤,使金属导电层2中靠近孔4的部分产生笑脸缺陷6(所谓笑脸缺陷是指暴露在孔下的金属导电层的表面截面形状与微笑形状类似),影响了大马士革结构所在集成电路的电学性能,如电迁移(electromigration,EM)性能、应力迁移(stress migration,SM)性能。
发明内容
本发明要解决的问题是提供一种大马士革结构的制作方法,以避免在刻蚀形成大马士革结构中孔、沟槽之后的清洗处理过程中,大马士革结构下方的金属导电层会产生笑脸缺陷以致影响大马士革结构所在集成电路的电学性能。
为解决上述问题,本发明提供了一种大马士革结构的制作方法,所述制作方法包括:
在金属导电层上依次形成介电层、掩模层;
以至少经过一次图形化处理的所述掩模层为掩模、对所述介电层进行刻蚀,在所述介电层中形成暴露所述金属导电层的沟槽、孔;
利用包含浓双氧水与EKC575的溶液对所述沟槽、孔进行第一清洗处理;
第一清洗处理之后,在等离子体反应腔室中利用包含N2与H2的混合气体对所述沟槽、孔进行处理;
利用稀氢氟酸对所述沟槽、孔进行第二清洗处理。
可选地,所述掩模层包括金属硬掩模。
可选地,所述金属硬掩模的材质包括TiN、BN。
可选地,所述浓双氧水的质量百分比浓度为35%。
可选地,所述浓双氧水与EKC575的体积比为1∶6~1∶3。
可选地,所述第一清洗处理的时间为90s~150s。
可选地,利用包含N2与H2的混合气体对所述沟槽、孔进行处理的过程中,工艺条件为:N2的流量为10sccm~100sccm,H2的流量为10sccm~20sccm,压力为5Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,时间为8s~30s。
可选地,所述稀氢氟酸是由质量百分比浓度为49%的浓氢氟酸与水按照500∶1~2000∶1的体积比混合而成。
可选地,所述第二清洗处理的时间为10s~25s。
可选地,所述介电层为低k介电材料。
与现有技术相比,本发明具有以下优点:
在刻蚀形成大马士革结构中的孔、沟槽之后,通过选择合适的清洗处理方法,即包括两次溶液清洗及两次溶液清洗步骤之间的一次等离子体处理,在有效去除杂质的同时,使大马士革结构下方的金属导电层不会产生笑脸缺陷,提高了大马士革结构所在集成电路的电学性能。
附图说明
图1是现有一种大马士革结构的结构示意图。
图2是本发明的一个实施例中大马士革结构的制作流程图。
图3至图10是本发明的一个实施例中大马士革结构的制作示意图。
具体实施方式
本发明要解决的问题是提供一种大马士革结构的制作方法,以避免在刻蚀形成大马士革结构中孔、沟槽之后的清洗处理过程中,大马士革结构下方的金属导电层会产生笑脸缺陷以致影响大马士革结构所在集成电路的电学性能。
发明人经过研究分析得知,在刻蚀沟槽、孔直至其下方的金属导电层暴露时,金属导电层表面会与刻蚀过程中的等离子体产生反应,后续利用溶液进行清洗处理时,包含稀氢氟酸、双氧水、EKC的混合溶液会与金属导电层表面发生反应,以致对金属导电层表面造成损伤,导致笑脸缺陷的产生。
本发明在刻蚀形成大马士革结构中的孔、沟槽之后,通过选择合适的清洗处理方法,即包括两次溶液清洗及两次溶液清洗步骤之间的一次等离子体处理,在有效去除杂质的同时,使大马士革结构下方的金属导电层不会产生笑脸缺陷,提高了大马士革结构所在集成电路的电学性能。
下面结合附图,通过具体实施例,对本发明的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明的可实施方式的一部分,而不是其全部。根据这些实施例,本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式,都属于本发明的保护范围。
图2是本发明的一个实施例中大马士革结构的制作流程图,如图2所示,大马士革结构的制作方法包括:
首先执行图2中的步骤S1:在金属导电层上形成介电层、掩模层。
金属导电层为铜导线,在实际集成电路中,它可为金属互连结构中的任意一层金属导电层。所述金属导电层与其所在半导体衬底中的半导体元件如晶体管(transistor)、电容器(capacitor)、整流器(rectifier)等电连接。金属导电层可利用半导体工艺中常见的沉积工艺形成,如电镀(electro-deposition)等。
介电层可为低k介电材料,如介电常数k小于3.9或3.5的材料等。
掩模层用于定义大马士革结构中孔、沟槽的位置,它可由一层或多层(两层或以上)掩模层构成。掩模层可包括光刻胶或氮化硅、氧化硅等常用掩模材料,但随着半导体器件尺寸不断缩小,获得特征尺寸逐渐缩小的孔、沟槽变得越来越困难,且仅使用上述掩模材料会导致孔、沟槽的形貌不佳。因此,需探索一种新的掩模材料。金属硬掩模(metal hard mask)是一种很好的掩模材料,将它应用于大马士革工艺中可为大马士革结构中的孔、沟槽提供更佳的形貌控制。故在本发明的优选实施例中,所述掩模层可包括金属硬掩模,如TiN、BN等。在介电层上形成金属硬掩模之后,可在金属硬掩模上再形成其它掩模层,如光刻胶,其它掩模层与金属硬掩模一起用于定义大马士革结构中孔、沟槽的位置。
接着执行图2中的步骤S2:以至少经过一次图形化处理的掩模层为掩模、对介电层进行刻蚀,在介电层中形成暴露金属导电层的沟槽、孔。
大马士革结构中沟槽(trench)、孔(via)的形成方法有多种,常见的方法一般有:1.全孔优先法(full via first);2.部分孔优先法(partial via first);3.全沟槽优先法(full trench first);4.自对准法(self-alignment method)。
所述沟槽、孔的位置是通过介电层上方的掩模层来定义,因此,在刻蚀介电层之前,需对介电层上方的掩模层进行图形化处理。采用不同方法形成大马士革结构中的沟槽、孔时,掩模层的图形化处理工艺也随之不同。当所述硬掩模层包括金属硬掩模时,可在金属硬掩模上形成光刻胶,以对金属硬掩模进行图形化处理,以定义孔或沟槽的位置。刻蚀形成孔或沟槽之后,去除残余的光刻胶,再在金属硬掩模上形成光刻胶,以定义孔或沟槽的位置。当硬掩模层为光刻胶时,可在介电层上至少依次形成两次光刻胶,并依次对光刻胶进行图形化处理,以定义孔或沟槽的位置。由于沟槽、孔的制作工艺为本领域技术人员所熟知,故在此不赘述。
接着执行图2中的步骤S3:利用包含浓双氧水与EKC575的溶液对沟槽、孔进行第一清洗处理。
所述EKC575是一种由杜邦EKC科技公司提供的碱性溶液,575代表该溶液的型号。较佳地,所述浓双氧水的质量百分比浓度为35%。
第一清洗处理步骤中,清洗时间及溶液中浓双氧水与EKC575的溶液配比对清洗处理的最终效果有重要影响。发明人经过不断研究得出,较优地,溶液中浓双氧水与EKC575的体积比为1∶6~1∶3,第一清洗处理的时间为90s~150s。所谓第一清洗处理是指将刻蚀形成沟槽、孔之后的半导体衬底置于湿工作台或喷射设备等类似清洗设备中,将配比好的清洗溶液喷向半导体衬底或使半导体衬底浸在清洗溶液中,并持续一段时间。
第一清洗处理的目的是去除所述沟槽、孔中的聚合物及其它杂质。
接着执行图2中的步骤S4:在等离子体反应腔室中利用包含N2与H2的混合气体对沟槽、孔进行处理。
进行第一清洗处理之后,暴露于沟槽、孔中的金属导电层表面会形成氧化铜,为了防止后续进行第二清洗处理时稀氢氟酸溶液会损伤金属导电层表面以致产生笑脸缺陷,故本发明在第二清洗处理之前,会利用包含N2与H2的混合气体对沟槽、孔进行等离子体处理,以还原氧化铜,避免氧化铜与稀氢氟酸发生反应。进行处理的过程中,工艺条件对清洗处理的最终效果有重要影响,发明人经过不断研究得知,较优地,N2的流量为10sccm~100sccm,H2的流量为10sccm~20sccm,压力为5Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,时间为8s~30s。
最后执行图2中的步骤S5:利用稀氢氟酸对沟槽、孔进行第二清洗处理。
经过图2中的步骤S4之后,所述沟槽、孔内会形成副产物,故需将该副产物去除。第二清洗处理步骤中,清洗时间及稀氢氟酸的浓度对清洗处理的效果有重要影响。发明人经过不断研究得出,较优地,稀氢氟酸是由质量百分比浓度为49%的浓氢氟酸与水按照500∶1~2000∶1的体积比混合而成,第二清洗处理的时间为10s~25s。所谓第二清洗处理是指将刻蚀形成沟槽、孔之后的半导体衬底置于湿工作台或喷射设备等类似清洗设备中,将稀氢氟酸溶液喷向半导体衬底或使半导体衬底浸在稀氢氟酸溶液中,并持续一段时间。
进行本发明中的清洗处理步骤之后,可向孔、沟槽中填充导电金属,如铜,以形成大马士革结构。对大马士革结构进行检测发现,大马士革结构下方的金属导电层不会产生笑脸缺陷,且大马士革结构所在集成电路的电学性能,如电迁移性能、应力迁移性均能得到提高。
下面通过一实施例对本发明所提供的大马士革结构制作方法进行详细介绍,在该实施例中大马士革结构的沟槽、孔利用部分孔优先法(partial via first)形成。
如图3所示,提供半导体衬底10,其可以是单晶硅(monocrystalline)衬底,也可以是绝缘体上硅(silicon on insulator)衬底。当然,它也可以是本领域技术人员所熟知的其它衬底材料。半导体衬底10中可已形成多个半导体元件,如晶体管(transistor)、电容器(capacitor)、整流器(rectifier)等。在半导体衬底10上形成介电层20,其形成工艺可为化学气相沉积(CVD)、物理气相沉积(PVD)等等,其材质可为常见的低k介电材料。在介电层20中形成金属导电层30,其为铜导线,其形成工艺可为电镀(electro-deposition)。
如图4所示,在金属导电层30及介电层20上方形成介电层40,其材质同样可为常见的低k介电材料等。在介电层40上形成金属硬掩模50,其材质可为TiN、BN等,其形成工艺可为化学气相沉积(CVD)、物理气相沉积(PVD)等等。然后,在金属硬掩模50上依次形成抗反射涂层(ARC)60、图形化光刻胶层70,图形化光刻胶层70用于定义孔的位置。以图形化光刻胶层70为掩模,对金属硬掩模50进行图形化处理,图形化金属硬掩模与图形化光刻胶层70一起用于定义孔的位置。
如图5所示,以图形化光刻胶层70、金属硬掩模50为掩模,去除未被图形化光刻胶层70覆盖的介电层40,形成部分孔80。部分孔80的底部未到达位于其下方的金属导电层30。
如图6所示,去除残余的图形化光刻胶层70、抗反射涂层60。形成抗反射涂层61,其一部分覆盖在金属硬掩模50上方,另一部分填充在部分孔80内。然后,形成图形化光刻胶层71,其用于定义沟槽的位置。
如图7所示,以图形化光刻胶层71为掩模,去除未被图形化光刻胶层71覆盖的抗反射涂层61、金属硬掩模50及介电层40,形成沟槽90。沟槽90的底部未到达位于其下方的金属导电层30。
如图8所示,去除残余的图形化光刻胶层71、抗反射涂层61。
如图9所示,去除位于部分孔80正下方的介电层40直至部分金属导电层30暴露出来,以形成大马士革结构中的孔81。同时,以金属硬掩模50为掩模,去除位于沟槽90正下方的部分介电层40,以形成大马士革结构中的沟槽91。
然后,去除金属硬掩模50。大马士革结构中的沟槽、孔形成之后,对沟槽、孔进行清洗处理,此清洗处理包括依次进行的第一清洗处理、等离子体处理、第二清洗处理。
具体的,首先利用包含浓双氧水与EKC575的溶液对沟槽、孔进行第一清洗处理。
所述EKC575是一种由杜邦EKC科技公司提供的碱性溶液,575代表该溶液的型号。所述浓双氧水的质量百分比浓度可为35%。第一清洗处理步骤中,清洗时间及溶液中浓双氧水与EKC575的溶液配比对清洗处理的最终效果有重要影响。发明人经过不断研究得出,较优地,溶液中浓双氧水与EKC575的体积比为1∶6~1∶3,第一清洗处理的时间为90s~150s。所谓第一清洗处理是指将刻蚀形成沟槽、孔之后的半导体衬底置于湿工作台或喷射设备等类似清洗设备中,将配比好的清洗溶液喷向半导体衬底或使半导体衬底浸在清洗溶液中,并持续一段时间。
第一清洗处理的目的是去除所述沟槽、孔中的聚合物及其它杂质。
接着,在等离子体反应腔室中利用包含N2与H2的混合气体对沟槽、孔进行处理。
进行第一清洗处理之后,暴露于沟槽、孔中的金属导电层表面会形成氧化铜,为了防止后续进行第二清洗处理时稀氢氟酸会损伤金属导电层表面以致产生笑脸缺陷,故本发明在第二清洗处理之前,会利用包含N2与H2的混合气体对沟槽、孔进行等离子体处理,以还原氧化铜,避免氧化铜与稀氢氟酸发生反应。进行处理的过程中,工艺条件对清洗处理的最终效果有重要影响,发明人经过不断研究得知,较优地,N2的流量为10sccm~100sccm,H2的流量为10sccm~20sccm,压力为5Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,时间为8s~30s。
最后利用稀氢氟酸对沟槽、孔进行第二清洗处理。
经过图2中的步骤S4之后,所述沟槽、孔内会形成副产物,故需将该副产物去除。第二清洗处理步骤中,清洗时间及稀氢氟酸的浓度对清洗处理的效果有重要影响。发明人经过不断研究得出,较优地,稀氢氟酸是由质量百分比浓度为49%的浓氢氟酸与水按照500∶1~2000∶1的体积比混合而成,第二清洗处理的时间为10s~25s。所谓第二清洗处理是指将刻蚀形成沟槽、孔之后的半导体衬底置于湿工作台或喷射设备等类似清洗设备中,将稀氢氟酸溶液喷向半导体衬底或使半导体衬底浸在稀氢氟酸溶液中,并持续一段时间。
进行上述清洗处理步骤之后,如图10所示,形成扩散阻挡层(未图示)、铜籽晶层(未图示),使其覆盖在沟槽的侧壁及孔的侧壁、底部上。再向沟槽91、孔81中填充铜,以形成大马士革结构。
上述通过实施例的说明,应能使本领域专业技术人员更好地理解本发明,并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此,本发明不应被理解为限制于本文所示的上述实施例,其保护范围应由所附的权利要求书来界定。
Claims (10)
1.一种大马士革结构的制作方法,其特征在于,所述制作方法包括:
在金属导电层上依次形成介电层、掩模层;
以至少经过一次图形化处理的所述掩模层为掩模、对所述介电层进行刻蚀,在所述介电层中形成暴露所述金属导电层的沟槽、孔;
利用包含浓双氧水与EKC575的溶液对所述沟槽、孔进行第一清洗处理;
第一清洗处理之后,在等离子体反应腔室中利用包含N2与H2的混合气体对所述沟槽、孔进行处理;
利用稀氢氟酸对所述沟槽、孔进行第二清洗处理。
2.根据权利要求1所述的制作方法,其特征在于,所述掩模层包括金属硬掩模。
3.根据权利要求2所述的制作方法,其特征在于,所述金属硬掩模的材质包括TiN、BN。
4.根据权利要求1所述的制作方法,其特征在于,所述浓双氧水的质量百分比浓度为35%。
5.根据权利要求4所述的制作方法,其特征在于,所述浓双氧水与EKC575的体积比为1∶6~1∶3。
6.根据权利要求1所述的制作方法,其特征在于,所述第一清洗处理的时间为90s~150s。
7.根据权利要求1所述的制作方法,其特征在于,利用包含N2与H2的混合气体对所述沟槽、孔进行处理的过程中,工艺条件为:N2的流量为10sccm~100sccm,H2的流量为10sccm~20sccm,压力为5Torr~100Torr,功率为100W~500W,射频功率为2MHz~60MHz,时间为8s~30s。
8.根据权利要求1所述的制作方法,其特征在于,所述稀氢氟酸是由质量百分比浓度为49%的浓氢氟酸与水按照500∶1~2000∶1的体积比混合而成。
9.根据权利要求1所述的制作方法,其特征在于,所述第二清洗处理的时间为10s~25s。
10.根据权利要求1所述的制作方法,其特征在于,所述介电层为低k介电材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210088627.8A CN103367233B (zh) | 2012-03-29 | 2012-03-29 | 大马士革结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210088627.8A CN103367233B (zh) | 2012-03-29 | 2012-03-29 | 大马士革结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103367233A true CN103367233A (zh) | 2013-10-23 |
CN103367233B CN103367233B (zh) | 2016-10-05 |
Family
ID=49368302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210088627.8A Active CN103367233B (zh) | 2012-03-29 | 2012-03-29 | 大马士革结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103367233B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108831857A (zh) * | 2018-06-13 | 2018-11-16 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
CN118299252A (zh) * | 2024-05-30 | 2024-07-05 | 北京智芯微电子科技有限公司 | 大马士革结构的制造方法及大马士革结构、芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW463225B (en) * | 2000-07-20 | 2001-11-11 | United Microelectronics Corp | Clean process for the application of dual damascene copper process |
US20050130433A1 (en) * | 2003-12-11 | 2005-06-16 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
US20060292867A1 (en) * | 2005-06-22 | 2006-12-28 | Dongbu Electronics Co., Ltd. | Method of forming metal line in semiconductor device |
US20080153276A1 (en) * | 2006-12-26 | 2008-06-26 | Hynix Semiconductor Inc. | Method for Manufacturing Semiconductor Device |
-
2012
- 2012-03-29 CN CN201210088627.8A patent/CN103367233B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW463225B (en) * | 2000-07-20 | 2001-11-11 | United Microelectronics Corp | Clean process for the application of dual damascene copper process |
US20050130433A1 (en) * | 2003-12-11 | 2005-06-16 | Hynix Semiconductor Inc. | Method of forming isolation film in semiconductor device |
US20060292867A1 (en) * | 2005-06-22 | 2006-12-28 | Dongbu Electronics Co., Ltd. | Method of forming metal line in semiconductor device |
US20080153276A1 (en) * | 2006-12-26 | 2008-06-26 | Hynix Semiconductor Inc. | Method for Manufacturing Semiconductor Device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108831857A (zh) * | 2018-06-13 | 2018-11-16 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
CN108831857B (zh) * | 2018-06-13 | 2021-04-30 | 上海华力微电子有限公司 | 一种双大马士革结构的制作方法 |
CN118299252A (zh) * | 2024-05-30 | 2024-07-05 | 北京智芯微电子科技有限公司 | 大马士革结构的制造方法及大马士革结构、芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN103367233B (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9484302B2 (en) | Semiconductor devices and methods of manufacture thereof | |
CN102082114B (zh) | 双大马士革结构的形成方法 | |
CN102201391A (zh) | 半导体器件及其制造方法 | |
CN108074911A (zh) | 跳孔结构 | |
Santagata et al. | Fully back-end TSV process by Cu electro-less plating for 3D smart sensor systems | |
CN103367233A (zh) | 大马士革结构的制作方法 | |
CN101123214B (zh) | 双镶嵌结构的制作方法 | |
CN110571189B (zh) | 导电插塞及其形成方法、集成电路 | |
US20190311948A1 (en) | Fully aligned via in ground rule region | |
CN112885773A (zh) | 半导体结构及其制作方法 | |
CN104022068B (zh) | 半导体结构及其形成方法 | |
CN102420173B (zh) | 一种提高铜互连可靠性的表面处理方法 | |
KR20100011799A (ko) | 반도체 소자의 제조방법 | |
TWI651803B (zh) | 空氣間隙輔助之蝕刻自我對準雙鑲嵌 | |
CN104217991A (zh) | 互连结构的形成方法 | |
US8759118B2 (en) | Plating process and structure | |
CN109308432A (zh) | 一种半导体指纹传感器及其制作方法、电子装置 | |
JP2007073722A (ja) | 洗浄方法および半導体装置の製造方法 | |
US20200168450A1 (en) | Method for fabricating interconnect of semiconductor device | |
TWI479549B (zh) | 去除蝕刻殘留物之方法 | |
KR100591179B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN104112701A (zh) | 半导体结构及其制造方法 | |
CN113113349B (zh) | 半导体结构的形成方法 | |
KR100219061B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
KR20100036449A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |