CN104733380B - 接触孔的形成方法 - Google Patents

接触孔的形成方法 Download PDF

Info

Publication number
CN104733380B
CN104733380B CN201510144276.1A CN201510144276A CN104733380B CN 104733380 B CN104733380 B CN 104733380B CN 201510144276 A CN201510144276 A CN 201510144276A CN 104733380 B CN104733380 B CN 104733380B
Authority
CN
China
Prior art keywords
contact hole
layer
dielectric layer
forming method
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510144276.1A
Other languages
English (en)
Other versions
CN104733380A (zh
Inventor
黄海
黄君
盖晨光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510144276.1A priority Critical patent/CN104733380B/zh
Publication of CN104733380A publication Critical patent/CN104733380A/zh
Application granted granted Critical
Publication of CN104733380B publication Critical patent/CN104733380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

本发明公开了一种接触孔的形成方法，在二氧化硅层与APF层之间增加一层介质层，并通过在形成接触孔深槽之后，利用圆角化工艺使接触孔深槽顶部的介质层顶角圆化，形成圆角，在后续去除介质层之后，圆角转移至二氧化硅层顶部，使得最终形成的接触孔具有圆角顶部。这样，在后续钨填充的工艺过程中，接触孔顶部不会过早封口，提升了钨的填充能力，从而提高器件的性能，降低器件失效的可能。

Description

接触孔的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种接触孔的形成方法。
背景技术
半导体制作工艺正在快步进入22nm节点时代。由于关键尺寸减小，在半导体器件中所形成的接触孔也越来越小，传统的金属铝已不能很好地沉积在接触孔中，因而人们利用钨替代铝以制作金属互连线，因为钨的gap filling(沟槽填充)能力较佳。
但随着接触孔关键尺寸的越来越小，接触孔刻蚀后的钨填充工艺难度也变得越来越大，其主要原因就是因为在钨的填充过程中，接触孔的顶部更容易堆积更厚的钨，随着接触孔关键尺寸越来越小，极易出现孔的顶部已经被钨封口而孔内还没有被填充的状态，这将会给芯片带来极大的负面影响，会严重的损伤芯片的良率。
图1A至1D显示了现有接触孔刻蚀的工艺方法。图1A是刻蚀前的示意图，图案化光刻胶并露出待刻蚀的下层结构；如图1B所示，进行ME(也称为主刻蚀，main etch)，在这一步刻蚀至底下的CESL层上(接触刻蚀停止层，Contact Etch Stop Layer，材质为SiN)；如图1C所示，进行Strip(剥离)工艺，将残留的光刻胶和APF材料层全部去除干净；如图1D所示，进行SiN刻蚀，将底部的CESL全部刻蚀干净。
经过上述步骤后接触孔的刻蚀成型工艺已经完成，后续会进行钨的填充工艺。由于接触孔刻蚀结束后，接触孔顶部的SiO2会形成如图2所示的凸起。这主要是因为随着器件的关键尺寸越来越小，接触孔的尺寸也会越来越小，在刻蚀过程中伴随产生的副产品将越来越不容易在反应过程中被气流带走，因此会有部分副产品附着在接触孔的顶部周围，如图2所示。这样会严重影响后续钨的填充能力，使得钨会在接触孔顶部优先闭合，而接触孔内还存在缝隙，如图3所示，这种结构会严重影响芯片的电性能，是芯片失效的主要缺陷之一。
因此，如何提供一种新的接触孔的形成方法，以解决上述现有技术中由于刻蚀工艺后接触孔顶部凸起，而造成的钨填充时接触孔内留有缝隙的技术问题，是本领域技术人员亟待解决的技术问题之一。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种接触孔的形成方法，以改善刻蚀工艺后接触孔的形貌，提高后续钨填充的能力，从而提高器件性能，降低器件失效可能。
本发明提供的接触孔的形成方法，其包括以下步骤：
提供一待制作接触孔的半导体器件的衬底；
在所述衬底上依次形成CESL层(接触刻蚀停止层，Contact Etch Stop Layer)、SiO2层、介质层、APF层(先进图案膜，Advanced Patterning Film)、抗反射层和光刻胶；
图形化所述光刻胶以在待制作接触孔的位置形成光刻胶凹槽；
主刻蚀，刻蚀所述衬底并停留在所述CESL层，形成接触孔深槽；
去除残留的光刻胶、抗反射层和APF层；
圆角化所述接触孔深槽顶部的介质层顶角，以形成圆角；
刻蚀去除接触孔深槽底部的CESL层以及顶部的介质层，圆角转移至所述SiO2层顶部，形成具有圆角顶部的接触孔。
进一步地，所述圆角化包括利用等离子体轰击所述介质层顶角，以形成圆角。
进一步地，所述介质层为SiN、SiCN或SiCO。
进一步地，所述圆角化包括利用含有Ar的等离子体轰击所述介质层顶角。
进一步地，所述圆角化包括利用Ar和CF4混合气体的等离子体，Ar和CF4的体积比例为50：1～2：1。
进一步地，所述圆角化的反应压力为30-50mt，功率为200-300W。
进一步地，所述抗反射层包括上层NF-DARC层(无氮介质抗反射层，Nitrogen-FreeDielectric Anti Reflective Coating)和下层BARC层(底部抗反射层，Bottom AntiReflective Coating)。
进一步地，所述形成方法还包括在形成的具有圆角顶部的接触孔内填充钨。
本发明提供的接触孔的形成方法，在二氧化硅层与APF层之间增加一层介质层，并通过在形成接触孔深槽之后，利用圆角化工艺使接触孔深槽顶部的介质层顶角圆化，形成圆角，在后续去除介质层之后，圆角转移至二氧化硅层顶部，使得最终形成的接触孔具有圆角顶部。这样，在后续钨填充的工艺过程中，接触孔顶部不会过早封口，提升了钨的填充能力，从而提高器件的性能，降低器件失效的可能。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1A至1D是现有接触孔刻蚀的工艺方法；
图2是现有方法形成的接触孔顶部形成的凸起示意图；
图3是现有方法形成的接触孔填充钨的示意图；
图4A至4F是本发明接触孔形成方法的各步骤示意图。
具体实施方式
请同时参阅图4A至图4F，本实施例的接触孔的形成方法，包括以下步骤：
步骤1，提供一待制作接触孔的半导体器件的衬底，从图4A可见，本实施例中的半导体器件已形成有三个栅极以及P阱、N阱，需要制作三个接触孔以与这三个栅极相接触。
步骤2，在衬底上依次形成CESL层11、SiO2层12、介质层13、APF层14、抗反射层15和光刻胶16，如图4A所示。其中，本实施例的抗反射层包括下层NF-DARC层和上层BARC层，NF-DARC无氮介质抗反射层是配合APF层作为抗反射层和刻蚀APF时的硬掩模，而BARC底部抗反射层则是配合光刻胶使用。其中，本步骤可采用本领域常用的沉积、淀积和涂布等工艺实现各个层次的形成。本实施例中，SiO2层为ILD(层间介质，inter layer dielectric)，先用填充性能较好的HARP填完后，再长一层TEOS。为了便于后续步骤对接触孔深槽顶角的圆角化处理，本实施例中的介质层采用SiN，在其他实施例中，也可采用SiCN或SiCO等材料。
步骤3，图形化光刻胶16，以在待制作接触孔的位置形成光刻胶凹槽，如图4A所示。
步骤4，主刻蚀步骤，以光刻胶16为掩模，依次刻蚀抗反射层15、APF层14、介质层13、SiO2层12，并停止于CESL层11，形成接触孔深槽21，如图4B所示。本步骤中，各个层次的刻蚀工艺可采用本领域常用手段。本实施例用由CO2/CO为主体刻蚀气体刻蚀APF层，用含F的气体分别刻蚀介质层和SiO2层。
步骤5，去除残留的光刻胶、抗反射层和APF层，如图4C所示。本步骤可采用本领域常用的剥离、去除工艺去除介质层13以上的所有层次。由于在步骤4主刻蚀中已经把光刻胶以及NF-DARC层和BARC层已经刻蚀完，此步骤用氧气为主的刻蚀方式把APF剥离。
步骤6，圆角化接触孔深槽21顶部的介质层13顶角，以形成圆角，如图4D所示。本步骤形成的圆角介质层，可以在后续工艺中转移到SiO2层12上，即最终接触孔的顶部形成圆角。实际应用中，可以采用本领域公知的手段对介质层13顶角进行圆角化处理。在本实施例中，介质层由于采用SiN，可采用等离子体轰击的方法使介质层顶角圆角化，形成圆角。具体地，利用含有Ar的等离子体，其具有偏向尖角轰击的作用，可以使接触孔深槽顶部的形貌变得圆滑。较佳地，采用Ar和CF4混合气体的等离子体，Ar和CF4的体积比例为50：1～2：1，本实施例中两者体积比为500：60。本步骤的反应压力较佳地为30-50mt，低频功率较佳地为200-300W。
步骤7，刻蚀去除接触孔深槽21底部的CESL层11以及顶部的介质层13，圆角转移至SiO2层12顶部，形成具有圆角顶部的接触孔22，如图4E所示。本步骤中，采用本领域常用手段去除CESL层，在去除的同时，SiN介质层13也一并被刻蚀去除，使得圆角可以转移至SiO2层12顶部。至此，具有圆角顶部的接触孔22形成。
较佳地，本实施例还包括步骤8，在形成的具有圆角顶部的接触孔22内填充钨3，钨的填充均匀、连续，不会在接触孔顶部过早封口。
本实施例的接触孔形成方法，在二氧化硅层与APF层之间增加一层SiN介质层，并通过在形成接触孔深槽之后，利用圆角化工艺使接触孔深槽顶部的介质层顶角圆化，形成圆角，在后续去除介质层之后，圆角转移至二氧化硅层顶部，使得最终形成的接触孔具有圆角顶部。这样，在后续钨填充的工艺过程中，接触孔顶部不会过早封口，提升了钨的填充能力，从而提高器件的性能，降低器件失效的可能。

Claims (7)

1.一种接触孔的形成方法，其特征在于，其包括以下步骤：
提供一待制作接触孔的半导体器件的衬底；
在所述衬底上依次形成CESL层、SiO2层、介质层、APF层、抗反射层和光刻胶；
图形化所述光刻胶以在待制作接触孔的位置形成光刻胶凹槽；
主刻蚀，刻蚀所述衬底并停留在所述CESL层，形成接触孔深槽；
去除残留的光刻胶、抗反射层和APF层；
采用等离子体轰击所述接触孔深槽顶部的介质层顶角，以在介质层的拐角处形成圆角；
刻蚀去除接触孔深槽底部的CESL层以及顶部的介质层，圆角转移至所述SiO2层顶部，形成具有圆角顶部的接触孔。
2.根据权利要求1所述的接触孔的形成方法，其特征在于：所述介质层为SiN、SiCN或SiCO。
3.根据权利要求2所述的接触孔的形成方法，其特征在于：采用等离子体轰击所述接触孔深槽顶部的介质层顶角包括利用含有Ar的等离子体轰击所述介质层顶角。
4.根据权利要求3所述的接触孔的形成方法，其特征在于：所述等离子体包括Ar和CF4混合气体的等离子体，Ar和CF4的体积比例为50：1～2：1。
5.根据权利要求4所述的接触孔的形成方法，其特征在于：采用等离子体轰击所述接触孔深槽顶部的介质层顶角过程中的反应压力为30-50mt，功率为200-300W。
6.根据权利要求1至5任一项所述的接触孔的形成方法，其特征在于：所述抗反射层包括上层NF-DARC层和下层BARC层。
7.根据权利要求1至5任一项所述的接触孔的形成方法，其特征在于：所述形成方法还包括在形成的具有圆角顶部的接触孔内填充钨。
CN201510144276.1A 2015-03-30 2015-03-30 接触孔的形成方法 Active CN104733380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510144276.1A CN104733380B (zh) 2015-03-30 2015-03-30 接触孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510144276.1A CN104733380B (zh) 2015-03-30 2015-03-30 接触孔的形成方法

Publications (2)

Publication Number Publication Date
CN104733380A CN104733380A (zh) 2015-06-24
CN104733380B true CN104733380B (zh) 2018-05-29

Family

ID=53457158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510144276.1A Active CN104733380B (zh) 2015-03-30 2015-03-30 接触孔的形成方法

Country Status (1)

Country Link
CN (1) CN104733380B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207036A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN101924018A (zh) * 2009-06-11 2010-12-22 上海华虹Nec电子有限公司 将沟槽顶部拐角改善为圆角的方法
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102299100A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 接触孔的制作方法
CN103594309A (zh) * 2012-08-14 2014-02-19 无锡华润上华科技有限公司 氧化物刻蚀方法及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101207036A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN101924018A (zh) * 2009-06-11 2010-12-22 上海华虹Nec电子有限公司 将沟槽顶部拐角改善为圆角的方法
CN101996876A (zh) * 2009-08-27 2011-03-30 上海华虹Nec电子有限公司 将较大尺寸沟槽顶部直角改变成明显圆角的方法
CN102299100A (zh) * 2010-06-23 2011-12-28 中芯国际集成电路制造(上海)有限公司 接触孔的制作方法
CN103594309A (zh) * 2012-08-14 2014-02-19 无锡华润上华科技有限公司 氧化物刻蚀方法及设备

Also Published As

Publication number Publication date
CN104733380A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
US10672614B2 (en) Etching and structures formed thereby
US9105697B2 (en) Trench formation using rounded hard mask
US8658531B2 (en) Method of forming connection holes
TWI416609B (zh) 電漿處理系統之用於將遮罩底切及凹口減至最少的方法
US11676821B2 (en) Self-aligned double patterning
KR100698103B1 (ko) 듀얼 다마센 형성방법
KR102279612B1 (ko) 금속화 패턴 프로파일링을 위한 건식 에칭 방법
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
CN103367225B (zh) 沟槽制备方法
CN104733380B (zh) 接触孔的形成方法
CN108831857B (zh) 一种双大马士革结构的制作方法
CN104051324A (zh) 金属互连结构的形成方法
TWI252535B (en) Method for forming contact plug of semiconductor device
US7001836B2 (en) Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
KR100668831B1 (ko) 반도체 소자의 랜딩 플러그 폴리 형성방법
TW200529363A (en) Dual damascene intermediate structure and related methods
CN109994420A (zh) 一种深槽隔离结构的制造方法
CN104051322B (zh) 一种制作半导体器件的方法
TWI497784B (zh) 磁性感測裝置及其製作方法
KR101099515B1 (ko) 반도체 소자의 콘택홀 형성 방법
TW201405709A (zh) 全部在一整合蝕刻中的金屬硬遮罩
KR100548564B1 (ko) 비트 라인 형성 방법
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置
TW201339769A (zh) 光刻膠的去除方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant