CN101207036A - 通孔刻蚀方法 - Google Patents

通孔刻蚀方法 Download PDF

Info

Publication number
CN101207036A
CN101207036A CNA2006101478092A CN200610147809A CN101207036A CN 101207036 A CN101207036 A CN 101207036A CN A2006101478092 A CNA2006101478092 A CN A2006101478092A CN 200610147809 A CN200610147809 A CN 200610147809A CN 101207036 A CN101207036 A CN 101207036A
Authority
CN
China
Prior art keywords
hole
etching
forming
via openings
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101478092A
Other languages
English (en)
Other versions
CN100517606C (zh
Inventor
程卫华
叶彬
曾红林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101478092A priority Critical patent/CN100517606C/zh
Publication of CN101207036A publication Critical patent/CN101207036A/zh
Application granted granted Critical
Publication of CN100517606C publication Critical patent/CN100517606C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种通孔刻蚀方法,包括:在半导体衬底上形成通孔刻蚀基底;执行一各向异性刻蚀制程,在所述通孔刻蚀基底上刻蚀通孔;沉积牺牲层,所述牺牲层填充所述通孔;刻蚀所述牺牲层,以暴露通孔开口;执行一各向同性刻蚀制程,以使所述通孔开口具有圆角结构;去除所述牺牲层。首先采用各向异性刻蚀通孔,继而再采用各向同性的方法扩大通孔开口,可形成具有圆角开口的通孔结构,相比具有尖角开口的通孔结构,对具有相同深宽比的通孔,更不易在开口处形成沉积材料的堆积。

Description

通孔刻蚀方法
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种通孔刻蚀方法。
背景技术
随器件尺寸的缩小,通孔尺寸也随之缩小,导致按传统工艺填充通孔时,通孔填充能力受到限制,在填充过程中易产生孔洞。此孔洞对集成电路器件可能造成的影响包括:对于金属前介质层中的通孔,若在后续填充通孔互连材料时产生孔洞,继而在经历平整化过程后,易在后续沉积金属层工艺中形成金属层沉积表面不平,即易造成金属层材料对通孔的填充,又由于当前通孔互连材料多选用钨(W),金属层材料多选用铜(Cu),而现有工艺中防止通孔互连材料向半导体衬底中扩散的阻挡层对金属层材料的阻挡作用较弱,使得已填充通孔内孔洞的金属层材料极易向半导体衬底中扩散,向器件导电沟道区的扩散会使导电沟道内电子处于禁带中的状态,致使导电沟道内少数载流子发生越迁,最终导致器件漏电流过大;向浅沟槽隔离区的扩散易引发浅沟槽隔离区隔离失效,继而增加浅沟槽隔离区漏电流,严重时甚至引发集成电路器件失效;对于层间介质层中的通孔,若在向层间介质层间线缝填充金属层时产生孔洞,经历平整化过程后,易造成后续介质层材料对通孔的填充,继而影响金属互连的可靠性。
由此,如何填充通孔成为本领域技术人员面临的主要问题,而改变通孔结构,即扩大通孔开口成为解决填充孔洞问题的指导方向。
公告号为“US 5453403C”的美国专利中公开了一种通孔刻蚀方法,图1A~1C为说明现有技术中扩大通孔开口的第一刻蚀方法流程示意图,首先,如图1A所示,利用HF进行各向同性刻蚀以将通孔30开口31变宽;然后,如图1B所示,再利用CF4和CHF3,形成具有竖直通孔侧壁32的开口,以部分地穿过介质层20;继而,如图1C所示,利用氩气和CF4,进行溅射蚀刻从而完成通孔底部的蚀刻,最终形成通往下层金属接触区10的通孔。
公告号为“US 5420078C”的美国专利中公开了一种通孔刻蚀方法,图2A~2B为说明现有技术中扩大通孔开口的第二刻蚀方法流程示意图,首先,如图2A所示,在介质层20中,利用一种各向同性的HF蚀刻在通孔30开口31处形成一有斜度的或一有小平面的开口;然后,如图2B所示,继续用一种各向异性蚀刻形成一具有通孔侧壁32的通向下面接触区10的直壁开口。
但利用上述方法形成的通孔开口均具有尖角结构,使得此尖角处在后续沉积过程中仍然易形成沉积材料的堆积,降低了扩大通孔开口的作用。如何形成无尖角结构的扩大的通孔开口成为本发明解决的主要问题。
发明内容
本发明提供了一种通孔刻蚀方法,可在扩大通孔开口的同时,不形成尖角结构;本发明还提供了一种通孔结构,所述通孔具有圆角开口,且所述圆角开口与所述通孔侧壁平滑连接。
本发明提供的一种通孔刻蚀方法,包括:
在半导体衬底上形成通孔刻蚀基底;
执行一各向异性刻蚀制程,在所述通孔刻蚀基底上刻蚀通孔;
沉积牺牲层,所述牺牲层填充所述通孔;
刻蚀所述牺牲层,以暴露通孔开口;
执行一各向同性刻蚀制程,以使所述通孔开口具有圆角结构;
去除所述牺牲层。
所述各向同性刻蚀为湿法刻蚀;所述刻蚀溶液选用氢氟酸;所述刻蚀溶液百分比浓度小于或等于2%;所述牺牲层材料为ARC;所述各向同性刻蚀为干法刻蚀;所述牺牲层材料为光刻胶;所述刻蚀气体包括氟化碳、三氟化氢碳、八氟化三碳及/或八氟化四碳中的一种或其组合。
本发明提供的一种通孔结构,所述通孔贯穿层间介质层,所述通孔包含通孔开口及通孔侧壁,所述通孔开口区具有圆角结构,且所述具有圆角结构的通孔开口与所述通孔侧壁平滑连接。
与现有技术相比,本发明具有以下优点:
1.首先采用各向异性刻蚀通孔,继而再采用各向同性的方法扩大通孔开口,可形成具有圆角开口的通孔结构,且所述圆角开口与所述通孔侧壁平滑连接,相比具有尖角开口的通孔结构,对具有相同深宽比的通孔,更不易在开口处形成沉积材料的堆积;
2.通过在刻蚀通孔后,在通孔中沉积牺牲层,继而,利用所述牺牲层控制通孔侧壁形貌,选择对所述待刻蚀材料和所述牺牲层材料具有高刻蚀选择比的材料刻蚀通孔开口,可形成具有圆角开口的通孔结构;
3.利用湿法工艺扩大通孔开口时,选用ARC(抗反射涂层)材料形成所述牺牲层,以及,利用干法工艺扩大通孔开口时,选用光刻胶材料形成所述牺牲层,可保证所述刻蚀材料对所述待刻蚀材料和所述牺牲层材料具有高刻蚀选择比。
附图说明
图1A~1C为说明现有技术中扩大通孔开口的第一刻蚀方法流程示意图;
图2A~2B为说明现有技术中扩大通孔开口的第二刻蚀方法流程示意图;
图3A~3E为说明本发明实施例的扩大通孔开口的通孔刻蚀方法流程示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
本文件中涉及的通孔包括但不限于层间介质层中用以形成金属互连的连接孔,以及,器件制造过程中形成的线缝。在本文件中,术语“线缝”表示芯片内同层材料图形间的隔离区域,并可与术语“缝隙”或“间隙”互换;术语“孔洞”表示线缝填充后形成的材料内的隔离区域,并可与术语“空洞”或“空隙”互换。
应用本发明提供的方法进行通孔刻蚀的步骤包括:在半导体衬底上形成通孔刻蚀基底;执行一各向异性刻蚀制程,在所述通孔刻蚀基底上刻蚀通孔;沉积牺牲层,所述牺牲层填充所述通孔;刻蚀所述牺牲层,以暴露通孔开口;执行一各向同性刻蚀制程,以使所述通孔开口具有圆角结构;去除所述牺牲层。
图3A~3E为说明本发明实施例的扩大通孔开口的通孔刻蚀方法流程示意图,如图所示,以第一层间介质层中用以形成金属互连的连接孔为例,应用本发明提供的方法进行通孔刻蚀的具体步骤包括:
首先,如图3A所示,在半导体衬底40上形成通孔刻蚀基底。
所述通孔刻蚀基底通过在所述半导体衬底上形成器件区和非器件区,所述器件区之间通过浅沟槽隔离区隔离;继而在所述器件区表面形成栅极结构及源区和漏区,所述栅极结构包含栅极43、环绕栅极的侧墙42以及覆盖所述栅极和侧墙的阻挡层41,所述栅极结构还包含栅氧化层44;进而在所述半导体衬底表面沉积金属前介质层50(即第一层间介质层),所述金属前介质层覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝45。
显然,对于第二层间介质层,所述通孔刻蚀基底还可通过在所述半导体衬底表面沉积金属前介质层后,所述金属前介质层覆盖所述栅极结构及源区和漏区并填满位于所述栅极结构间的线缝;继而,在所述源区和/或漏区表面形成第一层通孔,所述通孔贯穿所述金属前介质层;随后,填充所述第一层通孔;然后,形成第一金属层并图形化所述第一金属层;继而,沉积第二层间介质层后形成,所述第二层间介质层填充所述第一金属层。
显然,所述通孔刻蚀基底中包含的层间介质层的数目可为任意自然数,如3、5、7或9等,所述通孔刻蚀基底中包含的层间介质层的具体数目根据产品要求确定。
随后,如图3B所示,执行一各向异性刻蚀制程,在所述通孔刻蚀基底上刻蚀通孔30。
所述通孔30具有开口31及侧壁32,所述通孔30贯穿所述层间介质层。所述层间介质层材料包括但不限于未掺杂的二氧化硅(SiO2,USG)、磷硅玻璃(phosphosilicate glass,PSG)、硼硅玻璃(borosilicate,BSG)、硼磷硅玻璃(borophosphosilicate,BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。所述具有低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coral等。所述复合材料包含对USG掺杂形成的材料以及不同掺杂的USG组合而成的材料。
所述刻蚀气体包括氟化碳(CF4)、三氟化氢碳(CHF3)、八氟化三碳(C3F8)及/或八氟化四碳(C4F8)中的一种或其组合。所述刻蚀气体中还包括氩气(Ar)、氦气(He)等缓冲气体。
所述形成通孔的方法可采用任何传统的方法,涉及的技术方案在任何情况下均未被视作本发明的组成部分,在此不再赘述。
然后,如图3C所示,沉积牺牲层60,所述牺牲层填充所述通孔;并刻蚀所述牺牲层,以暴露通孔开口31。
所述通孔开口31包含所述通孔30顶部区域。利用湿法工艺扩大通孔开口时,选用ARC(抗反射涂层)材料形成所述牺牲层;利用干法工艺扩大通孔开口时,选用光刻胶材料形成所述牺牲层。
通过在利用湿法工艺扩大通孔开口过程中,选用ARC(抗反射涂层)材料形成所述牺牲层,以及,在利用干法工艺扩大通孔开口过程中,选用光刻胶材料形成所述牺牲层,可保证所述刻蚀材料对所述待刻蚀材料和所述牺牲层材料具有高刻蚀选择比。
所述ARC及光刻胶的选取及沉积方法可采用任何传统的工艺,涉及的技术方案在任何情况下均未被视作本发明的组成部分,在此不再赘述。
通过在刻蚀通孔后,在通孔中沉积牺牲层,继而,利用所述牺牲层控制通孔侧壁形貌,选择对所述待刻蚀材料和所述牺牲层材料具有高刻蚀选择比的材料刻蚀通孔开口,可形成具有圆角开口的通孔结构。
再后,如图3D所示,执行一各向同性刻蚀制程,以使所述通孔开口31具有圆角结构,且所述圆角开口与所述通孔侧壁平滑连接。
利用湿法工艺扩大通孔开口时,刻蚀溶液选用氢氟酸(HF,Hydrofluoricacid),所述刻蚀溶液百分比浓度小于或等于2%,优选为H2O∶HF=50∶1;反应温度范围为:22~24摄氏度,优选为23摄氏度;刻蚀速率范围为:55~60
Figure A20061014780900071
/min,优选为57
Figure A20061014780900072
/min。刻蚀反应时间根据产品要求及工艺条件确定。
利用干法工艺扩大通孔开口时,所述刻蚀气体包括氟化碳(CF4)、三氟化氢碳(CHF3)、八氟化三碳(C3F8)及/或八氟化四碳(C4F8)中的一种或其组合。所述刻蚀气体中还包括氩气(Ar)、氦气(He)等缓冲气体。所述扩大通孔开口的干法工艺包括等离子体化学刻蚀,如圆桶式等离子体刻蚀及顺流等离子体刻蚀,以及,等离子体物理化学刻蚀,如平行板式等离子体刻蚀。所述刻蚀所需射频功率可选用2000瓦。所述刻蚀速率及刻蚀反应时间根据产品要求及工艺条件确定。
再后,如图3E所示,去除所述牺牲层60。
去除所述牺牲层所需的刻蚀气体可选为氧气(O2),所述形成通孔的方法可采用任何传统的方法,涉及的技术方案在任何情况下均未被视作本发明的组成部分,在此不再赘述。
应用本发明提供的方法,首先采用各向异性刻蚀通孔,继而再采用各向同性的方法扩大通孔开口,可形成具有圆角开口的通孔结构,且所述圆角开口与所述通孔侧壁平滑连接,相比具有尖角开口的通孔结构,对具有相同深宽比的通孔,更不易在开口处形成沉积材料的堆积。
本发明还提供了一种通孔结构,所述通孔贯穿层间介质层,所述通孔包含通孔开口及通孔侧壁,所述通孔开口具有圆角结构,且所述具有圆角结构的通孔开口与所述通孔侧壁平滑连接。
通过形成具有圆角开口的通孔结构,相比具有尖角开口的通孔结构,对具有相同深宽比的通孔,更不易在开口处形成沉积材料的堆积。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims (9)

1.一种通孔刻蚀方法,包括:
在半导体衬底上形成通孔刻蚀基底;
执行一各向异性刻蚀制程,在所述通孔刻蚀基底上刻蚀通孔;
沉积牺牲层,所述牺牲层填充所述通孔;
刻蚀所述牺牲层,以暴露通孔开口;
执行一各向同性刻蚀制程,以使所述通孔开口具有圆角结构;
去除所述牺牲层。
2.根据权利要求1所述的通孔刻蚀方法,其特征在于:所述各向同性刻蚀为湿法刻蚀。
3.根据权利要求2所述的通孔刻蚀方法,其特征在于:所述刻蚀溶液为氢氟酸。
4.根据权利要求3所述的通孔刻蚀方法,其特征在于:所述刻蚀溶液百分比浓度小于或等于2%。
5.根据权利要求2所述的通孔刻蚀方法,其特征在于:所述牺牲层材料为ARC。
6.根据权利要求1所述的通孔刻蚀方法,其特征在于:所述各向同性刻蚀为干法刻蚀。
7.根据权利要求6所述的通孔刻蚀方法,其特征在于:所述牺牲层材料为光刻胶。
8.根据权利要求6所述的通孔刻蚀方法,其特征在于:所述刻蚀气体包括氟化碳、三氟化氢碳、八氟化三碳及/或八氟化四碳中的一种或其组合。
9.一种通孔结构,所述通孔贯穿层间介质层,所述通孔包含通孔开口及通孔侧壁,其特征在于:所述通孔开口具有圆角结构,且所述具有圆角结构的通孔开口与所述通孔侧壁平滑连接。
CNB2006101478092A 2006-12-22 2006-12-22 通孔刻蚀方法 Expired - Fee Related CN100517606C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101478092A CN100517606C (zh) 2006-12-22 2006-12-22 通孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101478092A CN100517606C (zh) 2006-12-22 2006-12-22 通孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN101207036A true CN101207036A (zh) 2008-06-25
CN100517606C CN100517606C (zh) 2009-07-22

Family

ID=39567109

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101478092A Expired - Fee Related CN100517606C (zh) 2006-12-22 2006-12-22 通孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN100517606C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937865B (zh) * 2009-07-03 2012-01-25 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102903672A (zh) * 2012-10-22 2013-01-30 上海集成电路研发中心有限公司 一种通孔结构的制作方法
CN103426723A (zh) * 2012-05-25 2013-12-04 和舰科技(苏州)有限公司 一种改善空隙填充能力的方法
CN103972154A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 插塞的形成方法
CN104162457A (zh) * 2013-05-16 2014-11-26 昌微系统科技(上海)有限公司 一种微流体器件及其制造方法
CN104733380A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 接触孔的形成方法
CN109390274A (zh) * 2017-08-03 2019-02-26 东京毅力科创株式会社 对被处理体进行处理的方法
CN111584423A (zh) * 2020-05-20 2020-08-25 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937865B (zh) * 2009-07-03 2012-01-25 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN103426723A (zh) * 2012-05-25 2013-12-04 和舰科技(苏州)有限公司 一种改善空隙填充能力的方法
CN102903672A (zh) * 2012-10-22 2013-01-30 上海集成电路研发中心有限公司 一种通孔结构的制作方法
CN103972154A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 插塞的形成方法
CN104162457A (zh) * 2013-05-16 2014-11-26 昌微系统科技(上海)有限公司 一种微流体器件及其制造方法
CN104162457B (zh) * 2013-05-16 2020-08-04 昌微系统科技(上海)有限公司 一种微流体器件及其制造方法
CN104733380A (zh) * 2015-03-30 2015-06-24 上海华力微电子有限公司 接触孔的形成方法
CN104733380B (zh) * 2015-03-30 2018-05-29 上海华力微电子有限公司 接触孔的形成方法
CN109390274A (zh) * 2017-08-03 2019-02-26 东京毅力科创株式会社 对被处理体进行处理的方法
CN109390274B (zh) * 2017-08-03 2023-09-05 东京毅力科创株式会社 对被处理体进行处理的方法
CN111584423A (zh) * 2020-05-20 2020-08-25 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN111584423B (zh) * 2020-05-20 2022-11-25 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置

Also Published As

Publication number Publication date
CN100517606C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
CN100517606C (zh) 通孔刻蚀方法
US9099530B2 (en) Methods of patterning small via pitch dimensions
JP5562087B2 (ja) ビア構造とそれを形成するビアエッチングプロセス
JP2004335526A (ja) 半導体装置の製造方法
JP2008042219A (ja) 半導体装置の多層金属配線の形成方法
US20070275565A1 (en) Full removal of dual damascene metal level
CN111933581B (zh) 一种半导体结构的制备方法
CN110890315A (zh) 具有大马士革结构的半导体结构及其制备方法
US20230386821A1 (en) Interconnect structure for semiconductor devices
CN101231968B (zh) 镶嵌内连线结构与双镶嵌工艺
JP2008047582A (ja) 半導体装置の製造方法及び半導体装置
US6878637B2 (en) Method for fabricating semiconductor device capable of improving process margin of self align contact
US11984352B2 (en) Formation method of semiconductor structure
JP2005183778A (ja) 半導体装置の製造方法
JP2005005697A (ja) 半導体装置の製造方法
US20110097899A1 (en) Method of forming funnel-shaped opening
CN102044471B (zh) 互连结构及其形成方法
US11361993B2 (en) Method for inverse via patterning for back end of line dual damascene structures
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
JP3196847B2 (ja) 配線構造及びその製造方法
KR20040057513A (ko) 반도체 소자의 금속배선 형성방법
KR20060001113A (ko) 반도체소자의 리페어 식각 방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100575547B1 (ko) 반도체 제조 방법
CN117438374A (zh) 一种大马士革结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111110

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20191222