CN103426723A

CN103426723A - 一种改善空隙填充能力的方法

Info

Publication number: CN103426723A
Application number: CN2012101664640A
Authority: CN
Inventors: 张建伟; 洪文田; 赵丹; 朱东亮
Original assignee: Hejian Technology Suzhou Co Ltd
Current assignee: Hejian Technology Suzhou Co Ltd
Priority date: 2012-05-25
Filing date: 2012-05-25
Publication date: 2013-12-04

Abstract

一种改善空隙填充能力的方法，包括以下步骤：步骤1.蚀刻形成一具有一定深宽比的间隔区，步骤2.对间隔区进行二次蚀刻，步骤3.按照方法需要对间隔区进行相应填充；本发明在传统方法的基础上加入一到二次蚀刻（酸洗）过程，降低了间隔区的深宽比，增强了芯片制作中的空隙填充能力，随着空隙填充能力的增强，填充过程中，出现孔隙的可能性减小，从而由于孔隙而引起的电路短接等问题产生的可能性亦随之减小，即增强了芯片的电性稳定性，从而可以提高芯片成品的良率，提高经济效益。

Description

一种改善空隙填充能力的方法

技术领域

本发明涉及半导体器件制作领域，特别是一种改善空隙填充能力的方法。

背景技术

在半导体方法中，对集成电路的元件尺寸要求越来越小，使得一个半导体芯片上可容纳较多的元件，随着电路边的越小和越快，元件间的距离也越来越小，而基于电性上电击穿的特殊要求，需要较宽的间隔区作为阻挡层，但是，由于半导体方法中小线宽的特性，阻挡层的宽度会使得Poly之间的间隔变得更窄，而其深度则不会因为这些发生变化，这就导致了Poly之间的间隔深宽比较大，造成后续填充能力的降低，在后续填充中，容易产生孔隙，而这些孔隙的存在会直接影响后续的CONT填充，填充中产生的孔隙在CONT填充时发生扩散，会造成CONT之间的短接，造成器件无法工作。

在传统方法中，如图1a，1b，1c，1d所示，间隔区1的宽度在蚀刻停留时间之后固定下来，尽管后续会经过一些植入层（implant layer）的酸槽，但是这些光阻去除的步骤对氧化层的蚀刻率较低，对间隔区的宽度基本没有影响，这种方式产生的间隔区，具有很大的深宽比（如图1a所示），从而会引起后续填充能力的降低（例如：ILD的填充），会在填充物（例如：ILD）之间形成孔隙（如图1b所示）。孔隙（void）3的存在会在电路中形成导通的通道，在后续的CONT钨填充过程中，金属钨会填充到孔隙连接的通道中（如图1d所示），造成电路的短接，给器件造成致命伤害。

发明内容

本发明的目的是在于提供一种改善空隙填充能力的方法，能够使间隔区的深宽比降低，提高填充能力，避免填充时孔隙的产生，从而避免由此产生的电路短接。

为实现上述发明目的，本发明的技术方案是一种改善空隙填充能力的方法，包括以下步骤：

步骤1：蚀刻形成一具有一定深宽比的间隔区；

步骤2：对间隔区进行二次蚀刻；

步骤3：按照方法需要对间隔区进行相应填充。

进一步地，步骤2所述的二次蚀刻采用DHF进行蚀刻。

进一步地，所述DHF（稀的氟化氢）浓度范围为90:1~110:1，停留时间范围为270s~360s。

进一步地，所述DHF浓度范围优选为100:1，停留时间范围优选为270s。

进一步地，步骤3中的填充包括ILD填充。

进一步地，一种改善空隙填充能力的方法，包括如下步骤：

步骤1：在ONO结构上通过蚀刻形成一具有一定深宽比的间隔区；

步骤2：采用DHF对间隔区进行二次蚀刻，DHF蚀刻停留时间根据不同的方法需要来确定，降低间隔区的深宽比；

步骤3：对间隔区进行ILD填充；

步骤4：进行金属钨薄膜生长。

一种芯片制作方法，包括如下步骤:

步骤1：制作晶园作为基板；

步骤2：在步骤1制成的基板上生成氧化层、对氧化层进行光刻胶涂布、曝光、显影和烘烤；

步骤3：进行酸蚀刻，形成具有一定深宽比的间隔区；

步骤4：采用DHF进行二次蚀刻，降低步骤3中的深宽比；

步骤5：清洗甩干；

步骤6：进行等离子体浴和金属蚀刻，去除光刻胶，制作金属薄膜，在芯片中制造通路；

步骤7：进行离子注入制作，根据需要改变部分区域的电学特性；

步骤8：对芯片进行后封装。

进一步地，步骤7所述离子注入注入制作包括ILD空隙填充。

采用上述技术方案，本发明的有益效果有：

1.在传统方法的基础上加入一到二次蚀刻（酸洗）过程，降低了间隔区的深宽比，增强了芯片制作中的空隙填充能力。

2.随着空隙填充能力的增强，填充过程中，出现孔隙的可能性减小，从而由于孔隙而引起的电路短接等问题产生的可能性亦随之减小，即增强了芯片的电性稳定性。

附图说明

图1a，图1b，图1c，图1d为传统方法中对间隔区进行空隙填充的方法流程剖面图；

图2a，图2b，图2c，图2d为本发明提供的改善空隙填充能力的方法流程剖面图。

其中：1间隔区，2基板，3孔隙。

具体实施方式

一种改善空隙填充能力的方法，包括以下步骤：步骤1：蚀刻形成一具有一定深宽比的间隔区1；步骤2：对间隔区进行二次蚀刻；步骤3：按照方法需要对间隔区进行相应填充。其中，二次蚀刻可以采用DHF进行，DHF的浓度为100:1，二次蚀刻停留时间为270s；空隙填充可以是针对ILD的填充。通过二次蚀刻，可以扩大间隔区1的宽度，扩大填充的窗口，降低了间隔区1的深宽比，从而在填充过程中，避免孔隙的产生，提高了填充能力，避免孔隙引起的电路短接等问题。

实施例1

如图1，2所示，一种改善空隙填充能力的方法，包括如下步骤：步骤1：在ONO结构上通过蚀刻形成一具有一定深宽比的间隔区1；步骤2：采用DHF对间隔区1进行二次蚀刻，DHF蚀刻停留时间根据不同的方法需要来确定，降低间隔区的深宽比；步骤3：对间隔区进行ILD填充；步骤4：进行金属钨薄膜生长。其中，ONO结构为氧化硅-氮化硅-氧化硅层，形成的方法是化学气相沉积法（VCD）。

本是实施例中，相对于传统方法增加了一道酸槽蚀刻过程，由于DHF对氧化层有很高的ET（停留时间）选择比，经过DHF的酸槽蚀刻之后，扩大了间隔区上部的宽度，从而扩大了ILD填充的窗口，降低了间隔区的深宽比，提高了ILD的空隙填充能力，避免孔隙3的形成，而引起的短路短接问题。

实施例2

一种芯片制作方法，包括如下步骤：步骤1.制作晶园，芯片的作为基板2；步骤2.在步骤1制成的基板上生成氧化层、对氧化层进行光刻胶涂布、曝光、显影和烘烤；步骤3.进行酸蚀刻，形成具有一定深宽比的间隔区；步骤4.采用DHF进行二次蚀刻，降低步骤3中的深宽比；步骤5.清洗甩干；步骤6.进行等离子体浴和金属蚀刻，去除光刻胶，制作金属薄膜，在芯片中制造通路；步骤7.进行离子注入制作，根据需要改变部分区域的电学特性；步骤8.对芯片进行后封装。

采用本实施例制成的芯片，由于改善了对间隔区的空隙填充能力，有效避免了填充过程中孔隙3的产生，避免后续填充材料由孔隙中扩散，从而避免电路短接等问题的出现，增强电路稳定性，由于上述改善，可以有效增加芯片的良率，提高经济效益。

以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims

1.一种改善空隙填充能力的方法，其特征在于包括以下步骤：

步骤1：蚀刻形成一具有一定深宽比的间隔区（1）；

步骤2：对间隔区进行二次蚀刻；

步骤3：按照方法需要对间隔区进行相应填充。

2.根据权利要求1所述的一种改善空隙填充能力的方法，其特征在于：步骤2所述的二次蚀刻采用DHF进行蚀刻。

3.根据权利要求2所述的一种改善空隙填充能力的方法，其特征在于：所述DHF浓度范围为90∶1~110∶1，停留时间范围为180s~360s。

4.根据权利要求3所述的一种改善空隙填充能力的方法，其特征在于：所述DHF浓度范围优选为100∶1，停留时间范围优选为270s。

5.根据权利要求1或2所述的一种改善空隙填充能力的方法，其特征在于：步骤3中的填充包括ILD填充。

6.根据权利要求1所述的一种改善空隙填充能力的方法，其特征在于包括如下步骤：

步骤3：对间隔区进行ILD填充；

步骤4：进行金属钨薄膜生长。

7.一种芯片制作方法，其特征在于包括如下步骤:

步骤1：制作晶园，芯片的作为基板（2）；

步骤3：进行酸蚀刻，形成具有一定深宽比的间隔区；

步骤4：采用DHF进行二次蚀刻，降低步骤3中的深宽比；

步骤5：清洗甩干；

步骤8：对芯片进行后封装。

8.根据权利要求7所述的一种芯片制作方法，其特征在于：步骤7所述离子注入制作包括ILD空隙填充。