CN105448741A - 屏蔽栅沟槽型mosfet工艺方法 - Google Patents
屏蔽栅沟槽型mosfet工艺方法 Download PDFInfo
- Publication number
- CN105448741A CN105448741A CN201511026766.8A CN201511026766A CN105448741A CN 105448741 A CN105448741 A CN 105448741A CN 201511026766 A CN201511026766 A CN 201511026766A CN 105448741 A CN105448741 A CN 105448741A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- groove
- silicon nitride
- silica
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 60
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 210000000746 body region Anatomy 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种屏蔽栅沟槽型MOSFET工艺方法,包含：步骤一，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽；步骤二，在沟槽侧壁及底部淀积一层氧化硅；步骤三，沟槽内填充多晶硅并回刻；步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅；步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅；步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出；步骤七，在多晶硅上方淀积氧化硅；步骤八，移除整个器件上的氮化硅；步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极；步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。本发明工艺实现多晶硅间氧化膜和栅氧化层的单独控制，解决器件栅极漏电偏高的问题。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种屏蔽栅沟槽型MOSFET工艺方法。
背景技术
屏蔽栅沟槽型MOSFET的结构如图1所示，其沟槽分为上下两部分，沟槽下半部填充多晶硅为源极，沟槽上半部的多晶硅为栅极，栅极、源极以及沟槽之间均以氧化层隔离。该器件的工艺方法是，先在硅衬底上淀积一层氧化层作为硬掩膜，然后利用光刻胶对硬掩膜进行定义图形，再去除光刻胶，以硬掩膜定义的图形刻蚀衬底形成沟槽，再淀积一层氧化层，将沟槽内填充满多晶硅，刻蚀形成源极，再淀积栅氧化层，淀积多晶硅并刻蚀形成栅极，最后再进行体区注入及推进、源极注入及推进、层间介质淀积等后续工艺。
该工艺方法多晶硅间氧化膜和栅氧化层同时生长，多晶硅间氧化膜的厚度不能单独控制，且多晶硅间氧化膜质量较差，栅极的多晶硅底部存在比较脆弱的区域，如图2所示，导致栅极漏电偏高。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅沟槽型MOSFET工艺方法，实现对多晶硅间氧化膜和栅氧的厚度单独控制。
为解决上述问题，本发明所述的屏蔽栅沟槽型MOSFET工艺方法，包含：
步骤一，在硅衬底上淀积一层氧化硅，再淀积一层氮化硅，在氮化硅及氧化硅上光刻胶定义出沟槽区，移除光刻胶，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽；
步骤二，在沟槽侧壁及底部淀积一层氧化硅；
步骤三，沟槽内填充多晶硅并回刻；
步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅；
步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅；
步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出；
步骤七，在多晶硅上方淀积氧化硅；
步骤八，移除整个器件上的氮化硅；
步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极；
步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。
进一步地，所述步骤三中，多晶硅回刻至表面与衬底表面的氧化硅齐平。
进一步地，所述步骤四中，多晶硅回刻，将沟槽上半部的多晶硅去除，保留沟槽下部的多晶硅形成源极。
进一步地，所述步骤六中，氮化硅回刻蚀之后在沟槽侧壁形成侧墙。
进一步地，所述步骤七中，采用热氧化的方法，沟槽顶部平台和沟槽侧壁有氮化硅保护不会被氧化。
本发明所述的屏蔽栅沟槽型MOSFET工艺方法，沟槽硬掩膜使用氧化硅与氮化硅的复合结构，在源极多晶硅回刻之后增加一层隔离氮化硅，先进行源极表面多晶硅氧化，氮化硅剥离之后再生长栅氧化层，分两次形成，实现多晶硅间氧化膜和栅氧化层的单独控制。
附图说明
图1是屏蔽栅沟槽型MOSFET的结构示意图。
图2是现有工艺导致栅极底部的缺陷示意图。
图3～11是本发明工艺步骤示意图。
图12是本发明工艺流程图。
附图标记说明
1是衬底，2是沟槽，3是(源极)多晶硅，4是(栅极)多晶硅，5是(多晶硅间)氧化膜，6是(栅极)氧化膜，7是氮化硅。
具体实施方式
本发明所述的屏蔽栅沟槽型MOSFET工艺方法，包含如下的工艺步骤：
步骤一，如图3所示，在硅衬底1上淀积一层氧化硅6，再淀积一层氮化硅7，在氮化硅及氧化硅上光刻胶定义出沟槽区，移除光刻胶。以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽2。
步骤二，在沟槽2侧壁及底部淀积一层氧化硅6，如图4所示。
步骤三，如图5所示，沟槽2内填充多晶硅3并回刻，多晶硅回刻至表面与衬底表面的氧化硅6齐平。
步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅6。多晶硅回刻至将沟槽上半部的多晶硅去除，仅保留沟槽下半部的多晶硅形成源极3，如图6。
步骤五，再淀积一层氮化硅7，覆盖沟槽2内侧壁及保留下来的源极多晶硅3表面，如图7。
步骤六，如图8所示，刻蚀掉源极多晶硅3上方的氮化硅7，使多晶硅上表面露出。
步骤七，在多晶硅上方淀积氧化硅5。使用的方法是直接氧化，多晶硅上表面氧化形成氧化硅5，沟槽侧壁由于有氮化硅的存在不发生氧化，如图9所示。
步骤八，如图10所示，将整个器件上的所有的氮化硅7去除。
步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极4，如图11。
步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺，最终器件完成，结构如图1所示。
通过上述工艺方法，本发明实现了对栅氧化层及多晶硅层间氧化膜的单独的控制，可以自定义各自的厚度，解决器件栅极漏电偏高的问题。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种屏蔽栅沟槽型MOSFET工艺方法，其特征在于：包含如下的步骤：
步骤一，在硅衬底上淀积一层氧化硅，再淀积一层氮化硅，在氮化硅及氧化硅上光刻胶定义出沟槽区，移除光刻胶，以氮化硅及氧化硅为硬掩膜，刻蚀衬底，形成沟槽；
步骤二，在沟槽侧壁及底部淀积一层氧化硅；
步骤三，沟槽内填充多晶硅并回刻；
步骤四，对多晶硅进行回刻，并移除沟槽侧壁上的氧化硅；
步骤五，再淀积一层氮化硅，覆盖沟槽内侧壁及多晶硅；
步骤六，刻蚀掉多晶硅上方的氮化硅，使多晶硅露出；
步骤七，在多晶硅上方淀积氧化硅；
步骤八，移除整个器件上的氮化硅；
步骤九，淀积氧化硅，淀积多晶硅并回刻，形成沟槽多晶硅栅极；
步骤十，形成体区，源区注入，淀积层间介质，形成接触孔制作金属工艺。
2.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于：所述步骤三中，多晶硅回刻至表面与衬底表面的氧化硅齐平。
3.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于：所述步骤四中，多晶硅回刻，将沟槽上半部的多晶硅去除，保留沟槽下部的多晶硅形成源极。
4.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于：所述步骤六中，氮化硅回刻蚀之后在沟槽侧壁形成侧墙。
5.如权利要求1所述的屏蔽栅沟槽型MOSFET工艺方法，其特征在于：所述步骤七中，采用热氧化的方法，沟槽顶部平台和沟槽侧壁有氮化硅保护不会被氧化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511026766.8A CN105448741A (zh) | 2015-12-31 | 2015-12-31 | 屏蔽栅沟槽型mosfet工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511026766.8A CN105448741A (zh) | 2015-12-31 | 2015-12-31 | 屏蔽栅沟槽型mosfet工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105448741A true CN105448741A (zh) | 2016-03-30 |
Family
ID=55558792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511026766.8A Pending CN105448741A (zh) | 2015-12-31 | 2015-12-31 | 屏蔽栅沟槽型mosfet工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448741A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057903A (zh) * | 2016-08-01 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet及其制造方法 |
| CN109216172A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的分裂栅结构的制造方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN111508846A (zh) * | 2020-05-25 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN111785619A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| WO2023016305A1 (zh) * | 2021-08-11 | 2023-02-16 | 重庆万国半导体科技有限公司 | 一种分离栅功率器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071794A (en) * | 1999-06-01 | 2000-06-06 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
| CN103632949A (zh) * | 2012-08-28 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
| CN104332401A (zh) * | 2014-09-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 |
-
2015
- 2015-12-31 CN CN201511026766.8A patent/CN105448741A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071794A (en) * | 1999-06-01 | 2000-06-06 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
| CN103632949A (zh) * | 2012-08-28 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
| CN104332401A (zh) * | 2014-09-23 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos多晶硅间热氧介质层的制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106057903A (zh) * | 2016-08-01 | 2016-10-26 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet及其制造方法 |
| CN109216172A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的分裂栅结构的制造方法 |
| CN109216172B (zh) * | 2017-07-03 | 2021-01-05 | 无锡华润上华科技有限公司 | 半导体器件的分裂栅结构的制造方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN111508846A (zh) * | 2020-05-25 | 2020-08-07 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN111785619A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet的沟槽的工艺方法 |
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
| WO2023016305A1 (zh) * | 2021-08-11 | 2023-02-16 | 重庆万国半导体科技有限公司 | 一种分离栅功率器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448741A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN106057895B (zh) | 用于沟槽功率mosfet的自对准接头 | |
| US8153489B2 (en) | Method for fabricating semiconductor device with buried gates | |
| CN106298945A (zh) | 屏蔽栅沟槽型mosfet工艺方法 | |
| CN104779147A (zh) | 一种金属栅极结构及其制备方法 | |
| CN104681448A (zh) | 肖特基晶体管的结构及制造方法 | |
| CN106033742A (zh) | 半导体结构的形成方法 | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN105118775A (zh) | 屏蔽栅晶体管形成方法 | |
| KR20120012593A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN102810471B (zh) | 利用含硅掩模形成沟渠的方法 | |
| CN104465728B (zh) | 分离栅功率器件的栅极结构及工艺方法 | |
| CN104517824B (zh) | 沟槽型双层栅的制造方法 | |
| CN105789129A (zh) | 改善栅极侧墙形貌的方法及半导体器件制造方法 | |
| CN107799462B (zh) | 半导体结构的形成方法 | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
| CN111627820A (zh) | 屏蔽栅场效应晶体管及其制备方法 | |
| CN107316907A (zh) | 共面型薄膜晶体管及其制造方法 | |
| CN104347489A (zh) | 导电插塞的形成方法 | |
| CN102479746B (zh) | 减少金属栅电极和接触孔之间寄生电容的方法 | |
| CN104701174B (zh) | 用于优化中压沟槽栅mos加工工艺的方法 | |
| CN104241129A (zh) | 金属栅极晶体管的形成方法 | |
| KR20060007692A (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| CN107958927A (zh) | 一种金属栅填充的改善方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160330 |
|
| WD01 | Invention patent application deemed withdrawn after publication |