CN103972154A - 插塞的形成方法 - Google Patents

插塞的形成方法 Download PDF

Info

Publication number
CN103972154A
CN103972154A CN201310044553.2A CN201310044553A CN103972154A CN 103972154 A CN103972154 A CN 103972154A CN 201310044553 A CN201310044553 A CN 201310044553A CN 103972154 A CN103972154 A CN 103972154A
Authority
CN
China
Prior art keywords
connector
connecting hole
layer
formation method
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310044553.2A
Other languages
English (en)
Other versions
CN103972154B (zh
Inventor
黄敬勇
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310044553.2A priority Critical patent/CN103972154B/zh
Publication of CN103972154A publication Critical patent/CN103972154A/zh
Application granted granted Critical
Publication of CN103972154B publication Critical patent/CN103972154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种插塞的形成方法，首先对器件区和第一介质层进行第一步刻蚀以形成第一连接孔并填充形成第一插塞，再形成阻挡层和第二介质层，接着对第二介质层进行第二步刻蚀以形成第二连接孔，接着对第二介质层和阻挡层进行第三步刻蚀以形成第三连接孔并填充形成第三插塞；分步刻蚀能够降低每次刻蚀工艺形成的连接孔的深宽比，从而降低对刻蚀工艺的要求，使刻蚀工艺得到更好的控制，从而形成形貌较好的插塞。

Description

插塞的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种插塞的形成方法。
背景技术
超大规模集成电路（Very Large Scale Integrated Circuit,VLSL）通常需要一层以上的金属互连层提供足够的互连能力，此多层金属间的互连以及器件区与外界电路之间的连接通过填充在连接孔（接触孔）中的插塞实现。然而，当今半导体制造技术飞速发展，半导体器件已经具有深亚微米结构，随着器件临界尺寸的逐渐减小，器件区的尺寸也越来越小，这就致使插塞的尺寸也越来越小，这就对连接孔刻蚀工艺提出了更高的要求。
如图1所示，现有技术中，在半导体衬底（图未示）上形成有若干器件区10，相邻的器件区10之间形成有浅沟道隔离层（图未示），所述浅沟道隔离层用于隔离所述相邻的器件区10，其中，所述器件区10上形成有金属线20，其中一金属线20与形成于连接孔中的第二插塞32电连接，所述第二插塞32与相邻的器件区10电连接，所述第一插塞31形成于所述器件区10内且位于所述第二插塞32下方并与之电连接（如图2所示）；第二插塞32用于与后续形成的金属互连层实现电连接，从而可以使所述金属线20以及所述第一插塞31均可以通过所述第二插塞32与后续形成的金属互连层实现电连接。
然而，第二插塞32的一部分会形成于器件区10以外的半导体衬底上，在刻蚀形成连接孔时，刻蚀会对半导体衬底造成一定的伤害。并且，由于连接孔的尺寸越来越小，深宽比越来越大，通过常规的一步刻蚀工艺形成的连接孔的形貌（profile）不理想，导致形成的第一插塞31以及第二插塞32的形貌不符合要求，严重影响其导电性能。
发明内容
本发明的目的在于提出一种插塞的形成方法，能够降低对刻蚀工艺的要求。
为了实现上述目的，本发明提出一种插塞的形成方法，其步骤包括：
提供半导体衬底，所述半导体衬底上形成有栅极和金属线，所述栅极两侧的半导体衬底中形成有源极和漏极；
在所述半导体衬底上以及所述栅极和金属线的表面形成第一介质层；
进行第一步刻蚀形成第一连接孔，所述第一连接孔暴露出所述源极和漏极；
在所述第一连接孔中形成第一插塞；
在所述第一介质层以及第一插塞上形成第二介质层；
进行第二步刻蚀形成第二连接孔，所述第二连接孔暴露出所述第一介质层；
进行第三步刻蚀形成第三连接孔，所述第三连接孔暴露出所述金属线、栅极以及第一插塞；
在所述第三连接孔中形成第二插塞。
进一步的，在所述第一介质层以及第一插塞上形成第二介质层之前，在所述第一介质层以及第一插塞上形成第一阻挡层。
进一步的，所述第一阻挡层的材质为氮化硅。
进一步的，所述第一阻挡层的厚度范围是120埃~180埃。
进一步的，所述半导体衬底中形成有浅沟道隔离层，所述金属线形成于浅沟道隔离层上。
进一步的，所述栅极和金属线的两侧以及所述半导体衬底表面形成有隔离物。
进一步的，所述隔离物包括依次形成的氧化硅层和氮化硅层。
进一步的，在所述第一连接孔中形成第一插塞之前，在所述第一连接孔暴露出的所述源极和漏极表面形成接触层。
进一步的，所述接触层的材质为硅化钛。
进一步的，所述金属线和所述栅极的材质均为多晶硅。
进一步的，所述第一介质层以及所述第二介质层的材质均为氧化硅。
进一步的，所述第一插塞以及所述第二插塞的材质均为钨。
进一步的，所述第一步刻蚀、第二步刻蚀以及第三步刻蚀工艺采用CF4、C4F6、C2H2、Ar以及O2气体进行刻蚀。
与现有技术相比，本发明的有益效果主要体现在：首先对器件区和第一介质层进行第一步刻蚀以形成第一连接孔并填充形成第一插塞，再形成阻挡层和第二介质层，接着对第二介质层进行第二步刻蚀以形成第二连接孔，接着对第二介质层和阻挡层进行第三步刻蚀以形成第三连接孔并填充形成第三插塞；分步刻蚀能够降低每次刻蚀工艺形成的连接孔的深宽比，从而降低对刻蚀工艺的要求，使刻蚀工艺得到更好的控制，从而形成形貌较好的插塞。
本发明的另一有益效果体现在：第一阻挡层能够起到对半导体衬底的保护作用，能够减少刻蚀对半导体衬底造成的损害。
附图说明
图1为现有技术中器件区通过插塞连接的俯视图；
图2为现有技术中插塞的立体结构示意图；
图3为本发明一实施例的插塞的形成方法的流程图；
图4a-图4i为本发明一实施例的插塞的形成方法制作过程中的器件剖面示意图。
具体实施方式
为了便于理解，下面结合具体实施例以及附图来对本发明进行更加详细的描述。
请参考图3，在本实施例中，提出一种插塞的形成方法，其包括：
步骤S100：提供半导体衬底100，所述半导体衬底100包括器件区以及形成于相邻的器件区之间的浅沟道隔离层110，所述器件区中形成有源极121和漏极122，所述源极121和漏极122之间的器件区上形成有栅介质层123和栅极131；所述浅沟道隔离层110上形成有金属线132。在本实施例中，所述栅极131和金属线132的两侧的半导体衬底100上形成有隔离物，所述隔离物包括氮化硅层141和氧化硅层142，其中所述氧化硅层142形成在所述氮化硅层141的表面，如图4a所示。
其中，所述半导体衬底100中设有浅沟道隔离层110，所述浅沟道隔离层110的材质为二氧化硅；所述金属线132形成于浅沟道隔离层上，所述金属线132可以作为电阻等；所述金属线132以及所述栅极131的材质是多晶硅，所述栅极131和所述金属线132可以同时形成，减少工艺步骤，如图4a所示。
步骤S200：在所述隔离物以及所述器件区的表面形成第一介质层200，如图4a所示；
其中，所述第一介质层200的材质为二氧化硅，作为层间介质层，用于隔离器件区与后续形成的金属层。
步骤S300：进行第一步刻蚀，刻蚀所述第一介质层200和所述隔离物，形成第一连接孔210，所述第一连接孔210暴露出所述源极121和漏极122；
较佳的，为了便于刻蚀，先在所述第一介质层200上依次形成不定形碳层310、氮氧化硅层320、二氧化硅层330以及图案化的光阻层400，所述不定形碳层310可以防止在刻蚀工艺中发生光阻400的崩塌，所述氮氧化硅层320以及二氧化硅层330可以增加光的反射率，有助于对所述光阻400进行曝光和图案化处理。接着，以所述不定形碳层310、氮氧化硅层320、二氧化硅层330以及图案化的光阻层400为掩膜进行第一步刻蚀，形成第一连接孔210，如图4b所示，其中，第一步刻蚀工艺采用CF4、C4F6、C2H2、Ar以及O2气体进行刻蚀。然后，去除所述图案化的光阻层400、二氧化硅层330、氮氧化硅层320和不定形碳层310，如图4c所示。
在本实施例中，形成第一连接孔210之后，在所述第一连接孔210暴露出的所述源极121和漏极122表面形成接触层220，如图4d所示，所述接触层220的材质优选为硅化钛，能够使后续填充的插塞和源极121和漏极122之间形成良好的欧姆接触。
步骤S400：在所述第一连接孔210中形成第一插塞510；
本实施例中，使用物理气相沉积工艺在所述第一连接孔210中以及所述第一介质层200的表面形成第一插塞510，接着对所述第一插塞510进行化学机械研磨，研磨去除部分所述第一介质层200以及部分第一插塞510，只保留形成在第一连接孔210中的第一插塞510，如图4e所示；所述第一插塞510的材质例如为钨。
步骤S500：在所述第一介质层200以及所述第一插塞510的表面依次形成第一阻挡层600和第二介质层700，如图4f所示；
其中，所述第一阻挡层600的材质为氮化硅，所述第一阻挡层600的厚度范围优选是120埃~180埃，例如是150埃，所述第一阻挡层600能够起到刻蚀阻挡的作用，防止刻蚀气体对所述浅沟道隔离层造成伤害；所述第二介质层700的材质为氧化硅，其作为层间介质层，用于隔离器件区与后续形成的金属层。
步骤S600：进行第二步刻蚀，刻蚀所述第二介质层700，形成第二连接孔710，所述第二连接孔710暴露出所述第一阻挡层600，如图4g所示；
第二步刻蚀工艺与步骤S300的刻蚀步骤类似，同样可以以不定形碳层、氮氧化硅层、二氧化硅层以及图案化的光阻层为掩膜来进行刻蚀。其中第二步刻蚀工艺采用CF4、C4F6、C2H2、Ar以及O2气体进行刻蚀。相对于现有技术，第二步刻蚀形成的第二连接孔710的深宽比较小，所以对于常规刻蚀工艺来说容易实现，降低了对刻蚀工艺的要求。
步骤S700：进行第三步刻蚀，刻蚀第二介质层700、所述第一阻挡层600以及所述第一介质层200，形成第三连接孔720，所述第三连接孔720暴露出所述金属线132、所述栅极131以及所述第一插塞510，如图4h所示；
同样，第三步刻蚀工艺也可与步骤S300的刻蚀步骤类似，可以以不定形碳层、氮氧化硅层、二氧化硅层以及图案化的光阻层为掩膜来进行刻蚀，在此不再赘述。其中，第三步刻蚀工艺采用CF4、C4F6、C2H2、Ar以及O2气体进行刻蚀。由于步骤S600已经刻蚀出第二连接孔710，第三步刻蚀形成的第三连接孔720的深宽比相对于现有技术也比较小，对第三步刻蚀工艺来说更加容易实现，进一步降低了对刻蚀工艺的要求。
步骤S800：在所述第三连接孔720中形成第二插塞520，如图4i所示；
其中，所述第二插塞520的材质例如为钨，并且所述第二插塞520与所述金属线132、所述栅极131以及所述第一插塞510电连接，便于器件区与后续形成的金属互连层实现电连接。
综上所述，本实施例提出的一种插塞的形成方法，采用三步刻蚀能够降低每次刻蚀工艺形成的连接孔的深宽比，从而降低对刻蚀工艺的要求，使刻蚀工艺得到更好的控制，从而形成形貌较好的第一插塞和第二插塞，并且阻挡层能够起到对半导体衬底的保护作用，能够减少刻蚀对半导体衬底造成的损害
以上仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (13)

1.一种插塞的形成方法，其步骤包括：
提供半导体衬底，所述半导体衬底上形成有栅极和金属线，所述栅极两侧的半导体衬底中形成有源极和漏极；
在所述半导体衬底上以及所述栅极和金属线的表面形成第一介质层；
进行第一步刻蚀形成第一连接孔，所述第一连接孔暴露出所述源极和漏极；
在所述第一连接孔中形成第一插塞；
在所述第一介质层以及第一插塞上形成第二介质层；
进行第二步刻蚀形成第二连接孔，所述第二连接孔暴露出所述第一介质层；
进行第三步刻蚀形成第三连接孔，所述第三连接孔暴露出所述金属线、栅极以及第一插塞；
在所述第三连接孔中形成第二插塞。
2.如权利要求1所述的插塞的形成方法，其特征在于：在所述第一介质层以及第一插塞上形成第二介质层之前，在所述第一介质层以及第一插塞上形成第一阻挡层。
3.如权利要求2所述的插塞的形成方法，其特征在于：所述第一阻挡层的材质为氮化硅。
4.如权利要求5所述的插塞的形成方法，其特征在于：所述第一阻挡层的厚度范围是120埃~180埃。
5.如权利要求1所述的插塞的形成方法，其特征在于：所述半导体衬底中形成有浅沟道隔离层，所述金属线形成于浅沟道隔离层上。
6.如权利要求1所述的插塞的形成方法，其特征在于：所述栅极和金属线的两侧以及所述半导体衬底表面形成有隔离物。
7.如权利要求6所述的插塞的形成方法，其特征在于：所述隔离物包括依次形成的氧化硅层和氮化硅层。
8.如权利要求1所述的插塞的形成方法，其特征在于：在所述第一连接孔中形成第一插塞之前，在所述第一连接孔暴露出的所述源极和漏极表面形成接触层。
9.如权利要求8所述的插塞的形成方法，其特征在于：所述接触层的材质为硅化钛。
10.如权利要求1所述的插塞的形成方法，其特征在于：所述金属线和所述栅极的材质均为多晶硅。
11.如权利要求1所述的插塞的形成方法，其特征在于：所述第一介质层以及所述第二介质层的材质均为氧化硅。
12.如权利要求1所述的插塞的形成方法，其特征在于：所述第一插塞以及所述第二插塞的材质均为钨。
13.如权利要求1所述的插塞的形成方法，其特征在于：所述第一步刻蚀、第二步刻蚀以及第三步刻蚀工艺采用CF4、C4F6、C2H2、Ar以及O2气体进行刻蚀。
CN201310044553.2A 2013-02-01 2013-02-01 插塞的形成方法 Active CN103972154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310044553.2A CN103972154B (zh) 2013-02-01 2013-02-01 插塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310044553.2A CN103972154B (zh) 2013-02-01 2013-02-01 插塞的形成方法

Publications (2)

Publication Number Publication Date
CN103972154A true CN103972154A (zh) 2014-08-06
CN103972154B CN103972154B (zh) 2017-04-05

Family

ID=51241505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310044553.2A Active CN103972154B (zh) 2013-02-01 2013-02-01 插塞的形成方法

Country Status (1)

Country Link
CN (1) CN103972154B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233131A (zh) * 2018-03-02 2019-09-13 中芯国际集成电路制造(上海)有限公司 金属插塞以及金属插塞的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721205A2 (en) * 1994-12-07 1996-07-10 Cypress Semiconductor Corporation Method of etching an oxide layer with simultaneous deposition of a polymer layer
EP0797242A2 (en) * 1996-03-19 1997-09-24 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
CN101207036A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN101246873A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 集成电路的结构
US20100022084A1 (en) * 2008-07-25 2010-01-28 Neng-Kuo Chen Method for Forming Interconnect Structures

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0721205A2 (en) * 1994-12-07 1996-07-10 Cypress Semiconductor Corporation Method of etching an oxide layer with simultaneous deposition of a polymer layer
EP0797242A2 (en) * 1996-03-19 1997-09-24 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
CN101207036A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 通孔刻蚀方法
CN101246873A (zh) * 2007-02-13 2008-08-20 台湾积体电路制造股份有限公司 集成电路的结构
US20100022084A1 (en) * 2008-07-25 2010-01-28 Neng-Kuo Chen Method for Forming Interconnect Structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233131A (zh) * 2018-03-02 2019-09-13 中芯国际集成电路制造(上海)有限公司 金属插塞以及金属插塞的形成方法
CN110233131B (zh) * 2018-03-02 2022-07-19 中芯国际集成电路制造(上海)有限公司 金属插塞以及金属插塞的形成方法

Also Published As

Publication number Publication date
CN103972154B (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
US9331171B2 (en) Manufacturing method for forming semiconductor structure
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US10134639B2 (en) Semiconductor structure having contact holes between sidewall spacers
KR101910129B1 (ko) 반도체 소자 및 그 형성 방법
CN106158725B (zh) 半导体结构的形成方法
KR101087880B1 (ko) 반도체 소자의 제조방법
CN102760700B (zh) 形成自对准接触物的方法及具有自对准接触物的集成电路
CN103633106B (zh) Cmos感光器件接触孔刻蚀方法及cmos感光器件制造方法
CN103972154A (zh) 插塞的形成方法
JP2010232408A (ja) 半導体装置及びその製造方法
CN104377160A (zh) 金属内连线结构及其工艺
CN114446931A (zh) 具有空气间隙的晶体管结构及其制作方法
CN102034734A (zh) 自对准金属互连线的制造方法
KR20090035145A (ko) 메모리 소자 및 그의 제조방법
US9349813B2 (en) Method for fabricating semiconductor device
CN112289861B (zh) 半导体结构及其制造方法
CN1979838A (zh) 内连线结构及其制造方法
CN102222617B (zh) 高密度沟槽式功率半导体结构的制造方法
CN101834157B (zh) 掩模板以及应用其进行浅沟道隔离结构制造的方法
KR100714286B1 (ko) 반도체 소자 및 그 제조방법
CN113690138A (zh) 半导体结构及半导体结构的形成方法
KR100745057B1 (ko) 반도체 소자의 제조 방법
CN114284203A (zh) 带有顶部圆角沟槽隔离结构的制造方法
TWI584433B (zh) 半導體結構及其製作方法
CN103378009B (zh) 制造金属氧化物半导体存储器的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant