CN103378009B - 制造金属氧化物半导体存储器的方法 - Google Patents

Abstract

本发明涉及一种制造金属氧化物半导体存储器的方法。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。形成第一氧化物层，使它填满沟槽和多个浮置栅极两两间的空间。将垫层移除。于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于ONO层上依序形成控制栅极材料层及栅极导体层。对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。如此，ONO层不沿着浮置栅极侧壁形成，所以没有栏状突出物的问题。

Description

制造金属氧化物半导体存储器的方法

技术领域

本发明涉及半导体技术，特别涉及一种存储器的制法。

背景技术

快闪非挥发性存储器适合于数据(data)和编码(code)的储存。堆栈栅极技术常应用于制造高密度非挥发性存储器阵列。然而，于现有的工艺中，由于先进行浮置栅极(floating gate)和助栅极(assistant gate)的蚀刻以便图形化为长条状，再沉积氧化物-氮化物-氧化物层(oxide-nitride-oxide layer，简称ONO层)，然后进行控制栅极(control gate)和控制栅极的制作和成形，因此，请参考图1，易于例如相邻的控制栅极14和助栅极10与控制栅极16的堆栈间的浅沟隔离结构(shallow trench isolation)18上出现由ONO层12形成的栏状突出物(fence)20。而邻接栏状突出物20的多晶硅残留物22会引起浮置栅极(未显示于图中)至邻近浮置栅极的短路(short)，这会降低存储器制造的良率。己知的解决方法是对栏状突出物20和多晶硅残留物22进行蚀刻而移除。蚀刻方法可有干蚀刻与湿蚀刻。干蚀刻例如为等向性(isotropic)的等离子蚀刻，由控制栅极14和控制栅极16的上方往下方蚀刻，这时容易使位于硅基底及ONO层12间的栅极氧化层于ONO层12被击穿后也随着被击穿，并且使得留在助栅极10上方的控制栅极16厚度不足。湿蚀刻例如为非等向性(anisotropic)的蚀刻液蚀刻，此时，位于助栅极10与控制栅极16间的ONO层12容易受到腐蚀。

所以，还需要一种新颖的制法以制造这种金属氧化物半导体存储器。

发明内容

有鉴于此，本发明提供一种制造金属氧化物半导体存储器的方法，其中并不会形成栏状突出物，因此不会发生如上述由栏状突出物所导致的短路情形。

根据本发明的一个优选实施例，本发明披露一种制造金属氧化物半导体存储器的方法。首先，提供半导体基底。半导体基底包括多个有源区(activearea)。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。然后，形成第一氧化物层，第一氧化物层填满沟槽和多个浮置栅极两两间的空间。将垫层移除。然后，于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于氧化物-氮化物-氧化物层上依序形成控制栅极材料层及栅极导体层。然后，对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。

于本发明的制法中，ONO层不必沿着浮置栅极的侧壁形成，因此在蚀刻栅极导体层、控制栅极材料层，以便形成多个控制栅极线及多个栅极导体线时，在半导体基底上不会有ONO层残留的栏状突出物的产生。因此，不会有因为ONO层栏状突出物存在而产生的短路风险。再者，不需要另外进行ONO层栏状突出物的移除步骤，所以不会有如现有技术因移除ONO层栏状突出物的步骤而损害其它组件使操作容许度(process window)受到影响的情形。

附图说明

图1的剖面示意图例示公知的有栏状突出物形成的情形。

图2的平面示意图显示一存储器阵列。

图3至图9的剖面示意图显示根据本发明的制造金属氧化物半导体存储器的方法的优选实施例。

其中，附图标记说明如下：

2            有源区              4         栅极导体线

6            隔离结构            12        ONO层

14、16       控制栅极            18        浅沟隔离结构

20            栏状突出物                22       多晶硅残留物

30            半导体基底                32       隧穿层

34            浮置栅极                  34a      浮置栅极材料层

34b           图形化的浮置栅极材料层    36、36a  垫层

38、38a       介电层                    40       光致抗蚀剂层

42、44、45    开口                      46       沟槽

48            浅沟隔离结构              48a      选择性氧化物层

48b           浮置栅极间的氧化层        50       氧化物层

52            下凹缺口                  54       ONO层

56            控制栅极线                56a      控制栅极材料层

58、58a       栅极导体线                60       硬掩模层

62            光致抗蚀剂层

具体实施方式

请参考图2至图9，显示本发明优选实施例的制造金属氧化物半导体存储器的方法。图2显示一金属氧化物半导体存储器阵列的平面示意图。有源区2与栅极导体线4交叉设置。有源区2外围环绕隔离结构6。控制栅极线(未显示于图中)位于栅极导体线4下方。浮置栅极(未显示于图中)位于有源区上和控制栅极线下方。图3至图8各显示金属氧化物半导体存储器阵列于制造步骤中沿着例如图2的AA’直线(平行于栅极导体线4的延伸方向)的部分剖面示意图。图9显示金属氧化物半导体存储器阵列于制造步骤中沿着例如图2的BB’直线(垂直于栅极导体线4的延伸方向，或是平行于有源区2的延伸方向)的部分剖面示意图。

首先，请参考图3，提供半导体基底30。半导体基底30可为例如硅晶片或硅基底。于半导体基底30上形成隧穿层32。隧穿层32可为例如氧化硅层。于隧穿层32上形成浮置栅极材料层34a。浮置栅极材料层34a可为例如多晶硅层。于浮置栅极材料层34a上形成垫层36a。垫层36a可为例如氮化硅层。垫层36a可做为化学机械研磨工艺的研磨停止层。于垫层36a上形成介电层38a。介电层38a可为例如硼硅玻璃(borosilicate glass，简称BSG)介电层。多晶硅层、氮化硅层、及BSG介电层可分别使用公知的方法例如化学气相沉积法或旋转涂布法制得。于介电层38a上形成光致抗蚀剂层40，并通过例如光蚀刻工艺将光致抗蚀剂层40图形化，形成开口42，供界定多个有源区使用。开口42露出位于光致抗蚀剂层40下方的介电层38a。以光致抗蚀剂层40做为掩模，经由开口42对介电层38a和垫层36a进行蚀刻，形成如图4所示的介电层38和垫层36，二者已经图形化。于介电层38和垫层36中形成有开口44，露出如图3显示的位于垫层36下方的浮置栅极材料层34a。移除光致抗蚀剂层40。

接着，使用介电层38做为蚀刻掩模，经由开口44对浮置栅极材料层34a和隧穿层32a进行蚀刻，形成图形化的浮置栅极材料层34b及图形化的隧穿层32。图形化的浮置栅极材料层34b及图形化的隧穿层32一起具有开口45。并且由开口44及开口45露出半导体基底30。

然后，请参考图5，仍使用如图4显示的介电层38做为蚀刻掩模，经由开口44和开口45对半导体基底30进行蚀刻，以于有源区外的半导体基底30形成沟槽46。被沟槽46围绕的多个半导体基底30区域为上述多个有源区。移除介电层38。获得如图5显示的剖面示意图。然后，形成另一光致抗蚀剂层，并通过例如光蚀刻工艺将它图形化，通过这个图形化的光致抗蚀剂层对图4显示的垫层和图形化的浮置栅极材料层34b进行蚀刻，将图形化的浮置栅极材料层34b再图形化，以形成多个浮置栅极34。

然后，形成氧化物层，使它填满沟槽和多个浮置栅极两两间的空间。例如，请参考图6，进行选择性氧化物沉积工艺，以于沟槽46和浮置栅极34两两间的空间(包括第三开口45)中填入氧化物，例如氧化硅，而形成选择性氧化物层48a。选择性氧化物层48a的上表面和浮置栅极34的上表面可具有大概相同的高度。然后，可进行例如高密度电浆化学气相沉积工艺于垫层36的侧壁和上表面和选择性氧化物层48a的上表面沉积氧化物层50，这样可以加速氧化物的填满。

然后，请参考图7，将垫层36移除，而连带移除部分的氧化物层50。选择性氧化物层48a与位于其上表面的氧化物层50合并做为浅沟隔离结构48。由于浅沟隔离结构48除了包括如图6显示的选择性氧化物层48a外，还包括氧化物50，因此可以具有高度比浮置栅极34略高的顶部。将垫层36移除而连带移除部分的氧化物层50的步骤，会使得浅沟隔离结构48(也就是剩余的氧化物层)与各浮置栅极34相邻处的顶部具有下凹缺口52。可透过例如化学机械研磨工艺将垫层36移剥除，并且连带剥除位于垫层36侧壁与上表面的部分氧化物层50，而形成下凹缺口52，这是进行化学机械研磨工艺后的自然的结果。

然后，请参考图8，于浮置栅极34及浮置栅极34间的氧化层(包括浅沟隔离结构48)上形成ONO层54。值得注意的是，由于浮置栅极34间的氧化层存在下凹缺口52，及比浮置栅极34略高的顶部，因此所得的ONO层54不是一个平坦的层，而是随着它下层的表面起伏而起伏。换句话说，ONO层54具有些微的阶梯状，而有些微的阶梯高度。但是和公知的ONO层于半导体基底沿着浮置闸极侧壁至浮置闸极的上表面如此形成而具有显然很大的阶梯高度不同。

然后，于ONO层54上形成控制栅极材料层56a。控制栅极材料层56a可为例如多晶硅层。然后，于控制栅极材料层56a上形成栅极导体层58a。栅极导体层58a可为例如硅化钨层。多晶硅层和硅化钨层可分别使用例如公知方法形成，例如使用化学气相沉积法形成。然后，将控制栅极材料层56a及栅极导体层58a和ONO层54一起图形化，以形成栅极导体线及控制栅极线的长条形状。可使栅极导体线及控制栅极线的延伸方向与有源区相交，例如大约垂直。例如于栅极导体层58a上形成硬掩模层60，及于硬掩模层60上形成光致抗蚀剂层62，使用光蚀刻工艺将光致抗蚀剂层62图形化，经由图形化的光致抗蚀剂层62对硬掩模层60蚀刻，使硬掩模层60图形化。移除光致抗蚀剂层62。然后，经由图形化的硬掩模层60对栅极导体层58a、控制栅极材料层56a蚀刻，可使用ONO层54或浮置栅极34间的氧化层48b做为蚀刻停止层，而将栅极导体层58a和控制栅极材料层56a分别图形化为如图9(沿着图2的BB’直线的部分剖面示意图)显示的多个栅极导体线58和多个控制栅极线56。移除硬掩模层60。图9显示使用浮置栅极34间的氧化层48b做为蚀刻停止层。

本发明优选实施例的制造金属氧化物半导体存储器的方法可为自对准(self-aligned)，并可应用于例如栈栅突崩注入型MOS存储器(stacked gateavalanche injection type MOS memory，简称SAMOS型存储器)的制造。

以上所述仅为本发明的优选实施例而己，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种制造金属氧化物半导体存储器的方法，其特征在于包括：

提供半导体基底，该半导体基底包括多个有源区；

于该半导体基底的该多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于该多个浮置栅极上的垫层、和围绕有源区的沟槽；

形成第一氧化物层，该第一氧化物层填满该沟槽和该多个浮置栅极两两间的空间，其中，该第一氧化物层包括一选择性氧化物层以及一第二氧化物层，该第二氧化物层沉积于该垫层的侧壁和上表面和该选择性氧化物层的上表面；

将该垫层移除，其中，于将该垫层移除时，连带移除部分的该第二氧化物层；

于该多个浮置栅极上和该第一氧化物层上形成氧化物-氮化物-氧化物层；

于该氧化物-氮化物-氧化物层上依序形成控制栅极材料层及栅极导体层；以及

对该栅极导体层、该控制栅极材料层、和该氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于该多个浮置栅极上形成和该多个有源区相交的多个栅极导体线和多个控制栅极线。

2.根据权利要求1所述的制造金属氧化物半导体存储器的方法，其特征在于：

将该垫层移除的步骤是通过化学机械研磨工艺将该垫层移除。

3.根据权利要求1所述的制造金属氧化物半导体存储器的方法，其特征在于：

对该栅极导体层、该控制栅极材料层、和该氧化物-氮化物-氧化物层通过该图形化的硬掩模进行蚀刻，是使用该氧化物-氮化物-氧化物层或该第一氧化物层做为蚀刻停止层。

4.根据权利要求1所述的制造金属氧化物半导体存储器的方法，其特征在于：

于该半导体基底的该多个有源区上形成该隧穿层、位于隧穿层上的该多个浮置栅极、位于该多个浮置栅极上的该垫层、和围绕该多个有源区的该沟槽的步骤包括：

于该半导体基底上依序形成该隧穿层、浮置栅极材料层、该垫层、及介电层；

于该介电层上形成第一图形化的光致抗蚀剂层，以供于该半导体基底界定该多个有源区，该第一图形化的光致抗蚀剂层包括第一开口，由该第一开口露出该介电层；

经由该第一开口对该介电层和该垫层进行蚀刻，形成第二开口，由该第二开口露出该浮置栅极材料层；

移除该第一图形化的光致抗蚀剂层；

经由该第二开口对该浮置栅极材料层和该隧穿层进行蚀刻，形成图形化的浮置栅极材料层及图形化的该隧穿层，该图形化的浮置栅极材料层及图形化的该隧穿层一起具有第三开口，并且由该第二开口及该第三开口露出该半导体基底；

经由该第二开口及该第三开口对该半导体基底进行蚀刻，以形成该沟槽；

移除该介电层；以及

形成第二图形化的光致抗蚀剂层，对该垫层和该图形化的浮置栅极材料层进行蚀刻，形成该多个浮置栅极。

5.根据权利要求1所述的制造金属氧化物半导体存储器的方法，其特征在于：

形成该第一氧化物层，该第一氧化物层填满该沟槽和该多个浮置栅极两两间的空间的步骤包括：

进行选择性氧化物沉积工艺，以于该沟槽及该多个浮置栅极两两间的空间形成该选择性氧化物层；以及

进行高密度电浆化学气相沉积工艺沉积该第二氧化物层。

6.根据权利要求5所述的制造金属氧化物半导体存储器的方法，其特征在于：

移除该部分的该第二氧化物层，使得与各该浮置栅极相邻处的剩余的该第一氧化物层的顶部具有下凹缺口。