KR100462175B1 - 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 - Google Patents
부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 Download PDFInfo
- Publication number
- KR100462175B1 KR100462175B1 KR10-2002-0007297A KR20020007297A KR100462175B1 KR 100462175 B1 KR100462175 B1 KR 100462175B1 KR 20020007297 A KR20020007297 A KR 20020007297A KR 100462175 B1 KR100462175 B1 KR 100462175B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- dielectric film
- pattern
- floating gate
- control gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 92
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052735 hafnium Inorganic materials 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 10
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 10
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 10
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 10
- -1 hafnium aluminate Chemical class 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 2
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 5
- 101100054773 Caenorhabditis elegans act-2 gene Proteins 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910021480 group 4 element Inorganic materials 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/905—Plural dram cells share common contact or common trench
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그 제조방법을 제공한다. 이 메모리 소자의 셀은, 반도체 기판의 소정영역에 서로 평행하게 배치되어 복수개의 활성영역을 한정하는 소자분리막들을 갖는다. 각 소자분리막들은 반도체 기판 상부에 돌출된 측벽들을 갖는다. 소자분리막들의 상부를 복수개의 워드라인들이 가로지른다. 각 활성영역들 및 각 워드라인들 사이에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극이 개재되어 있다. 부유게이트, 및 제어게이트 전극의 각 측벽들은 이웃한 소자분리막들에 자기정렬되어 있다. 이웃한 소자분리막들에 자기정렬된 부유게이트 및 제어게이트 전극은, 반도체 기판에 복수개의 활성영역을 한정하는 트렌치 소자분리막들과, 각 활성영역 상에 차례로 적층된 산화막 패턴, 부유게이트 패턴, 유전막 패턴 및 제어게이트 패턴을 형성하고, 소자분리막 및 제어게이트 패턴 상에 도전막을 형성하고, 도전막, 제어게이트 패턴, 유전막 패턴, 부유게이트 패턴 및 산화막 패턴을 차례로 패터닝하여 형성한다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로써, 더 구체적으로 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그 제조방법에 관한 것이다.
디램(DRAM)은 에스램(SRAM)과 같은 기억소자에 비하여 높은 집적도를 보이는 장점을 갖는다. 그러나, 디램은 기억 셀에 저장된 데이타가 소멸되는 것을 방지하기 위하여 주기적으로 리프레쉬 되어지는 것이 요구된다. 따라서, 대기 모드(stand-by mode)에서 조차도 전력소모가 증가한다. 이와는 반대로, 비휘발성 메모리 소자는 기억 셀들을 리프레쉬 시킬 필요가 없는 장점을 갖는다.
도 1은 종래기술에 따른 전형적인 비휘발성 메모리 소자인 플래시 메모리 소자의 셀을 나타낸 평면도이다.
도 2 및 도 3은 각각 도 1의 I-I' 및 Ⅱ-Ⅱ'를 따라 취해진 플래시 메모리 소자의 셀을 나타낸 단면도들이다.
도 1 내지 도 3을 참조하면, 반도체 기판의 소정영역에 소자분리막들(4)이 배치되어 복수개의 활성영역들(3)을 한정한다. 상기 소자분리막들(4)의 상부를 서로 평행한 워드라인들(14)이 가로지른다. 상기 각 워드라인들(14) 및 상기 각 활성영역들(3) 사이에 부유게이트(16)가 개재되어 있다. 상기 각 부유게이트들(16) 및 상기 각 활성영역들(3) 사이에 터널산화막(6)이 개재되고, 상기 부유게이트들(16) 및 상기 각 워드라인들(14) 사이에 게이트 층간유전막(12)이 개재되어 있다. 상기 소자분리막들(4)의 각각은 상기 반도체 기판 상부로 돌출되어 상기 반도체 기판 상부에 돌출된 측벽들을 갖는다.
종래의 비휘발성 메모리 소자에서, 상기 각 부유게이트들(16)은 인접한 소자분리막들(4) 사이에 배치된 하부 부유게이트(8)와, 상기 하부 부유게이트(8) 상부에 위치하며 상기 소자분리막(4)과 중첩된 부분을 갖는 상부 부유게이트(10)로 구성된다. 이에 따라서, 상기 상부 부유게이트(8)의 상부면 및 측벽들은 상기 게이트 층간유전막(12)에 의해 덮여진다. 통상적으로 상기 층간유전막(12)은 ONO막으로 형성된다. 이와 같이, 종래의 비휘발성 메모리 소자는 제한된 영역에서 부유게이트와 제어게이트 전극 사이에 개재되는 게이트 층간절연막의 표면적을 넓이기 위하여 높은 측벽을 갖는 상부 부유게이트(16)가 형성되어 있다. 이에 따라 커플링비를 증가시켜 기입 및 소거전압을 낮출 수는 있다. 그러나, 셀 어레이 영역과 주변회로 영역의 단차로 인하여 공정이 불안정해 질 수 있고, 상부 부유게이트를 형성하기 위한 추가공정이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 높은 커플링비를 유지하면서도 셀 어레이 영역과 주변회로 영역의 단차를 줄일 수 있는 비휘발성 메모리 소자 및 그 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 부유게이트 형성공정이 단순화된 비휘발성 메모리 소자 및 그 제조방법을 제공하는 데 있다.
도 1은 종래기술에 따른 전형적인 비휘발성 메모리 소자인 플래시 메모리 소자의 셀을 나타낸 평면도이다.
도 2 및 도 3은 각각 도 1의 I-I' 및 Ⅱ-Ⅱ'를 따라 취해진 플래시 메모리 소자의 셀을 나타낸 단면도들이다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 셀의 일부분을 나타낸 사시도이다.
도 5a 및 도 9a는 도 4a의 Ⅲ-Ⅲ'를 따라 취해진 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 셀의 제조방법을 설명하기 위한 공정단면도들이다.
도 5b 및 도 9b는 도 4a의 Ⅳ-Ⅳ'를 따라 취해진 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 셀의 제조방법을 설명하기 위한 공정단면도들이다.
도 10 및 도 11은 각각 본 발명에 따른 비휘발성 메모리 소자의 셀 어레이의 일부분을 나타낸 평면도이다.
상기 기술적 과제들을 해결하기 위하여 본 발명은 고유전막의 게이트 층간유전막을 갖는 비휘발성 메모리 소자의 셀 및 그 제조방법을 제공한다.
이 메모리 소자의 셀은, 반도체 기판의 소정영역에 서로 평행하게 배치되어 복수개의 활성영역을 한정하는 소자분리막들을 포함한다. 상기 각 소자분리막들은 상기 반도체 기판 상부에 돌출된 측벽들을 갖는다. 상기 소자분리막들의 상부를 복수개의 워드라인들이 가로지른다. 상기 각 활성영역들 및 상기 각 워드라인들 사이에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극이 개재되어 있다. 본 발명에서, 상기 차례로 적층된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극의 각 측벽들은 상기 워드라인과 평행하게 절단된 단면으로 보여질 때, 이웃한 소자분리막들에 자기정렬되어 있다.
상기 기술적 과제들을 달성하기 위하여 본 발명의 비휘발성 메모리 소자의 셀의 제조방법은, 반도체 기판에 복수개의 활성영역들을 한정하는 트렌치를 형성함과 동시에 상기 각 활성영역 상에 산화막 패턴, 부유게이트 패턴, 유전막 패턴, 제어게이트 패턴 및 하드마스크 패턴이 차례로 적층된 적층패턴을 형성하는 것을 포함한다. 상기 적층패턴들 사이의 트렌치 내부 및 상기 적층패턴들 사이의 영역을 채우는 소자분리막을 형성한다. 상기 하드마스크 패턴을 제거하고, 상기 소자분리막들 및 상기 제어게이트 패턴들 상부를 덮는 도전막을 형성한다. 마지막으로, 상기 도전막, 상기 제어게이트 패턴, 상기 유전막 패턴, 상기 부유게이트 패턴 및 상기 산화막 패턴을 차례로 패터닝하여 상기 소자분리막들의 상부를 가로지르는 서로 평행한 워드라인들을 형성하고, 상기 각 활성영역들과 상기 각 워드라인들 사이에 차례로 적층되어 개재된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극을 형성한다.
구체적으로 상기 트렌치들은, 반도체 기판 상에 산화막, 부유게이트막, 유전막 및 제어게이트막 및 하드마스크막을 차례로 형성하고, 상기 하드마스크막, 상기 제어게이트막, 상기 유전막, 상기 부유게이트막, 상기 산화막 및 상기 반도체 기판을 순차적으로 패터닝하여 형성한다. 그 결과, 상기 트렌치들 사이의 활성영역 상에 산화막 패턴, 부유게이트 패턴, 유전막 패턴, 제어게이트 패턴 및 하드마스크 패턴이 차례로 적층된 적층패턴이 형성된다.
상술한 것과 같이 종래의 비휘발성 메모리 소자의 셀은 소자분리막을 형성한 후 높은 측벽을 갖는 상부 부유게이트 패턴을 형성하지만, 이에 반해 본 발명에 따른 비휘발성 메모리 소자는 상기 트렌치를 형성함과 동시에 상기 활성영역 상에 부유게이트 패턴 및 제어게이트 패턴을 형성함으로써 공정을 단순화시킬 수 있고, 주변회로와의 단차를 줄일 수 있다.
본 발명에서 상기 게이트 층간유전막은 메모리 소자의 셀의 커플링비를 향상시키기 위하여 멘델레예프 주기율표(Mendeleef Periodic Table)의 Ⅲ족 또는 ⅤB족에 위치하는 원소들의 금속산화물 또는 상기 금속산화물에 Ⅳ족 원소가 도우핑된 고유전물질로써 형성할 수 있다. 예컨대, 상기 게이트 층간유전막은 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5), 오산화 바나듐(V2O5)으로 형성하거나, 알루미늄산 하프늄(hafnium aluminate) 및 규산 하프늄(hafnium silicate) 중에서 선택된 고유전막으로 형성할 수 있다. 이밖에, 산화알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5) 및 오산화 바나듐(V2O5) 중에서 하나에 지르코늄, 실리콘, 티타늄 또는 하프늄이 더 도우핑시켜 형성할 수도 있다. 더 나아가서, 상기 게이트 층간유전막은 실리콘 산화막과 상기 열거된 고유전막 중 선택된 하나를 차례로 적층되거나, 실리콘 산화막, 고유전막 및 실리콘 산화막을 차례로 적층될 수도 있다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하도록 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본 발명의 실시예에 따른 비휘발성 메모리 소자의 셀의 일부분을 나타낸 사시도이다.
도 4를 참조하면, 본 발명에 따른 비휘발성 메모리 소자의 셀은 반도체 기판(50)의 소정영역에 배치되어 복수개의 활성영역(59)을 한정하는 소자분리막들(64)을 포함한다. 상기 소자분리막들(64)의 상부를 복수개의 워드라인들(68w)이 서로 평행하게 가로지른다. 상기 각 활성영역들(59)과 상기 각 워드라인들(68w) 사이에 터널산화막(52t), 부유게이트(54f), 게이트 층간유전막(56d) 및 제어게이트 전극(58c)이 차례로 적층되어 있다. 상기 각 소자분리막들(64)은 상기 반도체 기판의 상부로 돌출된 측벽들을 갖는다. 차례로 적층된 상기 터널산화막(52t), 상기 부유게이트(54f), 상기 게이트 층간유전막(56d) 및 상기 제어게이트 전극(58c)은 인접한 소자분리막들(64)의 돌출된 측벽들 사이에 배치된다. 다시 말해서, 상기 소자분리막들(64)의 돌출된 높이는 적어도, 차례로 적층된 상기 터널산화막(52t), 상기 부유게이트(54f), 상기 게이트 층간유전막(56d) 및 상기 제어게이트 전극(58c)들의 높이의 합보다 크다.
상기 각 부유게이트들(54f) 및 상기 각 제어게이트 전극(58c)은 폴리실리콘으로 형성되고, 상기 워드라인은 폴리실리콘 또는 메탈 폴리사이드로 형성될 수 있다. 또한, 상기 게이트 층간유전막(56d)은 멘델레예프 주기율표(Mendeleef Periodic Table)의 Ⅲ족 또는 ⅤB족에 위치하는 원소들의 금속산화물 또는 상기 금속산화물에 Ⅳ족 원소가 도우핑된 고유전물질로 형성될 수 있다. 예컨대, 상기 게이트 층간유전막은 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5), 오산화 바나듐(V2O5)으로 형성되거나, 알루미늄산 하프늄(hafnium aluminate) 및 규산 하프늄(hafnium silicate) 중에서 선택된 고유전막으로 형성될 수 있고, 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5) 및 오산화 바나듐(V2O5) 중에서 하나에 지르코늄(Zr), 실리콘(Si), 티타늄(Ti) 또는 하프늄(Hf)이 더 도우핑된 것일 수도 있다. 더 나아가서, 상기 게이트 층간유전막은 실리콘 산화막 및 고유전막이 차례로 적층되거나, 실리콘 산화막, 고유전막 및 실리콘 산화막이 차례로 적층된 것일 수도 있다.
도 5a 및 도 9a는 도 4의 Ⅲ-Ⅲ'를 따라 취해진 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 셀의 제조방법을 설명하기 위한 공정단면도들이다.
도 5b 및 도 9b는 도 4의 Ⅳ-Ⅳ'를 따라 취해진 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 셀의 제조방법을 설명하기 위한 공정단면도들이다.
도 5a 및 도 5b를 참조하면, 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 셀의 제조방법은 반도체 기판(50) 상에 산화막(52), 부유게이트막(54), 유전막(56), 제어게이트막(58) 및 하드마스크막(60)을 차례로 형성하는 것을 포함한다. 상기 부유게이트막(54) 및 상기 제어게이트막(58)은 폴리실리콘으로 형성하는 것이 바람직하고, 상기 하드마스크막(60)은 실리콘질화막으로 형성하는 것이 바람직하다.
상기 유전막(56)은 실리콘질화막보다 유전상수가 큰 물질인 멘델레예프 주기율표(Mendeleef Periodic Table)의 Ⅲ족 또는 ⅤB족에 위치하는 원소들의 금속산화물 또는 상기 금속산화물에 Ⅳ족 원소가 도우핑된 고유전막을 적어도 한층 포함하여 형성할 수 있다. 예컨대, 상기 고유전막은 산화 알미늄(Al2O3), 산화이트륨(Y2O3), 오산화 탄탈륨(Ta2O5), 오산화 바나듐(V2O5), 알루미늄산 하프늄(hafnium aluminate) 및 규산 하프늄(hafnium silicate) 중 하나로 형성하거나, 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5) 및 오산화 바나듐(V2O5) 중에서 하나에 지르코늄, 실리콘, 티타늄 또는 하프늄을 더 도우핑하여 형성할 수 있다. 또한, 상기 유전막(56)은 실리콘산화막 및 상기 고유전막을 차례로 적층하여 형성하거나, 실리콘산화막, 상기 고유전막 및 실리콘산화막을 차례로 적층하여 형성할 수도 있다.
도 6a 및 도 6b를 참조하면, 상기 하드마스크막(60), 상기 제어게이트막(58), 상기 유전막(56), 상기 부유게이트막(54), 상기 산화막(52) 및 상기 반도체 기판(50)을 차례로 패터닝하여 상기 반도체 기판(50)에 복수개의 활성영역(59)을 한정하는 트렌치들(61)을 형성한다. 그 결과, 상기 활성영역(59) 상에 산화막 패턴(52a), 부유게이트 패턴(54a), 유전막 패턴(56a), 제어게이트 패턴(58a) 및 하드마스크 패턴(60a)이 차례로 적층된 적층패턴(62)이 형성된다.
도 7a 및 도 7b를 참조하면, 상기 적층패턴들(62) 상부에 상기 각 트렌치들(61)의 내부 및 상기 적층패턴들(62) 사이의 영역을 채우는 절연막을 형성하고, 화학적 기계적 연마공정을 사용하여 상기 절연막을 연마하여 상기 하드마스크 패턴들(도 6의 60a)을 노출시킨다. 이어서, 상기 하드마스크 패턴들(도 6의 60a)을 제거하여 상기 제어게이트 패턴들(58a)을 노출시킨다. 그 결과, 상기 트렌치(61) 내에 채워진 소자분리막들(64)이 형성된다. 상기 각 소자분리막들(64)은 상기 반도체 기판(50) 상부로 돌출된 측벽들을 가진다. 차례로 적층된 상기 산화막 패턴(52a), 상기 부유게이트 패턴(54a), 상기 유전막 패턴(56a) 및 상기 제어게이트 패턴(58a)들은 상기 소자분리막 패턴들(64)에 자기정렬된 측벽들을 갖는다. 이 때, 상기 돌출된 소자분리막의 측벽의 높이는 상기 산화막 패턴(52a), 상기 부유게이트 패턴(54a), 상기 유전막 패턴(56a) 및 상기 제어게이트 패턴(58a)의 높이의 합보다 크다. 즉, 상기 부유게이트 패턴(54a) 및 상기 제어게이트 패턴(58a)은 상기 소자분리막들(64) 사이의 영역에만 존재한다.
도 8a 및 도 8b를 참조하면, 상기 소자분리막들(64) 및 상기 제어게이트 패턴들(58a)의 상부에 도전막(68)을 형성한다. 상기 도전막(68)은 폴리실리콘막 또는 메탈 폴리사이드막으로 형성하는 것이 바람직하다.
도 9a 및 도 9b를 참조하면, 상기 도전막(68), 상기 제어게이트 패턴(58a), 상기 유전막 패턴(56a), 상기 부유게이트 패턴(54a)을 차례로 패터닝하여 상기 소자분리막들(64) 상부를 가로지르는 워드라인(68w)을 형성한다. 상기 각 활성영역들(59) 및 상기 제어게이트 전극(58c) 사이에 차례로 적층된 터널산화막(52t), 부유게이트(54f), 게이트 층간유전막(56d) 및 제어게이트 전극(58c)이 형성된다. 도시된 것과 같이, 상기 터널산화막(52t), 상기 부유게이트(54f), 상기 게이트 층간유전막(56d) 및 상기 제어게이트 전극(58c)은 상기 반도체 기판 상부로 돌출된 상기 소자분리막들(64)의 사이에 개재된다. 다시 말해서, 상기 워드라인과 평행한 단면으로 보여질 때, 상기 터널산화막(52t), 상기 부유게이트(54f), 상기 게이트 층간유전막(56d) 및 상기 제어게이트 전극(58c)의측벽들은 인접한 소자분리막(64)에 자기정렬되어 있다.
도 10 및 도 11은 각각 본 발명에 따른 비휘발성 메모리 소자의 셀 어레이의 일부분을 나타낸 평면도이다.
도 10 및 도 11에서 보여지는 것과 같이, 비휘발성 메모리 소자의 셀은 NOR형 셀 어레이(NOR type cell array)를 구성하거나, NAND형 셀 어레이(NAND type cell array)를 구성한다.
도 10을 참조하면, NOR형 셀 어레이는 반도체 기판에 복수개의 평행한 제1 활성영역들(Act1)이 배치된다. 상기 제1 활성영역(Act1)을 가로질러 복수개의 제2 활성영역들(Act2)이 배치된다. 상기 제1 활성영역들(Act1) 및 상기 제2 활성영역들(Act2) 사이의 영역들 각각에 소자분리막(Fox)이 배치된다. 상기 제2 활성영역들(Act2) 사이에 상기 제1 활성영역들(Act1)을 가로지르는 한쌍의 워드라인들(WL)이 배치된다. 상기 제2 활성영역들(Act2)은 공통소오스 영역에 해당하고, 상기 워드라인들(WL) 사이의 각 제1 활성영역들(Act1)은 드레인 영역에 해당한다. 도시되지는 않았지만, 상기 반도체 기판 전면은 층간절연막에 의해 덮여진다. 상기 층간절연막 상부에 상기 제1 활성영역들(Act1)과 평행하게 비트라인들(BL)이 배치되고, 상기 각 비트라인들(BL)은 그 하부의 드레인 영역들에 비트라인 플러그(DC)에 통하여 접속된다. 상기 각 제1 활성영역들(Act) 및 상기 각 워드라인들(WL) 사이에 부유게이트(F)가 개재된다. 상기 제1 활성영역들(Act) 및 상기 부유게이트(F) 사이에 터널산화막(도시안함)이 개재되고, 상기 부유게이트(F)와 상기 워드라인(WL) 사이에 게이트 층간유전막(도시안함) 및 제어게이트 전극(도시 안함)이 적층된다. 상기 터널산화막, 상기 부유게이트(F), 상기 게이트 층간절연막, 상기 제어게이트 전극은 도 9a 및 도 9b를 참조하여 상술한 것과 같이 소자분리막들 사이에 차례로 적층된다.
NOR형 셀 어레이에서, 상기 제2 활성영역들(Act2)은 상기 제1 활성영역들(Act1)과 동시에 형성하거나, 상기 워드라인들(WL)을 형성한 후, 상기 제1 활성영역들(Act1) 사이의 소자분리막들을 제거하여 형성할 수 있다.
도 11을 참조하면, NAND형 셀 어레이는 반도체 기판에 소자분리막(Fox)이 배치되어 복수개의 평행한 활성영역들(Act)을 한정한다. 상기 활성영역들(Act)을 가로질러 공통 소오스 라인(CSL)이 배치되고, 상기 각 활성영역들(Act)에 비트라인 플러그(DC)가 접속된다. 상기 비트라인 플러그들(DC)은 상기 활성영역들(Act)을 가로지르는 방향으로 일렬로 배열되어 있다. 상기 공통 소오스 라인(CSL)과 상기 비트라인 플러그들(DC) 사이에 접지 선택 라인(GSL) 및 스트링 선택 라인(SSL)이 배치된다. 상기 접지 선택 라인(GSL) 및 상기 스트링 선택 라인(SSL)은 상기 공통 소오스 라인(CSL)과 나란하게 상기 활성영역들(Act)의 상부를 가로지른다. 상기 접지 선택 라인(GSL) 및 상기 스트링 선택 라인(SSL) 사이에 복수개의 워드라인들(WL)이 배치된다. 상기 각 활성영역들(Act) 및 상기 각 워드라인들(WL) 사이에 부유게이트(F)가 개재된다. 상기 공통 소오스 라인(CSL)은 그 하부의 활성영역들 각각에 접속된다.
상술한 것과 같이 본 발명에 따르면, 셀 어레이 영역과 주변회로 영역의 높이 차이를 줄임으로써 공정을 안정화시킬 수 있다. 아울러, 부유게이트의 높이를 낮춤으로써 기생커패시턴스를 낮출 수 있다.
Claims (14)
- 반도체 기판의 소정영역에 서로 평행하게 배치되어 복수개의 활성영역을 한정하되, 상기 반도체 기판 상부에 돌출된 측벽들을 갖는 소자분리막들;상기 소자분리막들의 상부를 가로지르는 복수개의 워드라인들; 및상기 각 활성영역들 및 상기 각 워드라인들 사이에 차례로 적층되어 개재된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극을 포함하되,상기 게이트 층간유전막은 실리콘질화막보다 유전상수가 큰 고유전막을 적어도 하나 포함하고, 상기 차례로 적층된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극의 각 측벽들은 상기 워드라인과 평행한 단면으로 보여질 때, 이웃한 소자분리막들에 자기정렬된 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 제1 항에 있어서,상기 고유전막은 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5), 오산화 바나듐(V2O5), 알루미늄산 하프늄(hafnium aluminate) 및 규산 하프늄(hafnium silicate) 중에서 선택된 고유전막인 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 제1 항에 있어서,상기 고유전막은 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5) 및 오산화 바나듐(V2O5) 중에서 하나에 지르코늄(Zr), 실리콘(Si), 티타늄(Ti) 또는 하프늄(Hf)이 더 도우핑된 물질인 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 제1 항에 있어서,상기 게이트 층간유전막은,상기 고유전막;및상기 고유전막 및 상기 부유게이트 사이에 개재된 실리콘 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 제1 항에 있어서,상기 게이트 층간유전막은,상기 고유전막;및상기 고유전막 및 상기 제어게이트 전극 사이에 개재된 실리콘 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 제1 항에 있어서,상기 게이트 층간유전막은,상기 고유전막;상기 고유전막 및 상기 제어게이트 전극 사이에 개재된 실리콘 산화막;및상기 고유전막 및 상기 부유게이트 사이에 개재된 실리콘 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 셀.
- 반도체 기판에 복수개의 활성영역을 한정하는 트렌치들을 형성함과 동시에 상기 각 활성영역 상에 산화막 패턴, 부유게이트 패턴, 유전막 패턴, 제어게이트 패턴 및 하드마스크 패턴이 차례로 적층된 적층패턴을 형성하는 단계;상기 적층패턴들 사이 및 이들 사이의 상기 트렌치 내부를 채우는 소자분리막들을 형성하는 단계;상기 하드마스크 패턴을 제거하는 단계;상기 소자분리막들 및 상기 제어게이트 패턴들 상부를 덮는 도전막을 형성하는 단계; 및상기 도전막, 상기 제어게이트 패턴, 상기 유전막 패턴, 상기 부유게이트 패턴 및 상기 산화막 패턴을 차례로 패터닝하여 상기 소자분리막들의 상부를 가로지르는 서로 평행한 워드라인들 및, 상기 각 활성영역들과 상기 각 워드라인들 사이에 차례로 적층된 터널산화막, 부유게이트, 게이트 층간유전막 및 제어게이트 전극을 형성하는 단계를 포함하는 비휘발성 메모리 소자 셀의 제조방법.
- 제7 항에 있어서,상기 트렌치들 및 상기 적층패턴들을 형성하는 단계는,반도체 기판 상에 산화막, 부유게이트막, 유전막 및 제어게이트막 및 하드마스크막을 차례로 형성하되, 상기 유전막은 실리콘질화막보다 유전상수가 큰 고유전막을 적어도 한층 포함하도록 형성하는 단계;및상기 하드마스크막, 상기 제어게이트막, 상기 유전막, 상기 부유게이트막, 상기 산화막 및 상기 반도체 기판을 순차적으로 패터닝하여 복수개의 활성영역들을 한정하는 트렌치들을 형성함과 동시에, 상기 각 활성영역 상에 차례로 적층된 산화막 패턴, 부유게이트 패턴, 유전막 패턴, 제어게이트 패턴 및 하드마스크 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 고유전막은, 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5), 오산화 바나듐(V2O5), 알루미늄산 하프늄(hafnium aluminate) 및 규산 하프늄(hafnium silicate) 중에서 선택된 하나로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 고유전막은, 산화 알미늄(Al2O3), 산화 이트륨(Y2O3), 오산화 탄탈륨(Ta2O5) 및 오산화 바나듐(V2O5) 중에서 선택된 하나에 지르코늄, 실리콘, 티타늄 또는 하프늄을 도우핑하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 유전막은하부 실리콘산화막 및 상기 고유전막을 차례로 적층하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 유전막은상기 부유게이트막 상에 실리콘산화막 및 고유전막을 차례로 적층하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 유전막은상기 부유게이트막 상에 고유전막 및 실리콘산화막을 차례로 적층하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자 셀의 제조방법.
- 제8 항에 있어서,상기 유전막은,상기 부유게이트막 상에 실리콘산화막, 고유전막 및 실리콘산화막을 차례로 적층하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0007297A KR100462175B1 (ko) | 2002-02-08 | 2002-02-08 | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 |
| US10/346,957 US6903406B2 (en) | 2002-02-08 | 2003-01-17 | Cells of nonvolatile memory device with high inter-layer dielectric constant |
| US10/788,002 US7122426B2 (en) | 2002-02-08 | 2004-02-25 | Method of fabricating cell of nonvolatile memory device with floating gate |
| US11/530,827 US7449763B2 (en) | 2002-02-08 | 2006-09-11 | Method of fabricating cell of nonvolatile memory device with floating gate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0007297A KR100462175B1 (ko) | 2002-02-08 | 2002-02-08 | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030067824A KR20030067824A (ko) | 2003-08-19 |
| KR100462175B1 true KR100462175B1 (ko) | 2004-12-16 |
Family
ID=27656419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0007297A KR100462175B1 (ko) | 2002-02-08 | 2002-02-08 | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6903406B2 (ko) |
| KR (1) | KR100462175B1 (ko) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040011016A (ko) * | 2002-07-26 | 2004-02-05 | 동부전자 주식회사 | 알에프 반도체소자 제조방법 |
| KR100500456B1 (ko) * | 2003-08-13 | 2005-07-18 | 삼성전자주식회사 | 플래쉬 메모리 소자의 제조방법 및 그에 의해 제조된플래쉬 메모리 소자 |
| JP3998622B2 (ja) | 2003-09-30 | 2007-10-31 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| KR100858744B1 (ko) * | 2004-01-21 | 2008-09-17 | 샌디스크 코포레이션 | 고 유전상수 물질과 게이트간 프로그래밍을 사용하는비휘발성 메모리 셀 |
| KR20050078109A (ko) * | 2004-01-30 | 2005-08-04 | 실리콘허브주식회사 | 플래시 메모리 셀 및 그 제조방법 |
| US7102191B2 (en) * | 2004-03-24 | 2006-09-05 | Micron Technologies, Inc. | Memory device with high dielectric constant gate dielectrics and metal floating gates |
| KR100653690B1 (ko) * | 2004-06-25 | 2006-12-04 | 삼성전자주식회사 | 플래시 메모리 소자 및 그의 제조 방법 |
| KR100647482B1 (ko) * | 2004-09-16 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100629270B1 (ko) * | 2005-02-23 | 2006-09-29 | 삼성전자주식회사 | 낸드형 플래시 메모리 소자 및 그 제조방법 |
| KR100684198B1 (ko) * | 2005-09-16 | 2007-02-20 | 삼성전자주식회사 | 소스 스트래핑 라인이 구비된 반도체 장치 |
| JP2007096151A (ja) * | 2005-09-30 | 2007-04-12 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US20070200149A1 (en) * | 2006-02-28 | 2007-08-30 | Veronika Polei | Semiconductor device and method of production |
| KR100927751B1 (ko) * | 2006-03-16 | 2009-11-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100771541B1 (ko) * | 2006-05-04 | 2007-10-30 | 주식회사 하이닉스반도체 | 하이-케이 유전막을 게이트간 절연막으로 사용하는 플래시메모리소자의 제조방법 |
| US7977190B2 (en) | 2006-06-21 | 2011-07-12 | Micron Technology, Inc. | Memory devices having reduced interference between floating gates and methods of fabricating such devices |
| KR100803663B1 (ko) * | 2006-06-29 | 2008-02-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| JP2008047729A (ja) * | 2006-08-17 | 2008-02-28 | Toshiba Corp | 半導体記憶装置 |
| US7645670B2 (en) * | 2006-09-29 | 2010-01-12 | Hynix Semiconductor Inc. | Method for fabricating nonvolatile memory device |
| JP2008140913A (ja) * | 2006-11-30 | 2008-06-19 | Toshiba Corp | 半導体装置 |
| US8120091B2 (en) * | 2007-05-29 | 2012-02-21 | Samsung Electronics Co., Ltd. | Non-volatile memory devices including a floating gate and methods of manufacturing the same |
| KR100937818B1 (ko) | 2007-08-20 | 2010-01-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조 방법 |
| KR101426845B1 (ko) * | 2007-12-05 | 2014-08-14 | 삼성전자주식회사 | 공통 소스를 포함하는 비휘발성 기억 소자 |
| KR20090119310A (ko) * | 2008-05-16 | 2009-11-19 | 삼성전자주식회사 | 플래쉬 메모리 소자 및 그 제조방법 |
| KR20110101967A (ko) * | 2010-03-10 | 2011-09-16 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| CN103378009B (zh) * | 2012-04-27 | 2015-07-29 | 南亚科技股份有限公司 | 制造金属氧化物半导体存储器的方法 |
| CN104004322B (zh) * | 2014-06-11 | 2016-08-24 | 长春徳联化工有限公司 | 补强贴片材料及其制备方法 |
| TWI559456B (zh) * | 2015-06-08 | 2016-11-21 | 力晶科技股份有限公司 | 浮置閘極與非揮發性記憶胞的製造方法 |
| CN111968982B (zh) * | 2020-10-20 | 2021-01-01 | 晶芯成(北京)科技有限公司 | Nor闪存结构及其制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198778A (ja) * | 1992-01-23 | 1993-08-06 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH08172174A (ja) * | 1994-12-20 | 1996-07-02 | Sony Corp | 不揮発性半導体記憶装置とその製造方法 |
| KR19990018367A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 불휘발성 메모리 장치 및 그 제조방법 |
| KR20010064596A (ko) * | 1999-12-29 | 2001-07-09 | 윤종용 | 플래시 메모리 장치의 필드 절연막 형성 방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
| KR20010065670A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 플레쉬 메모리 소자의 제조방법 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2603128B1 (fr) * | 1986-08-21 | 1988-11-10 | Commissariat Energie Atomique | Cellule de memoire eprom et son procede de fabrication |
| US5208179A (en) * | 1989-12-29 | 1993-05-04 | Nec Corporation | Method of fabricating programmable read only memory device having trench isolation structure |
| US5268320A (en) * | 1990-12-26 | 1993-12-07 | Intel Corporation | Method of increasing the accuracy of an analog circuit employing floating gate memory devices |
| US5278438A (en) * | 1991-12-19 | 1994-01-11 | North American Philips Corporation | Electrically erasable and programmable read-only memory with source and drain regions along sidewalls of a trench structure |
| US6034393A (en) * | 1997-06-16 | 2000-03-07 | Mitsubishi Denki Kabushiki Kaisha | Nonvolatile semiconductor memory device using trench isolation and manufacturing method thereof |
| US5886368A (en) * | 1997-07-29 | 1999-03-23 | Micron Technology, Inc. | Transistor with silicon oxycarbide gate and methods of fabrication and use |
| US5843820A (en) * | 1997-09-29 | 1998-12-01 | Vanguard International Semiconductor Corporation | Method of fabricating a new dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor |
| US5998264A (en) * | 1998-03-06 | 1999-12-07 | Wu; Shye-Lin | Method of forming high density flash memories with MIM structure |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TW407381B (en) * | 1999-03-01 | 2000-10-01 | United Microelectronics Corp | Manufacture of the flash memory cell |
| JP2000337234A (ja) | 1999-05-27 | 2000-12-05 | Mitsubishi Electric Corp | スタータ |
| JP2001154833A (ja) * | 1999-11-30 | 2001-06-08 | Mitsubishi Electric Corp | ナビゲーション装置およびその生成装置 |
| JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2001196476A (ja) * | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6444592B1 (en) * | 2000-06-20 | 2002-09-03 | International Business Machines Corporation | Interfacial oxidation process for high-k gate dielectric process integration |
| KR100339890B1 (ko) * | 2000-08-02 | 2002-06-10 | 윤종용 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
| KR100350810B1 (ko) * | 2000-09-21 | 2002-09-05 | 삼성전자 주식회사 | 트렌치 소자 분리형 반도체 장치 및 그 형성방법 |
| US6921947B2 (en) * | 2000-12-15 | 2005-07-26 | Renesas Technology Corp. | Semiconductor device having recessed isolation insulation film |
| JP3966707B2 (ja) * | 2001-02-06 | 2007-08-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6441421B1 (en) * | 2001-05-17 | 2002-08-27 | International Business Machines Corporation | High dielectric constant materials forming components of DRAM storage cells |
| KR20020091982A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법 |
| KR100423907B1 (ko) * | 2001-06-14 | 2004-03-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US6680230B2 (en) * | 2001-07-25 | 2004-01-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| KR20010106386A (ko) | 2001-11-07 | 2001-11-29 | 김영환 | 레져용 아이스박스 |
| US6674138B1 (en) * | 2001-12-31 | 2004-01-06 | Advanced Micro Devices, Inc. | Use of high-k dielectric materials in modified ONO structure for semiconductor devices |
| JP4064732B2 (ja) * | 2002-06-11 | 2008-03-19 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR100487532B1 (ko) * | 2002-07-29 | 2005-05-03 | 삼성전자주식회사 | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 |
-
2002
- 2002-02-08 KR KR10-2002-0007297A patent/KR100462175B1/ko active IP Right Grant
-
2003
- 2003-01-17 US US10/346,957 patent/US6903406B2/en not_active Expired - Lifetime
-
2004
- 2004-02-25 US US10/788,002 patent/US7122426B2/en not_active Expired - Lifetime
-
2006
- 2006-09-11 US US11/530,827 patent/US7449763B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198778A (ja) * | 1992-01-23 | 1993-08-06 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JPH08172174A (ja) * | 1994-12-20 | 1996-07-02 | Sony Corp | 不揮発性半導体記憶装置とその製造方法 |
| KR19990018367A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 불휘발성 메모리 장치 및 그 제조방법 |
| KR20010064596A (ko) * | 1999-12-29 | 2001-07-09 | 윤종용 | 플래시 메모리 장치의 필드 절연막 형성 방법 |
| KR20010065670A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 플레쉬 메모리 소자의 제조방법 |
| KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6903406B2 (en) | 2005-06-07 |
| KR20030067824A (ko) | 2003-08-19 |
| US7122426B2 (en) | 2006-10-17 |
| US20040166633A1 (en) | 2004-08-26 |
| US20030151084A1 (en) | 2003-08-14 |
| US7449763B2 (en) | 2008-11-11 |
| US20070029603A1 (en) | 2007-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100462175B1 (ko) | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 | |
| US11903206B2 (en) | Three-dimensional semiconductor device | |
| US7592665B2 (en) | Non-volatile memory devices having floating gates | |
| KR100504691B1 (ko) | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 | |
| US7384843B2 (en) | Method of fabricating flash memory device including control gate extensions | |
| KR101088061B1 (ko) | 플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법 | |
| CN100492646C (zh) | 包括柱子图形的闪速存储器件及其制造方法 | |
| KR100745609B1 (ko) | 비휘발성 메모리 및 그 형성 방법 | |
| KR100706249B1 (ko) | 핀형 활성영역이 구비된 비휘발성 기억 장치 및 그제조방법 | |
| JP2001203285A (ja) | 半導体素子及びその製造方法 | |
| JP2007294595A (ja) | 不揮発性半導体メモリ | |
| KR100391984B1 (ko) | 다층 터널접합층 패턴을 갖는 반도체 기억소자 및 그제조방법 | |
| US20120205805A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004274062A (ja) | 選択トランジスタを有するｅｅｐｒｏｍ及びその製造方法 | |
| US11094709B2 (en) | Method of manufacturing semiconductor device | |
| US7419869B2 (en) | Semiconductor device and a method for manufacturing the same | |
| KR100471183B1 (ko) | 오프 세트 트랜지스터를 갖는 반도체 기억소자 및 그제조방법 | |
| KR101458957B1 (ko) | 선택 트랜지스터 및 그의 제조 방법 | |
| KR20220114743A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JPH0214582A (ja) | 半導体記憶装置 | |
| JP2002261174A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20230133144A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20040040691A (ko) | 계단형 수직 트랜지스터를 갖는 반도체 기억소자 및 그제조방법 | |
| KR20080034276A (ko) | 플래시 메모리 셀 및 그 제조방법 | |
| KR20100059423A (ko) | 플래쉬 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 10 |