JP2007096151A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007096151A JP2007096151A JP2005285791A JP2005285791A JP2007096151A JP 2007096151 A JP2007096151 A JP 2007096151A JP 2005285791 A JP2005285791 A JP 2005285791A JP 2005285791 A JP2005285791 A JP 2005285791A JP 2007096151 A JP2007096151 A JP 2007096151A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- dielectric constant
- high dielectric
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】微細化に適した構造の高誘電率絶縁膜を用いた不揮発性半導体記憶装置を及びその製造方法を提供する。
【解決手段】本発明の1態様による半導体記憶装置は、半導体基板と、前記半導体基板上に第1の絶縁膜を介して形成された複数の第1の導電体層と、前記複数の第1の導電体層間に形成された素子分離と、前記第1の導電体層上に形成された酸化シリコン膜と、前記酸化シリコン膜及び前記素子分離上に形成され、前記酸化シリコン膜及び前記素子分離上に形成され、少なくとも前記酸化シリコン膜と接している表面にシリコン及び酸素が拡散された高誘電率絶縁膜と、前記高誘電率絶縁膜の上方に形成された第2の導電体膜と、を具備する。
【選択図】図1
【解決手段】本発明の1態様による半導体記憶装置は、半導体基板と、前記半導体基板上に第1の絶縁膜を介して形成された複数の第1の導電体層と、前記複数の第1の導電体層間に形成された素子分離と、前記第1の導電体層上に形成された酸化シリコン膜と、前記酸化シリコン膜及び前記素子分離上に形成され、前記酸化シリコン膜及び前記素子分離上に形成され、少なくとも前記酸化シリコン膜と接している表面にシリコン及び酸素が拡散された高誘電率絶縁膜と、前記高誘電率絶縁膜の上方に形成された第2の導電体膜と、を具備する。
【選択図】図1
Description
本発明は、半導体記憶装置およびその製造方法に係り、特に高誘電率絶縁膜を使用した半導体記憶装置及びその製造方法に関する。
半導体記憶装置の微細化により、情報を記憶させるメモリセル自身の微細化だけでなく、隣接するメモリセル間の間隔も微細化されてきている。従来の半導体記憶装置、特に不揮発性半導体記憶装置では、電荷蓄積層であるフローティングゲート電極とワード線として機能するコントロールゲート電極との間の電極間容量を大きくするために、フローティングゲート電極の上面だけでなく側面の一部にも電極間絶縁膜を形成している。メモリセル間隔が縮小されると、隣接するメモリセルの側面間に発生する寄生容量による容量カップリングにより、例えば、配線遅延が増大する等の、問題が生じてくる。
この容量カップリングの問題を解決するための1つの手段として、平坦な電極間絶縁膜を有する平坦メモリセルを使用する構造がある。このような平坦メモリセルは、製造工程を簡略化でき、製造工程の安定化を図ることができるという利点を有する。一方で、平坦メモリセルでは、電極間容量を大きくするために、従来の電極間絶縁膜であるONO膜(酸化シリコン(SiO2)膜/窒化シリコン(Si3N4)膜/酸化シリコン(SiO2)膜の3層膜)よりも比誘電率が大きな高誘電率絶縁膜を使用することが必要になる。
高誘電率絶縁膜は、一般に膜中の欠陥が多いため、そのままでは所望の電気的特性を得られないという問題を内在している。欠陥は、例えば、高誘電率絶縁膜形成時の不十分な反応又は不十分な酸素の供給による酸素の欠陥、等、高誘電率絶縁膜上に、例えば、電極材料を堆積する際の還元性雰囲気処理によって生じる表面近傍の酸素欠陥、等である。これらの欠陥は、電子のトラップサイトになるために、高誘電率絶縁膜のリーク電流を増加させる。
高誘電率絶縁膜の1つである酸化タンタル(Ta2O5)膜中の酸素欠陥を補償する技術が、特許文献1に開示されている。この技術では、シリコン基板上に直接Ta2O5膜を形成した後で、先ず、700℃程度に加熱した窒素(N)と酸素(O)を含む雰囲気、例えば、一酸化窒素(NO)、中で紫外線を照射する。これにより、窒素ラジカルと酸素ラジカルが発生する。窒素ラジカルは、Ta2O5膜中を拡散してシリコン基板に到達する。シリコン基板表面で、シリコンのダングリングボンド(未結合手)と結合してSiONを形成し、シリコン表面を安定化させる。次に、800℃程度の酸化性雰囲気中で急速熱処理を行い、Ta2O5膜中の酸素欠陥を補償する。この熱処理時に酸素がシリコン基板表面まで拡散するが、SiONによりシリコン表面が安定化されているため、シリコンは酸化されない。この技術は、2段階の熱処理が必要なこと、加熱しながら紫外線の照射が必要なことのために、製造工程が増加する、製造装置が複雑になる等の問題がある。
特開2001−185548号公報
本発明は、微細化に適した構造の高誘電率絶縁膜を用いた不揮発性半導体記憶装置を及びその製造方法を提供する。
本発明の1態様による半導体記憶装置は、半導体基板と、前記半導体基板上に第1の絶縁膜を介して形成された複数の第1の導電体層と、前記複数の第1の導電体層間に形成された素子分離と、前記第1の導電体層上に形成された酸化シリコン膜と、前記酸化シリコン膜及び前記素子分離上に形成され、少なくとも前記酸化シリコン膜と接している表面にシリコン及び酸素が拡散された高誘電率絶縁膜と、前記高誘電率絶縁膜の上方に形成された第2の導電体膜と、を具備する。
本発明の他の1態様による半導体記憶装置の製造方法は、半導体基板上に第1の絶縁膜を介して第1の導電体層を堆積する工程と、前記第1の導電体層、第1の絶縁膜及び半導体基板を加工して第1の方向に延びる素子分離を形成する工程と、前記第1の導電体層上に酸化シリコン膜を形成する工程と、前記酸化シリコン膜上に高誘電率絶縁膜を堆積する工程と、前記高誘電率絶縁膜上に第2の導電体層を堆積する工程と、熱処理により前記酸化シリコン膜を分解し、前記高誘電率絶縁膜中の欠陥を回復させる工程と、前記第2の導電体層及び高誘電率絶縁膜を前記第1の方向と直交する第2の方向に延伸するように加工する工程と、を具備する。
本発明は、微細化に適した構造の高誘電率絶縁膜を用いた不揮発性半導体記憶装置を及びその製造方法を提供する。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
本発明の1実施形態は、高誘電率絶縁膜を用いた半導体記憶装置において、高誘電率絶縁膜に接して形成した酸化シリコン(SiO2)膜から発生される酸素(O)及びシリコン(Si)を高誘電率絶縁膜中に供給することにより膜中の欠陥を回復させた高誘電率絶縁膜を有する半導体記憶装置及びその製造方法である。これにより、高誘電率絶縁膜の品質を改善でき、半導体記憶装置の性能及び信頼性を向上できる。
はじめに、本発明の1実施形態の原理を、図1に示した本実施形態にしたがった半導体記憶装置の模式的な断面図を用いて説明する。図1(a)では、半導体基板10、例えば、シリコン基板上にゲート絶縁膜12を介して第1の導電体層14、例えば、フローティングゲート電極を形成し、その上にSiO2膜24、高誘電率絶縁膜26を形成し、さらに第2の導電体層28、例えば、コントロールゲート電極を形成した構造を示している。堆積したままの高誘電率絶縁膜26の膜中には、多数の酸素の欠陥(○)及び金属の欠陥(×)、例えば、酸化ハフニウム(HfO2)膜の場合には酸素欠陥とハフニウム欠陥、が含まれている。これらの欠陥は、高誘電率絶縁膜を形成する際に、例えば、高誘電率絶縁膜の形成温度が低いために、金属元素と酸素とが十分に反応しないことにより生じると考えられている。この状態で、熱処理を、例えば、500℃から1200℃で行うと、図1(b)に示したように、SiO2膜24の少なくとも一部が熱分解することなどにより、SiO2膜24からOとSiが発生する。このO及びSiは、高誘電率絶縁膜26中に拡散し、図1(b)に示したように、それぞれ酸素欠陥(○)及び金属欠陥(×)と結合する。その結果、これらの欠陥を回復させた高誘電率絶縁膜26’を形成することができる(図1(c))。なお、SiO2膜24は、図1(c)のように全てを消失させることが可能であるが、一部を残すことも可能である。このようにして、膜中の欠陥を回復させた高誘電率絶縁膜26’は、リーク電流を減少させる等の電気的特性を向上させることができる。
本発明に係る1実施形態の不揮発性半導体記憶装置の製造工程の一例を、図2から図4に示した工程断面図を用いて説明する。
(1)先ず、図2(a)に示したように、素子分離を形成するために、半導体基板10上に第1の絶縁膜12、第1の導電体膜14、第2の絶縁膜16及び第3の絶縁膜18を順に形成する。半導体基板10は、例えば、p型シリコン基板若しくはn型シリコン基板にp−ウェルを形成したものを使用することができる。第1の絶縁膜12は、ゲート絶縁膜として機能し、例えば、厚さ1nmから10nm程度のSiO2膜を使用することができる。第1の導電体膜14は、パターニングされて不揮発性半導体記憶装置のフローティングゲート電極になる膜であり、例えば、厚さ10nmから200nmのリン(P)を高濃度に添加した多結晶シリコン膜を使用することができる。第2及び第3の絶縁膜は、素子分離を形成するためのパターニングをする際に、マスクとして機能する。第2の絶縁膜16としては、例えば、厚さ50nmから200nm程度のSi3N4膜を使用することができ、第3の絶縁膜18としては、例えば、厚さ50nmから400nm程度のSiO2膜を使用することができる。
(2)次に、図2(b)に示したように、第1の導電体膜14、第1の絶縁膜12及びシリコン基板10を電気的に分離する素子分離20を形成する。
具体的には、第3の絶縁膜18をリソグラフィ及びエッチングによりパターニングして、素子分離20を形成する領域の第3の絶縁膜18を除去する。そして、第3の絶縁膜18をマスクとして第2の絶縁膜16をエッチングする。第3の絶縁膜18及び第2の絶縁膜16をマスクとして、第1の導電体膜14、第1の絶縁膜12及びシリコン基板10を順にエッチングして、素子分離用溝20tを形成する。そして、マスクに使用した第3の絶縁膜18及び第2の絶縁膜16を除去する。その後、素子分離用溝20t内壁に導入されたエッチングダメージを除去するために、必要に応じて熱酸化を行うことができる。次に、素子分離用溝20tを埋めるように第4の絶縁膜20mを全面に堆積する。第4の絶縁膜20mとして、例えば、厚さ200nmから1500nmのSiO2膜を使用することができる。その後、高温の熱処理を行うことにより、第4の絶縁膜20mを高密度化させることもできる。次に、第1の導電体膜14をストッパとして化学機械的研磨(CMP:chemical mechanical polishing)を行い、第1の導電体膜14より上に堆積した第4の絶縁膜20mを除去して平坦化する。このようにして、図2(b)に示した素子分離20を形成することができる。
(3)次に、図2(c)に示したように、第1の導電体膜14表面に第5の絶縁膜24を形成する。第5の絶縁膜24は、例えば、厚さ1.5nmから5nm、より好ましくは、2nmから4nm程度の薄い酸化シリコン(SiO2)膜24である。第5の絶縁膜24は、酸化剤を含む雰囲気中で熱処理を行って形成するのが好ましいが、その他の方法、例えば、化学気相堆積法(CVD:chemical vapor deposition)により形成することもできる。CVDにより第5の絶縁膜24を形成した場合には、第5の絶縁膜24は、第1の導電体膜14上だけでなく素子分離20上にも一様な厚さで形成される。熱処理により第5の絶縁膜24を形成する場合には、酸化剤として、例えば、酸素(O2)、オゾン(O3)、酸化窒素(NO,N2O,NO2)、ラジカル酸素(O)を使用することができる。処理温度は、300℃から1300℃、より好ましくは、500℃から1200℃とすることができる。
(4)次に、図3(a)に示したように、平坦化した表面の全面に第6の絶縁膜26を形成する。第6の絶縁膜26は、SiO2膜よりも大きな比誘電率を有する絶縁膜である。第6の絶縁膜26は、CVDのような化学的堆積法だけでなく、物理的堆積法、例えば、物理気相堆積法(PVD:physical vapor deposition)により形成することもできる。第6の絶縁膜26は、従来から電極間絶縁膜として用いられているONO膜(比誘電率:5程度)よりも比誘電率が大きい絶縁膜である。例えば、ストロンチウム(Sr)、アルミニウム(Al)、マグネシウム(Mg)、スカンジウム(Sc)、ガドリニウム(Gd)、イットリウム(Y)、サマリウム(Sm)、ハフニウム(Hf)、ジルコニウム(Zr)、タンタル(Ta)、ランタン(La)、バリウム(Ba)、ビスマス(Bi)、等の、酸化物又は窒化物のいずれかの単層膜、若しくはこれらのいくつかを積層した複合膜を使用することができる。具体的には、例えば、比誘電率が約6の酸化ストロンチウム(SrO)膜、比誘電率が約8の酸化アルミニウム(Al2O3)膜、比誘電率が約10の酸化マグネシウム(MgO)膜、比誘電率が約14の酸化スカンジウム(Sc2O3)膜又は酸化ガドリニウム(Gd2O3)膜、比誘電率が約16の酸化イットリウム(Y2O3)膜又は酸化サマリウム(Sm2O3)膜、比誘電率が約22の酸化ハフニウム(HfO2)膜又は酸化ジルコニウム(ZrO2)膜、比誘電率が約25の酸化タンタル(Ta2O5)膜又は酸化ランタン(La2O3)膜、比誘電率が約35の酸化バリウム(BaO)膜、比誘電率が約40の酸化ビスマス(Bi2O3)膜等である。あるいは、上記の膜とSiO2膜又はSi3N4膜(比誘電率:約7)との複合膜を使用することができる。複合膜の場合には、3層以上の積層膜を使用することもできるが、膜全体の比誘電率が、5.0程度より大きいことが望ましい。さらに、上記の酸化物又は窒化物を構成する金属のいずれか2元素を含む酸化物又は窒化物のような3元系絶縁膜、例えば、ハフニウム・アルミネート(HfAlO)を使用することもできる。
第6の絶縁膜26として酸化膜を形成する場合に、成膜時の不十分な反応等により酸素欠陥が生じたり、金属原子の欠陥が生じたりすることがある。また、金属のソースとして有機金属を使用する場合には、第6の絶縁膜26中に1×1019個/cm3程度の炭素(C)が含まれることがある。これらの欠陥や炭素のような不純物は、第6の絶縁膜26の信頼性を低下させる。
(5)次に、図3(b)に示したように、第6の絶縁膜26上に第2の導電体膜28を形成する。第2の導電体膜28は、パターニングされて不揮発性半導体記憶装置のコントロールゲート電極になる膜であり、例えば、厚さ10nmから200nmの高濃度に不純物を添加した多結晶シリコン膜を使用することができる。第2の導電体膜28は、例えば、シランをシリコンのソースとして用いた減圧CVD(LP−CVD:low pressure-CVD)により形成することができる。このLP−CVDでは、還元性雰囲気が形成されるため、第6の絶縁膜26が金属酸化物を含む場合には、第6の絶縁膜26の表面が還元されて膜の表面近くにさらに酸素欠陥を生じる。
(6)次に、熱処理を行って第6の絶縁膜26を緻密化させる。熱処理は、例えば、500℃から1200℃の温度で行う。この熱処理によって、第6の絶縁膜26が緻密化されると同時に、第5の絶縁膜24と第6の絶縁膜26との界面で反応が生じる。この反応により、第5の絶縁膜24が分解される等により酸素が発生し、第6の絶縁膜26中に酸素が拡散する。拡散した酸素は、第6の絶縁膜26中の酸素欠陥と結合して第6の絶縁膜26を修復する。また、第5の絶縁膜24から同時にシリコンも発生し、第6の絶縁膜26中へ拡散する。さらに、第6の絶縁膜26と第2の導電体膜28とが直接接触している場合には、その界面からもシリコンが第6の絶縁膜26中に拡散する。拡散したシリコンは、図6に示したように、第6の絶縁膜26中で一様に分布するのではなく、第5の絶縁膜24との界面及び第2の導電体膜28との界面付近に高濃度に集積し、界面から離れるにしたがい濃度が低下する。第6の絶縁膜26中のシリコンの最大濃度は、いずれの界面付近でも約30原子%であった。この熱処理によって、図3(c)に示したように、第6の絶縁膜26は、酸素及びシリコンが拡散して欠陥が修復された第6の絶縁膜26’に変換される。第5の絶縁膜24は、図3(c)に示したように、上記の熱処理により完全に分解されて、消失する。あるいは、第5の絶縁膜24が、完全には分解されずにその一部分が残された構造になることもある。第5の絶縁膜24の一部が残される例を、図5に示す。図5は、本発明の他の1実施形態の半導体記憶装置の断面図である。図に示されたように、この半導体記憶装置では、第5の絶縁膜24の一部分が第1の導電体膜14と第6の絶縁膜26との間に残されている。前述のように、CVDにより第5の絶縁膜24を形成した場合には、第5の絶縁膜24は、第1の導電体膜14上だけでなく素子分離20上にも一様に残ることになる。第6の絶縁膜26中の欠陥を修復する効果は、第5の絶縁膜24の一部分が残される場合でも、完全に消失してしまう場合でも、いずれにおいてもほぼ同様である。
(7)次に、コントロールゲート電極28を形成する。図4は、図3(c)に切断線A−Aで示した、紙面に垂直な断面図である。
図4を参照して、第2の導電体膜28上に第7の絶縁膜30を形成する。第7の絶縁膜30にリソグラフィ及びエッチングによりコントロールゲート電極28のパターンを形成する。第7の絶縁膜30をマスクとして、第2の導電体膜28、第6の絶縁膜26’、第1の導電体膜14、及び第1の絶縁膜12を順次エッチングして、第2の導電体膜からなるコントロールゲート電極28を形成する。このエッチングにより、第1の導電体膜14は、各メモリセルに対応するようにそれぞれが分離されて、フローティングゲート電極14が形成される。
次に、コントロールゲート電極28をマスクとしてシリコン基板10に不純物をドープする、例えば、ヒ素(As)をイオン注入する。これにより、拡散層32が形成される。拡散層32は、コントロールゲート電極28と直交する方向に各メモリセルMCを電気的に接続する。
このようにして、図4に示したメモリセルMCの構造を完成する。
その後、多層配線等の半導体記憶装置に必要な工程を行って、高誘電率絶縁膜を用いた本実施形態の半導体記憶装置を完成する。
上記のようにして製作した半導体記憶装置の高誘電率絶縁膜(第6の絶縁膜)26のリーク電流を測定した結果を図7に示す。図の横軸は、フローティングゲート電極14上に形成したSiO2膜(第5の絶縁膜)24の膜厚であり、縦軸は、高誘電率絶縁膜のリーク電流である。図7(a)は、コントロールゲート電極28に正電圧を印加した場合、(b)は、負電圧を印加した場合である。電圧の印加方向によらず、いずれの場合でも、SiO2膜24をフローティングゲート電極14上に形成することによって、高誘電率絶縁膜26のリーク電流を減少できる。しかし、コントロールゲート電極28に正電圧を印加した場合には、SiO2膜24が4nmに厚くなると、リーク電流が増加する傾向が見られる。したがって、SiO2膜24の膜厚は、4nm以下であることが好ましい。また、結果を図示しないが、同じ膜厚のSiO2膜24を形成した時には、SiO2膜24が完全に消失する場合の方が、より大きな高誘電率絶縁膜26のリーク電流低減効果が得られた。
上記に説明してきたように、高誘電率絶縁膜にSiO2膜から酸素及びシリコンを供給することによって、高誘電率絶縁膜のリーク電流を低減させることができる。その理由は、高誘電率絶縁膜中の欠陥が、SiO2膜から供給される酸素及びシリコンによって修復されるためと考えられる。
本発明は、上記の実施形態に限定されることなく様々な変形を行って実施することができる。1つの変形例では、第5の絶縁膜24の形成を、熱酸化に代えてCVDで行うことができる。CVDは、例えば、ジクロルシランをシリコンのソースとし、N2Oを酸化剤として用いる方法、あるいは、テトラエトキシシラン(TEOS)とオゾン(O3)を用いる方法等により第5の絶縁膜(SiO2膜)24を形成できる。
他の変形例では、第5の絶縁膜24を形成する位置を変えることができる。例えば、第6の絶縁膜(高誘電率絶縁膜)26と第2の導電体膜(コントロールゲート電極)28との間に形成する、第6の絶縁膜26を挟むように上下に形成する、あるいは、第6の絶縁膜26の中に挟まれて形成することができる。このような位置に第5の絶縁膜24を形成しても、第6の絶縁膜26の緻密化熱処理時に、上記の実施形態と同様に、第5の絶縁膜24から酸素及びシリコンを発生させて第6の絶縁膜26中に供給することが可能である。
他の変形例では、第6の絶縁膜26の緻密化熱処理を第6の絶縁膜26の形成後に、第2の導電体膜28の形成前に行うことができる。熱処理は、例えば、500℃から1200℃の温度範囲で、不活性ガス、例えば、アルゴン(Ar)、ヘリウム(He)、ネオン(Ne)雰囲気、又は酸化性ガス、例えば、酸素(O2)、オゾン(O3)雰囲気中で行うことができる。
さらに他の変形例では、第1の導電体膜14上に形成する第5の絶縁膜24をSi3N4膜とSiO2膜との積層膜とすることができる。この場合には、SiO2膜が第6の絶縁膜26と接するように形成する。Si3N4膜を形成することによって、第6の絶縁膜26の緻密化を酸化性雰囲気中で行った場合でも、酸素が第1の導電体膜14に拡散して第1の導電体膜14上に好ましくないSiO2膜が形成されることを防止できる。
これまでに説明してきたように、本発明によって、高誘電体絶縁膜中の種々の欠陥を修復することができ、高誘電率絶縁膜の電流リーク等の特性を向上できる。これにより、平坦構造のメモリセルを実現でき、メモリセル間の容量カップリングによる配線遅延を低減できる。したがって、本発明により微細化に適した構造の高誘電率絶縁膜を用いた不揮発性半導体記憶装置を実現することができる。
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
10…半導体基板,12…第1の絶縁膜,14…第1の導電体膜(フローティングゲート電極),16…第2の絶縁膜,18…第3の絶縁膜,20…素子分離,24…第5の絶縁膜,26…第6の絶縁膜,28…第2の導電体膜(コントロールゲート電極),30…第7の絶縁膜,32…拡散層。
Claims (5)
- 半導体基板と、
前記半導体基板上に第1の絶縁膜を介して形成された複数の第1の導電体層と、
前記複数の第1の導電体層間に形成された素子分離と、
前記第1の導電体層上に形成された酸化シリコン膜と、
前記酸化シリコン膜及び前記素子分離上に形成され、少なくとも前記酸化シリコン膜と接している表面にシリコン及び酸素が拡散された高誘電率絶縁膜と、
前記高誘電率絶縁膜の上方に形成された第2の導電体膜と、
を具備することを特徴とする、半導体記憶装置。 - 前記酸化シリコン膜は、4nm以下の膜厚を有することを特徴とする、請求項1に記載の半導体記憶装置。
- 前記第2の絶縁膜は、比誘電率が5.0以上であることを特徴とする、請求項1若しくは2に記載の半導体記憶装置。
- 半導体基板上に第1の絶縁膜を介して第1の導電体層を堆積する工程と、
前記第1の導電体層、第1の絶縁膜及び半導体基板を加工して第1の方向に延びる素子分離を形成する工程と、
前記第1の導電体層上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜上に高誘電率絶縁膜を堆積する工程と、
前記高誘電率絶縁膜上に第2の導電体層を堆積する工程と、
熱処理により前記酸化シリコン膜を分解し、前記高誘電率絶縁膜中の欠陥を回復させる工程と、
前記第2の導電体層及び高誘電率絶縁膜を前記第1の方向と直交する第2の方向に延伸するように加工する工程と
を具備することを特徴とする、半導体記憶装置の製造方法。 - 前記酸化シリコン膜は、前記回復させる工程の間に消失することを特徴とする、請求項4に記載の半導体記憶装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285791A JP2007096151A (ja) | 2005-09-30 | 2005-09-30 | 半導体記憶装置およびその製造方法 |
US11/344,074 US20070075357A1 (en) | 2005-09-30 | 2006-02-01 | Semiconductor storage device and manufacturing method thereof |
US12/193,531 US7629232B2 (en) | 2005-09-30 | 2008-08-18 | Semiconductor storage device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005285791A JP2007096151A (ja) | 2005-09-30 | 2005-09-30 | 半導体記憶装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007096151A true JP2007096151A (ja) | 2007-04-12 |
Family
ID=37901074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005285791A Pending JP2007096151A (ja) | 2005-09-30 | 2005-09-30 | 半導体記憶装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20070075357A1 (ja) |
JP (1) | JP2007096151A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096271A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2012156446A (ja) * | 2011-01-28 | 2012-08-16 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311300A (ja) * | 2004-03-26 | 2005-11-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US7977190B2 (en) | 2006-06-21 | 2011-07-12 | Micron Technology, Inc. | Memory devices having reduced interference between floating gates and methods of fabricating such devices |
JP2009076635A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 半導体装置およびその製造方法 |
US8008707B2 (en) | 2007-12-14 | 2011-08-30 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device provided with charge storage layer in memory cell |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050212036A1 (en) * | 2004-03-26 | 2005-09-29 | Masayuki Tanaka | Semiconductor memory device and method of manufacturing the same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4159422A (en) * | 1977-10-26 | 1979-06-26 | Shigeo Okubo | Temperature stable displacement sensor with fine resolution |
CH673707A5 (ja) * | 1987-07-24 | 1990-03-30 | Kern & Co Ag | |
JPH10239051A (ja) * | 1997-02-28 | 1998-09-11 | Nikon Corp | 傾斜角測定装置 |
US6138367A (en) * | 1998-08-14 | 2000-10-31 | Trimble Navigation Limited | Tilt prediction for total station |
JP2001085545A (ja) * | 1999-09-16 | 2001-03-30 | Sony Corp | メモリ素子の製造方法 |
JP2001185548A (ja) | 1999-12-22 | 2001-07-06 | Fujitsu Ltd | 半導体装置およびその製造方法 |
KR100462175B1 (ko) * | 2002-02-08 | 2004-12-16 | 삼성전자주식회사 | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 |
KR100432888B1 (ko) * | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US6617639B1 (en) * | 2002-06-21 | 2003-09-09 | Advanced Micro Devices, Inc. | Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling |
JP3914142B2 (ja) * | 2002-11-29 | 2007-05-16 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4574951B2 (ja) * | 2003-02-26 | 2010-11-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4237561B2 (ja) * | 2003-07-04 | 2009-03-11 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2005079223A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
US20050202659A1 (en) * | 2004-03-12 | 2005-09-15 | Infineon Technologies North America Corp. | Ion implantation of high-k materials in semiconductor devices |
JP2006005006A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 不揮発性半導体メモリ装置 |
US7564108B2 (en) * | 2004-12-20 | 2009-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitrogen treatment to improve high-k gate dielectrics |
US7772073B2 (en) * | 2007-09-28 | 2010-08-10 | Tokyo Electron Limited | Semiconductor device containing a buried threshold voltage adjustment layer and method of forming |
-
2005
- 2005-09-30 JP JP2005285791A patent/JP2007096151A/ja active Pending
-
2006
- 2006-02-01 US US11/344,074 patent/US20070075357A1/en not_active Abandoned
-
2008
- 2008-08-18 US US12/193,531 patent/US7629232B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050212036A1 (en) * | 2004-03-26 | 2005-09-29 | Masayuki Tanaka | Semiconductor memory device and method of manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011096271A1 (en) * | 2010-02-05 | 2011-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8829586B2 (en) | 2010-02-05 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device having oxide semiconductor layer |
US9269823B2 (en) | 2010-02-05 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2012156446A (ja) * | 2011-01-28 | 2012-08-16 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080311734A1 (en) | 2008-12-18 |
US20070075357A1 (en) | 2007-04-05 |
US7629232B2 (en) | 2009-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294878B2 (en) | Semiconductor memory device and method of manufacturing the same | |
KR100519800B1 (ko) | 란타늄 산화막의 제조방법 및 이를 이용한 모스 전계효과트랜지스터 및 캐패시터의 제조방법 | |
US20050280069A1 (en) | Semiconductor device and method of manufacturing the same | |
JP3699956B2 (ja) | 半導体装置の製造方法 | |
JP4921837B2 (ja) | 半導体装置の製造方法 | |
JP2010140997A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US8183109B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20080063054A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
US7629232B2 (en) | Semiconductor storage device and manufacturing method thereof | |
US20150079756A1 (en) | Semiconductor Device and Fabrication Method Thereof | |
JP4261267B2 (ja) | 半導体素子のキャパシタ形成方法 | |
JP2007088301A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010283127A (ja) | 半導体装置およびその製造方法 | |
KR20090036850A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
US20060273320A1 (en) | Method of manufacturing semiconductor device | |
US7754563B2 (en) | Nanolaminate-structure dielectric film forming method | |
JP2008140913A (ja) | 半導体装置 | |
US20090053881A1 (en) | Method of forming dielectric layer of semiconductor memory device | |
JP2006203105A (ja) | 半導体装置の製造方法 | |
US7972927B2 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
KR100753079B1 (ko) | 비휘발성 메모리 소자의 형성 방법 | |
US20070272966A1 (en) | Nonvolatile semiconductor memory device and method of fabricating the same | |
JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2007329286A (ja) | 半導体装置、およびその製造方法 | |
JP2007318147A (ja) | 層間絶縁膜の形成方法、および当該層間絶縁膜を有するストレージキャパシタの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120124 |