JP2001185548A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001185548A JP2001185548A JP36554799A JP36554799A JP2001185548A JP 2001185548 A JP2001185548 A JP 2001185548A JP 36554799 A JP36554799 A JP 36554799A JP 36554799 A JP36554799 A JP 36554799A JP 2001185548 A JP2001185548 A JP 2001185548A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- semiconductor device
- dielectric film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 Ｔａ2 Ｏ5 膜をゲート絶縁膜として有する半
導体装置において、前記Ｔａ2 Ｏ5 膜中の酸素欠損を補
償し、またこれを結晶化させる熱処理工程の際に前記Ｔ
ａ2 Ｏ5 膜とＳｉ基板との界面において生じる酸化膜の
形成を最小化し、またチャネルドープ領域中の不純物元
素の拡散を最小化する。 【解決手段】 前記Ｔａ2 Ｏ5 膜中の酸素欠損を補償す
る熱処理を、ＮとＯとを含む雰囲気中において、紫外光
照射により窒素ラジカルと酸素ラジカルとを発生させな
がら低温で行い、発生した窒素ラジカルによりＳｉ基板
表面のダングリングボンドを速やかに終端させ、また発
生した酸素ラジカルにより、Ｔａ2 Ｏ5 膜中の酸素欠損
を補償する。
導体装置において、前記Ｔａ2 Ｏ5 膜中の酸素欠損を補
償し、またこれを結晶化させる熱処理工程の際に前記Ｔ
ａ2 Ｏ5 膜とＳｉ基板との界面において生じる酸化膜の
形成を最小化し、またチャネルドープ領域中の不純物元
素の拡散を最小化する。 【解決手段】 前記Ｔａ2 Ｏ5 膜中の酸素欠損を補償す
る熱処理を、ＮとＯとを含む雰囲気中において、紫外光
照射により窒素ラジカルと酸素ラジカルとを発生させな
がら低温で行い、発生した窒素ラジカルによりＳｉ基板
表面のダングリングボンドを速やかに終端させ、また発
生した酸素ラジカルにより、Ｔａ2 Ｏ5 膜中の酸素欠損
を補償する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特にＴａ2 Ｏ5 等の高誘電体膜を有する半導体装
置およびその製造方法に関する。
係り、特にＴａ2 Ｏ5 等の高誘電体膜を有する半導体装
置およびその製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化技術の進歩に伴って
半導体装置の動作速度は年々向上している。その結果、
今日の高速半導体装置は非常に微細化された構造を有す
るが、このような微細化した高速半導体装置では、ゲー
ト長の短縮と共に、スケーリング則に従ってゲート絶縁
膜の膜厚も減少させる必要がある。このような状況下に
おいて、ゲート長が０．１μm のＭＯＳトランジスタに
おいてゲート絶縁膜を従来のＳｉＯ2 膜より形成しよう
とすると、ＳｉＯ2 膜の膜厚を約２ｎｍ以下の厚さに形
成する必要があるが、このような薄い絶縁膜ではトンネ
ル効果が顕著に現われ、前記ゲート絶縁膜を流れるトン
ネル電流によるゲートリークが無視できなくなる。
半導体装置の動作速度は年々向上している。その結果、
今日の高速半導体装置は非常に微細化された構造を有す
るが、このような微細化した高速半導体装置では、ゲー
ト長の短縮と共に、スケーリング則に従ってゲート絶縁
膜の膜厚も減少させる必要がある。このような状況下に
おいて、ゲート長が０．１μm のＭＯＳトランジスタに
おいてゲート絶縁膜を従来のＳｉＯ2 膜より形成しよう
とすると、ＳｉＯ2 膜の膜厚を約２ｎｍ以下の厚さに形
成する必要があるが、このような薄い絶縁膜ではトンネ
ル効果が顕著に現われ、前記ゲート絶縁膜を流れるトン
ネル電流によるゲートリークが無視できなくなる。
【０００３】このため、従来より誘電率の小さいＳｉＯ
2 膜の代わりに誘電率の大きいＴａ 2 Ｏ5 等の高誘電体
膜をゲート絶縁膜として使い、トンネル電流が流れない
大きな膜厚でありながら、薄いＳｉＯ2 膜と実効的に等
価な効果を実現する技術が提案されている。Ｔａ2 Ｏ5
膜はＳｉＯ2 膜の比誘電率が約３．９であるのに対し、
おおよそ６倍の２５程度の比誘電率を有するため、これ
をＭＯＳトランジスタのチャネル領域上に１２ｎｍ程度
の膜厚に形成しても、２ｎｍの厚さのＳｉＯ2膜とほぼ
実効的に等価な機能が得られる。
2 膜の代わりに誘電率の大きいＴａ 2 Ｏ5 等の高誘電体
膜をゲート絶縁膜として使い、トンネル電流が流れない
大きな膜厚でありながら、薄いＳｉＯ2 膜と実効的に等
価な効果を実現する技術が提案されている。Ｔａ2 Ｏ5
膜はＳｉＯ2 膜の比誘電率が約３．９であるのに対し、
おおよそ６倍の２５程度の比誘電率を有するため、これ
をＭＯＳトランジスタのチャネル領域上に１２ｎｍ程度
の膜厚に形成しても、２ｎｍの厚さのＳｉＯ2膜とほぼ
実効的に等価な機能が得られる。
【０００４】図１（Ａ）〜（Ｃ）は、かかる従来のＴａ
2 Ｏ5 膜を使ったゲート絶縁膜の形成工程を示す。図１
（Ａ）を参照するに、Ｓｉ基板１１上にＴａ2 Ｏ5 膜１
２がＣＶＤ法あるいはスパッタリング法により、約１２
ｎｍの厚さに形成される。このようにして形成されたＴ
ａ2 Ｏ5 膜１２は堆積直後の状態では一般に酸素欠損を
有し、また結晶性も十分でないため、図１（Ｂ）の工程
においてＯ2 あるいはＯ3 等の酸化雰囲気中で熱処理さ
れ、酸素欠損が補償されると同時に結晶化される。その
結果、前記Ｔａ2 Ｏ5 膜は所望の大きな比誘電率を示す
ようになる。
2 Ｏ5 膜を使ったゲート絶縁膜の形成工程を示す。図１
（Ａ）を参照するに、Ｓｉ基板１１上にＴａ2 Ｏ5 膜１
２がＣＶＤ法あるいはスパッタリング法により、約１２
ｎｍの厚さに形成される。このようにして形成されたＴ
ａ2 Ｏ5 膜１２は堆積直後の状態では一般に酸素欠損を
有し、また結晶性も十分でないため、図１（Ｂ）の工程
においてＯ2 あるいはＯ3 等の酸化雰囲気中で熱処理さ
れ、酸素欠損が補償されると同時に結晶化される。その
結果、前記Ｔａ2 Ｏ5 膜は所望の大きな比誘電率を示す
ようになる。
【０００５】
【発明が解決しようとする課題】一方、図１（Ｂ）の酸
素補償熱処理工程は、Ｔａ2 Ｏ5 膜１２の密度が高くな
い状態で行われるため、この従来の工程では、雰囲気中
の酸素が前記Ｔａ2 Ｏ5膜１２中を拡散して前記Ｓｉ基
板１１に到達し、前記Ｓｉ基板１１とＴａ2 Ｏ5膜１２
との界面に、図１（Ｃ）に示すように薄いＳｉＯ2 膜１
３が形成されてしまう問題が生じる。あるいは、すでに
ＳｉＯ2 膜１３が存在する場合、膜１３が成長する。
素補償熱処理工程は、Ｔａ2 Ｏ5 膜１２の密度が高くな
い状態で行われるため、この従来の工程では、雰囲気中
の酸素が前記Ｔａ2 Ｏ5膜１２中を拡散して前記Ｓｉ基
板１１に到達し、前記Ｓｉ基板１１とＴａ2 Ｏ5膜１２
との界面に、図１（Ｃ）に示すように薄いＳｉＯ2 膜１
３が形成されてしまう問題が生じる。あるいは、すでに
ＳｉＯ2 膜１３が存在する場合、膜１３が成長する。
【０００６】この問題点を解決するために、図１（Ｂ）
の熱処理工程をＮＯ，Ｎ2 ＯあるいはＮＨ3 等のＮを含
む雰囲気中で行うことも提案されているが、このような
場合には前記界面に薄いＳｉＮが形成されてしまう。い
ずれにしても、Ｔａ2 Ｏ5 膜１２と基板１１との界面に
低い比誘電率の膜が形成されるのは避けられず、絶縁膜
全体の比誘電率は大きく低下してしまう。また、かかる
Ｔａ2 Ｏ5 膜をゲート絶縁膜として使った場合、前記酸
素補償工程および結晶化工程に伴う熱処理により、しき
い値電圧の調整のためにＳｉ基板表面に導入されていた
不純物元素が拡散してしまい、形成しようとする半導体
装置のしきい値電圧が実質的に変化してしまう。
の熱処理工程をＮＯ，Ｎ2 ＯあるいはＮＨ3 等のＮを含
む雰囲気中で行うことも提案されているが、このような
場合には前記界面に薄いＳｉＮが形成されてしまう。い
ずれにしても、Ｔａ2 Ｏ5 膜１２と基板１１との界面に
低い比誘電率の膜が形成されるのは避けられず、絶縁膜
全体の比誘電率は大きく低下してしまう。また、かかる
Ｔａ2 Ｏ5 膜をゲート絶縁膜として使った場合、前記酸
素補償工程および結晶化工程に伴う熱処理により、しき
い値電圧の調整のためにＳｉ基板表面に導入されていた
不純物元素が拡散してしまい、形成しようとする半導体
装置のしきい値電圧が実質的に変化してしまう。
【０００７】前記酸素欠損補償熱処理に伴う前記Ｓｉ基
板中の不純物元素の拡散を抑制するため、図１（Ｂ）の
工程において前記Ｔａ2 Ｏ5 膜１２の熱処理を低温の酸
素プラズマ中で行うことも提案されている。しかし、こ
のようなプラズマ処理を行うと前記Ｔａ2 Ｏ5 膜１２中
に電荷が注入されてしまい、膜中にトラップされた電荷
がリーク電流の経路となってしまう。
板中の不純物元素の拡散を抑制するため、図１（Ｂ）の
工程において前記Ｔａ2 Ｏ5 膜１２の熱処理を低温の酸
素プラズマ中で行うことも提案されている。しかし、こ
のようなプラズマ処理を行うと前記Ｔａ2 Ｏ5 膜１２中
に電荷が注入されてしまい、膜中にトラップされた電荷
がリーク電流の経路となってしまう。
【０００８】そこで、本発明は上記の課題を解決した、
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。本発明のより具体的な課題
は、高誘電体膜を有する半導体装置において、基板中の
不純物元素の拡散を抑制しつつ、前記高誘電体膜を結晶
化し、さらに酸素欠損を補償できる半導体装置の製造方
法を提供することにある。
新規で有用な半導体装置およびその製造方法を提供する
ことを概括的課題とする。本発明のより具体的な課題
は、高誘電体膜を有する半導体装置において、基板中の
不純物元素の拡散を抑制しつつ、前記高誘電体膜を結晶
化し、さらに酸素欠損を補償できる半導体装置の製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、Ｓｉ基板と、前記Ｓｉ
基板上に形成された高誘電体膜とを含む半導体装置にお
いて、前記Ｓｉ基板は、前記Ｓｉ基板の表面に、Ｎの濃
集した層状領域を含むことを特徴とする半導体装置によ
り、解決する。
を、請求項１に記載したように、Ｓｉ基板と、前記Ｓｉ
基板上に形成された高誘電体膜とを含む半導体装置にお
いて、前記Ｓｉ基板は、前記Ｓｉ基板の表面に、Ｎの濃
集した層状領域を含むことを特徴とする半導体装置によ
り、解決する。
【００１０】また、本発明は上記の課題を、請求項２に
記載したように、前記Ｓｉ基板中には第１および第２の
拡散領域が、間にチャネル領域を隔てて形成されてお
り、前記高誘電体膜はＴａ2 Ｏ5 よりなり前記チャネル
領域を覆うように形成され、前記高誘電体膜上にはゲー
ト電極が形成されていることを特徴とする半導体装置に
より、解決する。
記載したように、前記Ｓｉ基板中には第１および第２の
拡散領域が、間にチャネル領域を隔てて形成されてお
り、前記高誘電体膜はＴａ2 Ｏ5 よりなり前記チャネル
領域を覆うように形成され、前記高誘電体膜上にはゲー
ト電極が形成されていることを特徴とする半導体装置に
より、解決する。
【００１１】また、本発明は上記の課題を、請求項３に
記載したように、前記Ｎの濃集した層状領域は、Ｎを１
原子％以上の濃度で含むことを特徴とする請求項１また
は２記載の半導体装置により、解決する。また、本発明
は上記の課題を、請求項４に記載したように、前記Ｎの
濃集した層状領域は、約１ｎｍの厚さを有することを特
徴とする請求項１〜３のうち、いずれか一項記載の半導
体装置により、解決する。
記載したように、前記Ｎの濃集した層状領域は、Ｎを１
原子％以上の濃度で含むことを特徴とする請求項１また
は２記載の半導体装置により、解決する。また、本発明
は上記の課題を、請求項４に記載したように、前記Ｎの
濃集した層状領域は、約１ｎｍの厚さを有することを特
徴とする請求項１〜３のうち、いずれか一項記載の半導
体装置により、解決する。
【００１２】また、本発明は上記の課題を、請求項５に
記載したように、前記Ｓｉ基板上には、前記高誘電体膜
に接して、酸化膜が形成されていることを特徴とする請
求項１〜４のうち、いずれか一項記載の半導体装置によ
り、解決する。また、本発明は上記の課題を、請求項６
に記載したように、前記Ｎの濃集した層状領域は、Ｓｉ
ＯＮで表される組成を有することを特徴とする請求項１
〜５のうち、いずれか一項記載の半導体装置により、解
決する。
記載したように、前記Ｓｉ基板上には、前記高誘電体膜
に接して、酸化膜が形成されていることを特徴とする請
求項１〜４のうち、いずれか一項記載の半導体装置によ
り、解決する。また、本発明は上記の課題を、請求項６
に記載したように、前記Ｎの濃集した層状領域は、Ｓｉ
ＯＮで表される組成を有することを特徴とする請求項１
〜５のうち、いずれか一項記載の半導体装置により、解
決する。
【００１３】また、本発明は上記の課題を、請求項７に
記載したように、Ｓｉ基板上に高誘電体膜を堆積する工
程と、前記高誘電体膜を、ＮとＯとを含む雰囲気中にお
いて熱処理する工程とを含み、前記熱処理工程は、紫外
光を照射しながら実行されることを特徴とする半導体装
置の製造方法により、解決する。
記載したように、Ｓｉ基板上に高誘電体膜を堆積する工
程と、前記高誘電体膜を、ＮとＯとを含む雰囲気中にお
いて熱処理する工程とを含み、前記熱処理工程は、紫外
光を照射しながら実行されることを特徴とする半導体装
置の製造方法により、解決する。
【００１４】また、本発明は上記の課題を、請求項８に
記載したように、前記高誘電体膜はＴａ2 Ｏ5 よりな
り、前記ＮとＯとを含む雰囲気は、ＮＯまたはＮ2 Ｏ雰
囲気であることを特徴とする請求項６記載の半導体装置
の製造方法により、解決する。また、本発明は上記の課
題を、請求項９に記載したように、さらに前記熱処理工
程の後、前記高誘電体膜中の酸素欠損を補償する工程
と、前記高誘電体膜を結晶化する工程とを含むことを特
徴とする請求項７または８記載の半導体装置の製造方法
により、解決する。
記載したように、前記高誘電体膜はＴａ2 Ｏ5 よりな
り、前記ＮとＯとを含む雰囲気は、ＮＯまたはＮ2 Ｏ雰
囲気であることを特徴とする請求項６記載の半導体装置
の製造方法により、解決する。また、本発明は上記の課
題を、請求項９に記載したように、さらに前記熱処理工
程の後、前記高誘電体膜中の酸素欠損を補償する工程
と、前記高誘電体膜を結晶化する工程とを含むことを特
徴とする請求項７または８記載の半導体装置の製造方法
により、解決する。
【００１５】また、本発明は上記の課題を、請求項１０
に記載したように、前記酸素欠損を補償する工程は、Ｏ
2 またはＯ3 雰囲気中において、紫外線を照射しなが
ら、前記高誘電体膜中において実質的な結晶化が生じな
いような温度で実行されることを特徴とする請求項７〜
９のうち、いずれか一項記載の半導体装置の製造方法に
より、解決する。 ［作用］図２（Ａ）〜（Ｄ）は、本発明の原理を説明す
る図である。ただし図２中、先に説明した部分には同一
の参照符号を付し、説明を省略する。
に記載したように、前記酸素欠損を補償する工程は、Ｏ
2 またはＯ3 雰囲気中において、紫外線を照射しなが
ら、前記高誘電体膜中において実質的な結晶化が生じな
いような温度で実行されることを特徴とする請求項７〜
９のうち、いずれか一項記載の半導体装置の製造方法に
より、解決する。 ［作用］図２（Ａ）〜（Ｄ）は、本発明の原理を説明す
る図である。ただし図２中、先に説明した部分には同一
の参照符号を付し、説明を省略する。
【００１６】図２（Ａ）を参照するに、Ｓｉ基板１１は
その表面にｐ型あるいはｎ型の低濃度ドープ層１１Ａが
形成されており、前記低濃度ドープ層１１Ａ上にはＣＶ
Ｄ法あるいはスパッタリングにより、Ｔａ2 Ｏ5 膜１２
が５〜１０ｎｍ程度の厚さに形成される。このようにし
て形成されたＴａ2 Ｏ5 膜１２は、堆積の直後にはアモ
ルファス状態で、しかも膜１２の内部に多数の酸素欠損
１２Ｘを含んでいる。また、前記Ｓｉ基板１１の表面に
は、Ｓｉのダングリングボンド１１Ｘが多数形成されて
いる。
その表面にｐ型あるいはｎ型の低濃度ドープ層１１Ａが
形成されており、前記低濃度ドープ層１１Ａ上にはＣＶ
Ｄ法あるいはスパッタリングにより、Ｔａ2 Ｏ5 膜１２
が５〜１０ｎｍ程度の厚さに形成される。このようにし
て形成されたＴａ2 Ｏ5 膜１２は、堆積の直後にはアモ
ルファス状態で、しかも膜１２の内部に多数の酸素欠損
１２Ｘを含んでいる。また、前記Ｓｉ基板１１の表面に
は、Ｓｉのダングリングボンド１１Ｘが多数形成されて
いる。
【００１７】本発明では次に図２（Ｂ）の工程におい
て、図２（Ａ）の構造を例えばＮＯ等、ＮとＯを含んだ
雰囲気１４中に導入し、さらに前記雰囲気１４中の分子
に吸収されるような波長に紫外線を照射することによ
り、雰囲気１４中に窒素のラジカルＮ* と酸素のラジカ
ルＯ* とを形成する。このようにして形成された窒素ラ
ジカルＮ* は前記Ｔａ2 Ｏ5 膜１２中を通過し、前記Ｓ
ｉ基板１１の表面に到達して前記Ｓｉのダングリングボ
ンド１１Ｘと速やかに結合し、これを終端する。一方、
酸素ラジカルＯ* は前記Ｔａ2 Ｏ5 膜１２中において前
記酸素欠損１２Ｘを補償する。
て、図２（Ａ）の構造を例えばＮＯ等、ＮとＯを含んだ
雰囲気１４中に導入し、さらに前記雰囲気１４中の分子
に吸収されるような波長に紫外線を照射することによ
り、雰囲気１４中に窒素のラジカルＮ* と酸素のラジカ
ルＯ* とを形成する。このようにして形成された窒素ラ
ジカルＮ* は前記Ｔａ2 Ｏ5 膜１２中を通過し、前記Ｓ
ｉ基板１１の表面に到達して前記Ｓｉのダングリングボ
ンド１１Ｘと速やかに結合し、これを終端する。一方、
酸素ラジカルＯ* は前記Ｔａ2 Ｏ5 膜１２中において前
記酸素欠損１２Ｘを補償する。
【００１８】図２（Ｂ）の工程の結果、前記Ｓｉ基板１
１の表面には、ＳｉＯＮで一般的に表される、ＮとＯに
富んだ組成の領域１１Ｂが、典型的には約１ｎｍの厚さ
に層状に形成される。また、前記Ｓｉ基板１１中におけ
る前記ＳｉＯＮ領域１１Ｂの形成の結果、前記低濃度ド
ープ層１１Ａは、前記領域１１Ｂの下に押し下げられ
る。その際、図２（Ｂ）の工程は７００°Ｃ程度の低温
で実行されるため、前記低濃度ドープ層１１Ａ中の不純
物元素が前記Ｓｉ基板１１中に拡散し、層１１Ａ中にお
ける不純物濃度が変化してしまう問題点が回避される。
１の表面には、ＳｉＯＮで一般的に表される、ＮとＯに
富んだ組成の領域１１Ｂが、典型的には約１ｎｍの厚さ
に層状に形成される。また、前記Ｓｉ基板１１中におけ
る前記ＳｉＯＮ領域１１Ｂの形成の結果、前記低濃度ド
ープ層１１Ａは、前記領域１１Ｂの下に押し下げられ
る。その際、図２（Ｂ）の工程は７００°Ｃ程度の低温
で実行されるため、前記低濃度ドープ層１１Ａ中の不純
物元素が前記Ｓｉ基板１１中に拡散し、層１１Ａ中にお
ける不純物濃度が変化してしまう問題点が回避される。
【００１９】次に、図２（Ｃ）の工程において、図２
（Ｂ）の構造がＯ2 あるいはＮＯ，Ｎ 2 Ｏ等の酸化性雰
囲気中において典型的には８００°Ｃの温度で急速熱処
理され、その結果前記Ｔａ2 Ｏ5 膜１２は結晶化し、所
望の大きな比誘電率を示すようになる。図２（Ａ）〜
（Ｃ）の工程では前記ＳｉＯＮ層状領域１１Ｂの厚さ
は、前記領域１１ＢにＮが高濃度で含まれているために
実質的に増大することがなく、また不純物元素の拡散を
誘起するような高温での熱処理は、図１１（Ｃ）の急速
熱処理のみであるため、前記低濃度ドープ層１１Ａの広
がりも、図１に示す従来の場合に比べて実質的に抑制さ
れる。
（Ｂ）の構造がＯ2 あるいはＮＯ，Ｎ 2 Ｏ等の酸化性雰
囲気中において典型的には８００°Ｃの温度で急速熱処
理され、その結果前記Ｔａ2 Ｏ5 膜１２は結晶化し、所
望の大きな比誘電率を示すようになる。図２（Ａ）〜
（Ｃ）の工程では前記ＳｉＯＮ層状領域１１Ｂの厚さ
は、前記領域１１ＢにＮが高濃度で含まれているために
実質的に増大することがなく、また不純物元素の拡散を
誘起するような高温での熱処理は、図１１（Ｃ）の急速
熱処理のみであるため、前記低濃度ドープ層１１Ａの広
がりも、図１に示す従来の場合に比べて実質的に抑制さ
れる。
【００２０】図３（Ａ），（Ｂ）は、それぞれ図１
（Ｃ）の従来の構造、および図２（Ｃ）の本発明の構造
における、ＳＩＭＳ法により求めた元素分布プロファイ
ルを示す。ただし図３（Ａ），（Ｂ）中、○，△および
□は、前記Ｔａ2 Ｏ5 膜１２の結晶化熱処理工程前にお
ける、それぞれＳｉ，ＯおよびＴａの分布を、また●，
▲および■は、前記Ｔａ2 Ｏ5 結晶化熱処理工程後にお
ける、それぞれＳｉ，ＯおよびＴａの分布を示す。ま
た、図３（Ｂ）中、＋および＋を□で囲んだ印は、それ
ぞれ図２（Ｃ）の構造についての、結晶化熱処理前およ
び後でのＮの分布を示す。
（Ｃ）の従来の構造、および図２（Ｃ）の本発明の構造
における、ＳＩＭＳ法により求めた元素分布プロファイ
ルを示す。ただし図３（Ａ），（Ｂ）中、○，△および
□は、前記Ｔａ2 Ｏ5 膜１２の結晶化熱処理工程前にお
ける、それぞれＳｉ，ＯおよびＴａの分布を、また●，
▲および■は、前記Ｔａ2 Ｏ5 結晶化熱処理工程後にお
ける、それぞれＳｉ，ＯおよびＴａの分布を示す。ま
た、図３（Ｂ）中、＋および＋を□で囲んだ印は、それ
ぞれ図２（Ｃ）の構造についての、結晶化熱処理前およ
び後でのＮの分布を示す。
【００２１】図３（Ａ）を参照するに、図２（Ｃ）の構
造の最上部には厚さが約４ｎｍの、Ｔａを高濃度で含む
Ｔａ2 Ｏ5 膜１２が形成されており（ＳＩＭＳ測定時に
Ｔａ 2 Ｏ5 表面から２〜２．５ｎｍの範囲の部分は測定
前のスパッタリングにより除去されている）、その下に
は、ＳｉおよびＯを高濃度で含むのが特徴的なＳｉＯ 2
膜１３が、約１〜１．５ｎｍの厚さで形成されている。
Ｔａ2 Ｏ5 膜１２の表面から約３０ｎｍより深い部分で
は、Ｓｉ以外の元素は検出限界以下であり、初期組成と
実質的に変わらない組成のＳｉ基板１１の存在が示され
ている。また、図３（Ａ）のプロファイルでは、結晶化
熱処理の前と後とで、Ｓｉの濃度が変化しているのがわ
かる。すなわち、Ｔａ2 Ｏ5 膜１２の表面から測った深
さが１５〜２５ｎｍの位置において、Ｓｉの濃度が、結
晶化熱処理に伴って大きく減少しており、このことは、
前記Ｔａ2 Ｏ5 膜１２の結晶化熱処理に伴って前記Ｓｉ
Ｏ 2 膜１３がＳｉ基板１１の表面において実質的に成長
していること、換言すると前記ＳｉＯ2 膜１３の膜厚が
増大していることを示している。
造の最上部には厚さが約４ｎｍの、Ｔａを高濃度で含む
Ｔａ2 Ｏ5 膜１２が形成されており（ＳＩＭＳ測定時に
Ｔａ 2 Ｏ5 表面から２〜２．５ｎｍの範囲の部分は測定
前のスパッタリングにより除去されている）、その下に
は、ＳｉおよびＯを高濃度で含むのが特徴的なＳｉＯ 2
膜１３が、約１〜１．５ｎｍの厚さで形成されている。
Ｔａ2 Ｏ5 膜１２の表面から約３０ｎｍより深い部分で
は、Ｓｉ以外の元素は検出限界以下であり、初期組成と
実質的に変わらない組成のＳｉ基板１１の存在が示され
ている。また、図３（Ａ）のプロファイルでは、結晶化
熱処理の前と後とで、Ｓｉの濃度が変化しているのがわ
かる。すなわち、Ｔａ2 Ｏ5 膜１２の表面から測った深
さが１５〜２５ｎｍの位置において、Ｓｉの濃度が、結
晶化熱処理に伴って大きく減少しており、このことは、
前記Ｔａ2 Ｏ5 膜１２の結晶化熱処理に伴って前記Ｓｉ
Ｏ 2 膜１３がＳｉ基板１１の表面において実質的に成長
していること、換言すると前記ＳｉＯ2 膜１３の膜厚が
増大していることを示している。
【００２２】これに対し図３（Ｂ）の結果では、Ｓｉの
分布は結晶化熱処理工程の前と後とで実質的に変化して
おらず、このことから、本発明の方法では、従来の方法
と異なり、前記Ｓｉ基板１１の表面にＳｉＯ2 膜が形成
されてはいないと考えられる。一方、図３（Ｂ）を見る
と、前記Ｔａ2 Ｏ5 膜１２とＳｉ基板１１との界面近傍
に、Ｎの濃集した領域が１〜２ｎｍの厚さに形成されて
おり、これが図２（Ｃ）のＳｉＯＮ組成を有する層状領
域１１Ｂに対応している。この層状領域１１Ｂは、明確
な界面によりＳｉ基板１１から画成されてはおらず、Ｓ
ｉ基板１１の表面に、ＮとＯを高濃度に含んだ領域を構
成しているものと考えられる。前記ＳｉＯＮ領域１１Ｂ
はＮを１〜２原子％程度の濃度で含んでいる。このよう
なＳｉ基板１１の表面に濃集したＮは、図２（Ｂ）の工
程において導入された窒素ラジカルＮ* に由来するもの
であり、Ｓｉ基板表面のダングリングボンドを速やか
に、かつ選択的に終端し、その結果、図２（Ｂ）の工程
の後、図２（Ｃ）の工程で酸化雰囲気中においてＴａ2
Ｏ5 膜１２の結晶化熱処理を行っても、Ｓｉ基板１１中
へのＯの進入が効果的に抑止されるものと考えられる。
なお図３（Ｂ）において前記Ｓｉ基板表面におけるＮの
濃度は、熱処理に伴い増大しているが、ＳＩＭＳ評価に
おける濃度誤差は２０％程度なので、この程度の増大量
は誤差範囲となる。従って、Ｎの濃度は、熱処理前後で
変化はないと考えられる。
分布は結晶化熱処理工程の前と後とで実質的に変化して
おらず、このことから、本発明の方法では、従来の方法
と異なり、前記Ｓｉ基板１１の表面にＳｉＯ2 膜が形成
されてはいないと考えられる。一方、図３（Ｂ）を見る
と、前記Ｔａ2 Ｏ5 膜１２とＳｉ基板１１との界面近傍
に、Ｎの濃集した領域が１〜２ｎｍの厚さに形成されて
おり、これが図２（Ｃ）のＳｉＯＮ組成を有する層状領
域１１Ｂに対応している。この層状領域１１Ｂは、明確
な界面によりＳｉ基板１１から画成されてはおらず、Ｓ
ｉ基板１１の表面に、ＮとＯを高濃度に含んだ領域を構
成しているものと考えられる。前記ＳｉＯＮ領域１１Ｂ
はＮを１〜２原子％程度の濃度で含んでいる。このよう
なＳｉ基板１１の表面に濃集したＮは、図２（Ｂ）の工
程において導入された窒素ラジカルＮ* に由来するもの
であり、Ｓｉ基板表面のダングリングボンドを速やか
に、かつ選択的に終端し、その結果、図２（Ｂ）の工程
の後、図２（Ｃ）の工程で酸化雰囲気中においてＴａ2
Ｏ5 膜１２の結晶化熱処理を行っても、Ｓｉ基板１１中
へのＯの進入が効果的に抑止されるものと考えられる。
なお図３（Ｂ）において前記Ｓｉ基板表面におけるＮの
濃度は、熱処理に伴い増大しているが、ＳＩＭＳ評価に
おける濃度誤差は２０％程度なので、この程度の増大量
は誤差範囲となる。従って、Ｎの濃度は、熱処理前後で
変化はないと考えられる。
【００２３】本発明では、このようにＳｉＯＮ領域１１
Ｂが、前記Ｓｉ基板１１表面に、ＮとＯとを含んだ雰囲
気中において前記Ｓｉ基板１１に紫外光照射を行うこと
により、低い温度で形成されるため、その下に形成され
ている低濃度ドープ層中の不純物元素の、Ｓｉ基板１１
の内部に向かって拡散が実質的に抑制される。
Ｂが、前記Ｓｉ基板１１表面に、ＮとＯとを含んだ雰囲
気中において前記Ｓｉ基板１１に紫外光照射を行うこと
により、低い温度で形成されるため、その下に形成され
ている低濃度ドープ層中の不純物元素の、Ｓｉ基板１１
の内部に向かって拡散が実質的に抑制される。
【００２４】
【発明の実施の形態】［第１実施例］図４（Ａ）〜
（Ｃ）および図５（Ｄ）〜（Ｆ）は、本発明の第１実施
例による半導体装置の製造方法を示す。図４（Ａ）を参
照するに、Ｓｉ基板２１上には活性領域２１Ａを画成す
るフィールド酸化膜２２が形成され、さらに前記活性領
域２１Ａ中にはチャネル領域に対応して、ＢあるいはＡ
ｓをイオン注入されたｐ型あるいはｎ型の低濃度拡散領
域２１Ｂが形成される。
（Ｃ）および図５（Ｄ）〜（Ｆ）は、本発明の第１実施
例による半導体装置の製造方法を示す。図４（Ａ）を参
照するに、Ｓｉ基板２１上には活性領域２１Ａを画成す
るフィールド酸化膜２２が形成され、さらに前記活性領
域２１Ａ中にはチャネル領域に対応して、ＢあるいはＡ
ｓをイオン注入されたｐ型あるいはｎ型の低濃度拡散領
域２１Ｂが形成される。
【００２５】次に図４（Ｂ）の工程において、前記Ｓｉ
基板２１を酸処理することにより、不純物を除去すると
同時に化学酸化膜２３を形成し、さらに前記フィールド
酸化膜２２上に、前記化学酸化膜２３を覆うようにＴａ
2 Ｏ5 膜２４を、ＣＶＤ法により、典型的には４８０°
Ｃの基板温度において、約５ｎｍの厚さに形成する。次
に図４（Ｃ）の工程において、前記図４（Ｂ）の構造を
急速熱処理装置に移し、Ｎ2 雰囲気中において７００°
Ｃまで昇温させ、基板温度が７００°Ｃに到達した時点
で雰囲気をＮＯ雰囲気２５に切り替える。この状態で１
分間待機し、雰囲気ガスを安定化させた後、紫外光を照
射することにより前記ＮＯ雰囲気中に窒素ラジカルＮ*
および酸素ラジカルＯ* を発生させる。前記紫外線照射
工程を約１０分間継続することにより、図４（Ｃ）の工
程では、このようにして発生した窒素ラジカルＮ* と酸
素ラジカルＯ* とがＴａ2 Ｏ5 膜２４中に拡散し、前記
Ｓｉ基板２１の表面に到達した窒素ラジカルＮ* は、前
記活性領域２１Ａに対応する領域において、Ｓｉのダン
グリングボンドを速やかに終端させる。また、前記Ｔａ
2 Ｏ5 膜２４中の酸素欠損が前記酸素ラジカルＯ* によ
り補償され、Ｔａ 2 Ｏ5 膜２４は緻密化する。また、図
４（Ｃ）の熱処理工程において、前記Ｓｉ基板１１中に
は前記化学酸化膜２３直下には、先に図３（Ｂ）で説明
したようなＮとＯに富んだ、一般的にＳｉＯＮで組成が
表される領域が、１〜２ｎｍ程度の厚さに形成されてい
る。
基板２１を酸処理することにより、不純物を除去すると
同時に化学酸化膜２３を形成し、さらに前記フィールド
酸化膜２２上に、前記化学酸化膜２３を覆うようにＴａ
2 Ｏ5 膜２４を、ＣＶＤ法により、典型的には４８０°
Ｃの基板温度において、約５ｎｍの厚さに形成する。次
に図４（Ｃ）の工程において、前記図４（Ｂ）の構造を
急速熱処理装置に移し、Ｎ2 雰囲気中において７００°
Ｃまで昇温させ、基板温度が７００°Ｃに到達した時点
で雰囲気をＮＯ雰囲気２５に切り替える。この状態で１
分間待機し、雰囲気ガスを安定化させた後、紫外光を照
射することにより前記ＮＯ雰囲気中に窒素ラジカルＮ*
および酸素ラジカルＯ* を発生させる。前記紫外線照射
工程を約１０分間継続することにより、図４（Ｃ）の工
程では、このようにして発生した窒素ラジカルＮ* と酸
素ラジカルＯ* とがＴａ2 Ｏ5 膜２４中に拡散し、前記
Ｓｉ基板２１の表面に到達した窒素ラジカルＮ* は、前
記活性領域２１Ａに対応する領域において、Ｓｉのダン
グリングボンドを速やかに終端させる。また、前記Ｔａ
2 Ｏ5 膜２４中の酸素欠損が前記酸素ラジカルＯ* によ
り補償され、Ｔａ 2 Ｏ5 膜２４は緻密化する。また、図
４（Ｃ）の熱処理工程において、前記Ｓｉ基板１１中に
は前記化学酸化膜２３直下には、先に図３（Ｂ）で説明
したようなＮとＯに富んだ、一般的にＳｉＯＮで組成が
表される領域が、１〜２ｎｍ程度の厚さに形成されてい
る。
【００２６】次に図５（Ｄ）の工程において、雰囲気を
ＮＯ雰囲気２５からＯ2 あるいはＮ 2 Ｏ、あるいはＮＯ
等の酸化性雰囲気に切り替え、さらに基板温度を８００
°Ｃまで急速に昇温させ、３０秒間保持する。かかる酸
化性雰囲気中での急速熱処理により、前記Ｔａ2 Ｏ5 膜
２４は結晶化し、所望の大きな比誘電率を示すようにな
る。その際、先に図４（Ｃ）の工程においてＳｉ基板表
面のダングリングボンドが窒素ラジカルＮ* によって終
端されているため、図５（Ｄ）の熱処理工程を酸化雰囲
気で行っても、雰囲気中のＯ2 がＳｉ基板中に進入する
のが効果的に阻止される。
ＮＯ雰囲気２５からＯ2 あるいはＮ 2 Ｏ、あるいはＮＯ
等の酸化性雰囲気に切り替え、さらに基板温度を８００
°Ｃまで急速に昇温させ、３０秒間保持する。かかる酸
化性雰囲気中での急速熱処理により、前記Ｔａ2 Ｏ5 膜
２４は結晶化し、所望の大きな比誘電率を示すようにな
る。その際、先に図４（Ｃ）の工程においてＳｉ基板表
面のダングリングボンドが窒素ラジカルＮ* によって終
端されているため、図５（Ｄ）の熱処理工程を酸化雰囲
気で行っても、雰囲気中のＯ2 がＳｉ基板中に進入する
のが効果的に阻止される。
【００２７】図５（Ｄ）の工程における８００°Ｃでの
熱処理は短時間であり、前記低濃度ドープ層２１Ｂの広
がりは最小限に抑止される。次に図５（Ｅ）の工程にお
いて、図５（Ｄ）の構造上にＷあるいはポリシリコン等
の導体膜２６を、前記Ｔａ2 Ｏ5 膜２４を覆うように堆
積し、さらに図５（Ｆ）の工程において前記導体膜２６
およびその下のＴａ2 Ｏ5 膜２４をパターニングしてゲ
ート電極２６Ａおよびゲート酸化膜２４Ａを形成する。
さらに、通常どおり前記ゲート電極２６Ａを自己整合マ
スクに使い、不純物元素を前記Ｓｉ基板１１の活性領域
中に低濃度でイオン注入することにより、前記ゲート電
極２６Ａの両側に低濃度拡散領域２１Ｃ1 および２１Ｃ
2 が形成される。
熱処理は短時間であり、前記低濃度ドープ層２１Ｂの広
がりは最小限に抑止される。次に図５（Ｅ）の工程にお
いて、図５（Ｄ）の構造上にＷあるいはポリシリコン等
の導体膜２６を、前記Ｔａ2 Ｏ5 膜２４を覆うように堆
積し、さらに図５（Ｆ）の工程において前記導体膜２６
およびその下のＴａ2 Ｏ5 膜２４をパターニングしてゲ
ート電極２６Ａおよびゲート酸化膜２４Ａを形成する。
さらに、通常どおり前記ゲート電極２６Ａを自己整合マ
スクに使い、不純物元素を前記Ｓｉ基板１１の活性領域
中に低濃度でイオン注入することにより、前記ゲート電
極２６Ａの両側に低濃度拡散領域２１Ｃ1 および２１Ｃ
2 が形成される。
【００２８】さらに、前記ゲート電極２６Ａの両側壁面
上に側壁絶縁膜２７Ａ1 および２７Ａ2 を形成し、前記
ゲート電極２６Ａおよび側壁絶縁膜２７Ａ1 ，２７Ａ2
を自己整合マスクに前記不純物元素を高濃度でイオン注
入することにより、ソース領域あるいはドレイン領域と
して機能する高濃度拡散領域２１Ｄ1 および２１Ｄ
2が、前記低濃度拡散領域２１Ｃ1 ，２１Ｃ2 のそれぞ
れ外側に形成される。すなわち、図５（Ｆ）の工程によ
り、高速動作に有利なＬＤＤ（lightly doped-drain ）
構造のＭＯＳ型半導体装置が得られる。
上に側壁絶縁膜２７Ａ1 および２７Ａ2 を形成し、前記
ゲート電極２６Ａおよび側壁絶縁膜２７Ａ1 ，２７Ａ2
を自己整合マスクに前記不純物元素を高濃度でイオン注
入することにより、ソース領域あるいはドレイン領域と
して機能する高濃度拡散領域２１Ｄ1 および２１Ｄ
2が、前記低濃度拡散領域２１Ｃ1 ，２１Ｃ2 のそれぞ
れ外側に形成される。すなわち、図５（Ｆ）の工程によ
り、高速動作に有利なＬＤＤ（lightly doped-drain ）
構造のＭＯＳ型半導体装置が得られる。
【００２９】図５（Ｆ）の半導体装置では、ゲート絶縁
膜として従来のＳｉＯ2 膜の代わりにＴａ2 Ｏ5 膜２４
を使っているため、膜厚が大きくても、非常に薄いＳｉ
Ｏ2膜と等価な効果が得られる。このため、微細化され
た半導体装置において、スケーリング則の要請を満たし
つつ、トンネル電流によるゲートリークを抑制すること
が可能になる。また、図５（Ｆ）の構造では、Ｔａ2 Ｏ
5 膜２４は、ＮＯ雰囲気中における紫外線を照射しなが
らの低温熱処理を施されているため、紫外線により励起
された窒素ラジカルがＳｉ基板表面のＳｉのダングリン
グボンドを終端し、このため図５（Ｄ）の工程において
酸化性雰囲気中において前記Ｔａ2 Ｏ5膜２４の結晶化
熱処理を行っても、前記化学酸化膜２３の下に酸化膜が
成長することはない。 ［第２実施例］図６（Ａ）〜（Ｃ）、および図７（Ｄ）
〜（Ｅ）は、本発明の第２実施例による半導体装置の製
造工程を示す。ただし図中、先に説明した部分には同一
の参照符号を付し、説明を省略する。
膜として従来のＳｉＯ2 膜の代わりにＴａ2 Ｏ5 膜２４
を使っているため、膜厚が大きくても、非常に薄いＳｉ
Ｏ2膜と等価な効果が得られる。このため、微細化され
た半導体装置において、スケーリング則の要請を満たし
つつ、トンネル電流によるゲートリークを抑制すること
が可能になる。また、図５（Ｆ）の構造では、Ｔａ2 Ｏ
5 膜２４は、ＮＯ雰囲気中における紫外線を照射しなが
らの低温熱処理を施されているため、紫外線により励起
された窒素ラジカルがＳｉ基板表面のＳｉのダングリン
グボンドを終端し、このため図５（Ｄ）の工程において
酸化性雰囲気中において前記Ｔａ2 Ｏ5膜２４の結晶化
熱処理を行っても、前記化学酸化膜２３の下に酸化膜が
成長することはない。 ［第２実施例］図６（Ａ）〜（Ｃ）、および図７（Ｄ）
〜（Ｅ）は、本発明の第２実施例による半導体装置の製
造工程を示す。ただし図中、先に説明した部分には同一
の参照符号を付し、説明を省略する。
【００３０】図６（Ａ）〜（Ｃ）は、先の実施例におけ
る図４（Ａ）〜（Ｃ）の工程と実質的に同一であり、説
明を省略する。本実施例では図６（Ｃ）の工程の後、図
７（Ｄ）の工程において熱処理雰囲気をＮＯ雰囲気から
Ｎ2 雰囲気に戻し、基板温度を４５０°Ｃまで降下させ
る。次に基板温度が安定した段階で、雰囲気をさらに前
記Ｎ2 雰囲気からＯ2 雰囲気あるいはＯ3 雰囲気に切り
替え、酸素ラジカルＯ* を発生できる波長の紫外光を、
典型的には５分間にわたり照射し、発生した酸素ラジカ
ルＯ* により前記Ｔａ2Ｏ5 膜２４中の酸素欠損を補償
する。図６（Ｃ）の工程では熱処理温度が低いため、Ｔ
ａ2 Ｏ5 膜２４中に結晶化は生じない。
る図４（Ａ）〜（Ｃ）の工程と実質的に同一であり、説
明を省略する。本実施例では図６（Ｃ）の工程の後、図
７（Ｄ）の工程において熱処理雰囲気をＮＯ雰囲気から
Ｎ2 雰囲気に戻し、基板温度を４５０°Ｃまで降下させ
る。次に基板温度が安定した段階で、雰囲気をさらに前
記Ｎ2 雰囲気からＯ2 雰囲気あるいはＯ3 雰囲気に切り
替え、酸素ラジカルＯ* を発生できる波長の紫外光を、
典型的には５分間にわたり照射し、発生した酸素ラジカ
ルＯ* により前記Ｔａ2Ｏ5 膜２４中の酸素欠損を補償
する。図６（Ｃ）の工程では熱処理温度が低いため、Ｔ
ａ2 Ｏ5 膜２４中に結晶化は生じない。
【００３１】次に、先の実施例の図５（Ｄ）の工程に対
応する図７（Ｅ）の工程において前記Ｔａ2 Ｏ5 膜２４
を結晶化し、さらに図５（Ｅ）の工程に対応する図７
（Ｆ）の工程において前記Ｔａ2 Ｏ5 膜２４上にＷある
いはポリシリコン等の導電膜２６を堆積し、さらにこの
ようにして得られた図７（Ｆ）の構造に対して図５
（Ｆ）の工程を行うことにより、先に図５（Ｆ）で説明
したのと同様な構造の半導体装置が得られる。
応する図７（Ｅ）の工程において前記Ｔａ2 Ｏ5 膜２４
を結晶化し、さらに図５（Ｅ）の工程に対応する図７
（Ｆ）の工程において前記Ｔａ2 Ｏ5 膜２４上にＷある
いはポリシリコン等の導電膜２６を堆積し、さらにこの
ようにして得られた図７（Ｆ）の構造に対して図５
（Ｆ）の工程を行うことにより、先に図５（Ｆ）で説明
したのと同様な構造の半導体装置が得られる。
【００３２】本実施例においても、前記Ｔａ2 Ｏ5 膜２
４の酸素欠損補償および結晶化の際に、前記Ｓｉ基板と
Ｔａ2 Ｏ5 膜２４との間の酸化膜２３が成長することが
なく、このため高い誘電率を有するＴａ2 Ｏ5 をゲート
絶縁膜として使ったことにより、ゲート絶縁膜の実効的
な膜厚を、スケーリング則に従って、効果的に減少させ
ることができる。
４の酸素欠損補償および結晶化の際に、前記Ｓｉ基板と
Ｔａ2 Ｏ5 膜２４との間の酸化膜２３が成長することが
なく、このため高い誘電率を有するＴａ2 Ｏ5 をゲート
絶縁膜として使ったことにより、ゲート絶縁膜の実効的
な膜厚を、スケーリング則に従って、効果的に減少させ
ることができる。
【００３３】なお、本発明はＴａ2 Ｏ5 膜をゲート絶縁
膜とした半導体装置に限定されるものではなく、ＳｒＴ
ｉＯ3 等のペロブスカイト型構造を有する高誘電体膜を
使った半導体装置に対しても適用可能である。以上、本
発明を好ましい実施例について説明したが、本発明はか
かる特定の実施例に限定されるものではなく、特許請求
の範囲に記載した要旨内において様々な変形・変更が可
能である。
膜とした半導体装置に限定されるものではなく、ＳｒＴ
ｉＯ3 等のペロブスカイト型構造を有する高誘電体膜を
使った半導体装置に対しても適用可能である。以上、本
発明を好ましい実施例について説明したが、本発明はか
かる特定の実施例に限定されるものではなく、特許請求
の範囲に記載した要旨内において様々な変形・変更が可
能である。
【００３４】
【発明の効果】請求項１〜１０記載の本発明の特徴によ
れば、Ｓｉ基板上にＴａ2 Ｏ5 等の高誘電体膜を堆積す
る際に、堆積したＴａ2 Ｏ5 膜を紫外励起された窒素ラ
ジカルおよび酸素ラジカルの存在下、低い温度で熱処理
することにより、窒素ラジカルはＳｉ基板表面のダング
リングボンドを速やかに終端し、一方酸素ラジカルは、
Ｔａ2 Ｏ5 膜中の酸素欠損を速やかに補償する。特に窒
素ラジカルはＳｉ基板表面のダングリングボンドを終端
する結果、Ｓｉ基板の表面にＮの濃集した、組成が一般
にＳｉＯＮで表されるような層状の領域を形成し、その
結果さらに前記Ｔａ2 Ｏ5 膜を酸化性雰囲気中において
高温で熱処理し、結晶化しても、Ｓｉ基板表面に酸化膜
が成長することがない。また、前記Ｔａ2 Ｏ5 膜の酸素
欠損補償も低温で行われるため、高温での熱処理時間が
減少し、前記Ｔａ2 Ｏ5 膜を半導体装置のゲート絶縁膜
に使った場合、チャネル領域中に導入された不純物元素
の拡散が最小化され、しきい値特性の変動が抑制され
る。
れば、Ｓｉ基板上にＴａ2 Ｏ5 等の高誘電体膜を堆積す
る際に、堆積したＴａ2 Ｏ5 膜を紫外励起された窒素ラ
ジカルおよび酸素ラジカルの存在下、低い温度で熱処理
することにより、窒素ラジカルはＳｉ基板表面のダング
リングボンドを速やかに終端し、一方酸素ラジカルは、
Ｔａ2 Ｏ5 膜中の酸素欠損を速やかに補償する。特に窒
素ラジカルはＳｉ基板表面のダングリングボンドを終端
する結果、Ｓｉ基板の表面にＮの濃集した、組成が一般
にＳｉＯＮで表されるような層状の領域を形成し、その
結果さらに前記Ｔａ2 Ｏ5 膜を酸化性雰囲気中において
高温で熱処理し、結晶化しても、Ｓｉ基板表面に酸化膜
が成長することがない。また、前記Ｔａ2 Ｏ5 膜の酸素
欠損補償も低温で行われるため、高温での熱処理時間が
減少し、前記Ｔａ2 Ｏ5 膜を半導体装置のゲート絶縁膜
に使った場合、チャネル領域中に導入された不純物元素
の拡散が最小化され、しきい値特性の変動が抑制され
る。
【図１】（Ａ）〜（Ｃ）は、従来のＴａ2 Ｏ5 ゲート絶
縁膜の形成工程を示す図である。
縁膜の形成工程を示す図である。
【図２】（Ａ）〜（Ｃ）は、本発明の原理を説明する図
である。
である。
【図３】（Ａ），（Ｂ）は、本発明の原理を説明する別
の図である。
の図である。
【図４】（Ａ）〜（Ｃ）は、本発明の第１実施例による
半導体装置の製造方法を説明する図（その１）である。
半導体装置の製造方法を説明する図（その１）である。
【図５】（Ｄ）〜（Ｆ）は、本発明の第１実施例による
半導体装置の製造方法を説明する図（その２）である。
半導体装置の製造方法を説明する図（その２）である。
【図６】（Ａ）〜（Ｃ）は、本発明の第２実施例による
半導体装置の製造方法を説明する図（その１）である。
半導体装置の製造方法を説明する図（その１）である。
【図７】（Ｄ）〜（Ｆ）は、本発明の第２実施例による
半導体装置の製造方法を説明する図（その２）である。
半導体装置の製造方法を説明する図（その２）である。
１１，２１ Ｓｉ基板 １１Ａ，２１Ｂ チャネルドープ領域 １１Ｂ Ｎ濃集層 １１Ｘ ダングリングボンド １２ Ｔａ2 Ｏ5 膜 １２Ｘ 酸素欠損 １３ ＳｉＯ2 膜 １４，２５ ＮＯ雰囲気 ２１Ａ 活性領域 ２１Ｃ1 ，２１Ｃ2 ＬＤＤ領域 ２１Ｄ1 ，２１Ｄ2 拡散領域 ２３ 化学酸化膜 ２４ Ｔａ2 Ｏ5 膜 ２４Ａ Ｔａ2 Ｏ5 ゲート絶縁膜 ２６ 導電膜 ２６Ａ ゲート電極 ２７Ａ1 ，２７Ａ2 側壁絶縁膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F040 DA06 DC01 EC07 EC08 ED01 ED03 EF02 FA17 FA19 FB02 FB05 FC00 5F058 BA20 BC03 BC20 BD01 BD05 BD15 BF02 BF73 BF74 BF78 BJ01
Claims (10)
- 【請求項１】 Ｓｉ基板と、 前記Ｓｉ基板上に形成された高誘電体膜とを含む半導体
装置において、 前記Ｓｉ基板は、前記Ｓｉ基板の表面に、Ｎの濃集した
層状領域を含むことを特徴とする半導体装置。 - 【請求項２】 前記Ｓｉ基板中には第１および第２の拡
散領域が、間にチャネル領域を隔てて形成されており、
前記高誘電体膜はＴａ2 Ｏ5 よりなり前記チャネル領域
を覆うように形成され、前記高誘電体膜上にはゲート電
極が形成されていることを特徴とする半導体装置。 - 【請求項３】 前記Ｎの濃集した層状領域は、Ｎを１原
子％以上の濃度で含むことを特徴とする請求項１または
２記載の半導体装置。 - 【請求項４】 前記Ｎの濃集した層状領域は、約１ｎｍ
の厚さを有することを特徴とする請求項１〜３のうち、
いずれか一項記載の半導体装置。 - 【請求項５】 前記Ｓｉ基板上には、前記高誘電体膜に
接して、酸化膜が形成されていることを特徴とする請求
項１〜４のうち、いずれか一項記載の半導体装置。 - 【請求項６】 前記Ｎの濃集した層状領域は、ＳｉＯＮ
で表される組成を有することを特徴とする請求項１〜５
のうち、いずれか一項記載の半導体装置。 - 【請求項７】 Ｓｉ基板上に高誘電体膜を堆積する工程
と、 前記高誘電体膜を、ＮとＯとを含む雰囲気中において熱
処理する工程とを含み、 前記熱処理工程は、紫外光を照射しながら実行されるこ
とを特徴とする半導体装置の製造方法。 - 【請求項８】 前記高誘電体膜はＴａ2 Ｏ5 よりなり、
前記ＮとＯとを含む雰囲気は、ＮＯまたはＮ2 Ｏ雰囲気
であることを特徴とする請求項６記載の半導体装置の製
造方法。 - 【請求項９】 さらに前記熱処理工程の後、前記高誘電
体膜中の酸素欠損を補償する工程と、前記高誘電体膜を
結晶化する工程とを含むことを特徴とする請求項７また
は８記載の半導体装置の製造方法。 - 【請求項１０】 前記酸素欠損を補償する工程は、Ｏ2
またはＯ3 雰囲気中において、紫外線を照射しながら、
前記高誘電体膜中において実質的な結晶化が生じないよ
うな温度で実行されることを特徴とする請求項７〜９の
うち、いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36554799A JP2001185548A (ja) | 1999-12-22 | 1999-12-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36554799A JP2001185548A (ja) | 1999-12-22 | 1999-12-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001185548A true JP2001185548A (ja) | 2001-07-06 |
Family
ID=18484531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36554799A Withdrawn JP2001185548A (ja) | 1999-12-22 | 1999-12-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001185548A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003049173A1 (fr) * | 2001-12-07 | 2003-06-12 | Tokyo Electron Limited | Procede de nitruration de film isolant, dispositif a semi-conducteur et son procede de production et dispositif et procede de traitement de surface |
| US6613702B2 (en) | 2001-08-30 | 2003-09-02 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| KR100493418B1 (ko) * | 2001-12-20 | 2005-06-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| JP2007123662A (ja) * | 2005-10-31 | 2007-05-17 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JPWO2005048337A1 (ja) * | 2003-11-14 | 2007-05-31 | 東京エレクトロン株式会社 | プラズマ着火方法および基板処理方法 |
| JP2007194652A (ja) * | 2001-06-21 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7629232B2 (en) | 2005-09-30 | 2009-12-08 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
-
1999
- 1999-12-22 JP JP36554799A patent/JP2001185548A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007194652A (ja) * | 2001-06-21 | 2007-08-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7101594B2 (en) | 2001-08-30 | 2006-09-05 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| US6613702B2 (en) | 2001-08-30 | 2003-09-02 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| US6683005B2 (en) | 2001-08-30 | 2004-01-27 | Micron Technology, Inc. | Method of forming capacitor constructions |
| US6720272B2 (en) | 2001-08-30 | 2004-04-13 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| US6764956B2 (en) | 2001-08-30 | 2004-07-20 | Micron Technology, Inc. | Methods of treating dielectric materials |
| US6927112B2 (en) | 2001-12-07 | 2005-08-09 | Tokyo Electron Limited | Radical processing of a sub-nanometer insulation film |
| WO2003049173A1 (fr) * | 2001-12-07 | 2003-06-12 | Tokyo Electron Limited | Procede de nitruration de film isolant, dispositif a semi-conducteur et son procede de production et dispositif et procede de traitement de surface |
| KR100493418B1 (ko) * | 2001-12-20 | 2005-06-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| JPWO2005048337A1 (ja) * | 2003-11-14 | 2007-05-31 | 東京エレクトロン株式会社 | プラズマ着火方法および基板処理方法 |
| JP4593477B2 (ja) * | 2003-11-14 | 2010-12-08 | 東京エレクトロン株式会社 | 基板処理方法 |
| US7629232B2 (en) | 2005-09-30 | 2009-12-08 | Kabushiki Kaisha Toshiba | Semiconductor storage device and manufacturing method thereof |
| JP2007123662A (ja) * | 2005-10-31 | 2007-05-17 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2008288227A (ja) * | 2007-05-15 | 2008-11-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727148B1 (en) | ULSI MOS with high dielectric constant gate insulator | |
| US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
| US6667251B2 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
| JP3963961B2 (ja) | 半導体装置の作製方法 | |
| US20060214198A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| US6849908B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100455594B1 (ko) | 반도체 장치 제조 방법 | |
| JP2001185548A (ja) | 半導体装置およびその製造方法 | |
| JP2001291861A (ja) | Ｍｏｓトランジスタ、トランジスタ製造方法 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| US20020068407A1 (en) | MOS transistor fabrication method | |
| KR0161735B1 (ko) | 반도체 소자의 제조방법 | |
| US20050285112A1 (en) | Thin film transistor and method for fabricating the same | |
| JP3145929B2 (ja) | 半導体装置の製造方法 | |
| US6979658B2 (en) | Method of fabricating a semiconductor device containing nitrogen in a gate oxide film | |
| CN100492602C (zh) | 处理包含含氧氮化硅介质层的半导体器件的方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH04320378A (ja) | メモリトランジスタ | |
| US20020187651A1 (en) | Method for making a semiconductor device | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH04313272A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05102482A (ja) | Ｐｍｏｓｆｅｔの構造およびその製造方法 | |
| JPH0196960A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070306 |