TWI559456B - 浮置閘極與非揮發性記憶胞的製造方法 - Google Patents
浮置閘極與非揮發性記憶胞的製造方法 Download PDFInfo
- Publication number
- TWI559456B TWI559456B TW104118516A TW104118516A TWI559456B TW I559456 B TWI559456 B TW I559456B TW 104118516 A TW104118516 A TW 104118516A TW 104118516 A TW104118516 A TW 104118516A TW I559456 B TWI559456 B TW I559456B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductor
- conductor layer
- volatile memory
- memory cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000004020 conductor Substances 0.000 claims description 128
- 238000000034 method Methods 0.000 claims description 87
- 238000002955 isolation Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 11
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 11
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 7
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 126
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
Description
本發明是有關於一種半導體元件的製造方法，且特別是有關於一種浮置閘極與非揮發性記憶胞的製造方法。
非揮發性記憶體由於具有可多次進行資料的存入、讀取、抹除等動作，且存入的資料在斷電後也不會消失的優點，已廣泛採用在個人電腦和電子設備。
典型的一種非揮發性記憶體設計成具有非揮發性記憶胞(Non-volatile Memory Cell)結構，其中包括依序設置於基底上的穿隧介電層、浮置閘極(Floating Gate)、閘間介電層以及控制閘極(Control Gate)。
典型的一種非揮發性記憶胞結構的製程為依序於基底上形成穿隧介電材料層、浮置閘極材料層、閘間介電材料層與控制閘極材料層後，經微影蝕刻製程定義出上述非揮發性記憶胞結構，並於非揮發性記憶胞結構間形成隔離結構。
然而，因電路設計與應用等需求，一種非揮發性記憶體
除了具有非揮發性記憶胞結構外，更具有邏輯電路結構。在製程上需整合非揮發性記憶胞結構的製程與邏輯電路結構的製程。不同於上述非揮發性記憶胞結構的製程，典型的邏輯電路結構的製程會先於基底中定義隔離結構與主動區，其中隔離結構的頂面會高於基底的頂面，兩者之間有一高度差(step-high)。為了使相似功能的材料層能同時應用於非揮發性記憶胞結構與邏輯電路結構上，一般偏好使用相似典型的邏輯電路結構的製程，亦即先於基底中定義隔離結構與主動區。
但是，由於使用相似典型的邏輯電路結構的製程時，隔離結構的頂面會高於基底的頂面，在後續形成非揮發性記憶胞結構的過程中，非揮發性記憶胞的浮置閘極在邊緣區域易具有尖角且在中心區域易具有凹陷，此尖角與此凹陷會造成局部電場集中，在記憶胞執行程式化與抹除等步驟時，容易有漏電等的情況產生，造成資料判讀錯誤等問題，進而影響到半導體元件的可靠度。
本發明提供一種浮置閘極的製造方法，可調整浮置閘極的形狀，進而增加半導體元件的可靠度。
本發明提供一種非揮發性記憶胞的製造方法，可調整非揮發性記憶胞的浮置閘極的形狀，進而增加半導體元件的可靠度。
本發明的一種浮置閘極的製造方法，包括下列步驟。首
先，提供具有多個隔離結構的基底，其中隔離結構的頂面高於基底的頂面。接著於基底上形成第一導體層。然後於第一導體層上形成犧牲層。再來移除部份犧牲層，而保留隔離結構之間的第一導體層上的犧牲層。接著以犧牲層為罩幕，移除部份第一導體層，以於相鄰的隔離結構之間形成導體結構。之後再移除剩餘的犧牲層。然後於基底上形成第二導體層，其中第二導體層電性連接導體結構。以及圖案化第二導體層與導體結構，以形成浮置閘極。
在本發明的一實施例中，上述的浮置閘極的製造方法中，在於基底上形成第一導體層的步驟前，更包括下列步驟：於隔離結構之間的基底上形成穿隧介電層。
在本發明的一實施例中，上述的浮置閘極的製造方法中，形成第一導體層、犧牲層與第二導體層的方法分別包括化學氣相沉積法。
在本發明的一實施例中，上述的浮置閘極的製造方法中，移除犧牲層的方法包括濕式蝕刻法。
在本發明的一實施例中，上述的浮置閘極的製造方法中，移除部份第一導體層的方法包括乾式蝕刻法或濕式蝕刻法。
在本發明的一實施例中，上述的浮置閘極的製造方法中，犧牲層的材料包括氧化矽或氮化矽。
在本發明的一實施例中，上述的浮置閘極的製造方法中，第一導體層與第二導體層的材料分別包括多晶矽或摻雜多晶矽。
本發明的一種非揮發性記憶胞的製造方法，包括下列步驟。首先，提供具有多個隔離結構的基底，其中隔離結構的頂面高於基底的頂面。接著於隔離結構之間的基底上形成穿隧介電層。然後於基底上形成第一導體層。再來於第一導體層上形成犧牲層。接著移除部份犧牲層，而保留隔離結構之間的第一導體層上的犧牲層。然後以犧牲層為罩幕，移除部份第一導體層，以於相鄰的隔離結構之間形成第一導體結構。之後再移除剩餘的犧牲層。然後於基底上形成第二導體層，其中第二導體層電性連接第一導體結構。然後圖案化第二導體層與第一導體結構，以形成第二導體結構。再來於基底上依序形成介電層與第三導體層。以及圖案化第三導體層、介電層與第二導體結構，以形成非揮發性記憶胞。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，形成第一導體層、犧牲層、第二導體層、介電層與第三導體層的方法分別包括化學氣相沉積法。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，移除犧牲層的方法包括濕式蝕刻法。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，移除第一導體層的方法包括乾式蝕刻法或濕式蝕刻法。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，犧牲層的材料包括氧化矽或氮化矽。
在本發明的一實施例中，上述的非揮發性記憶胞的製造
方法中，第一導體層、第二導體層與第三導體層的材料分別包括多晶矽或摻雜多晶矽。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，介電層的材料包括氧化矽/氮化矽/氧化矽。
在本發明的一實施例中，上述的非揮發性記憶胞的製造方法中，第三導體層作為控制閘極，介電層作為閘間介電層，第二導體結構作為浮置閘極。
基於上述，本發明提供的一種浮置閘極的製造方法，在相鄰的隔離結構之間形成導體結構。此導體結構填補了部分相鄰的隔離結構之間的溝槽，在後續形成浮置閘極的過程中，可調整浮置閘極的形狀，使其形狀平坦，進而增加半導體元件的可靠度。
基於上述，本發明提供的一種非揮發性記憶胞的製造方法，可整合非揮發性記憶胞結構與邏輯電路結構的製程，使非揮發性記憶胞結構與邏輯電路結構在同一個製造流程中一起形成。
基於上述，本發明提供一種非揮發性記憶胞的製造方法，在相鄰的隔離結構之間形成導體結構。此導體結構填補了部分相鄰的隔離結構之間的溝槽，在後續形成浮置閘極的過程中，可調整非揮發性記憶胞的浮置閘極的形狀，使其形狀平坦。進而在後續形成控制閘極的過程中，使控制閘極的形狀平坦，進而增加半導體元件的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基底
102‧‧‧隔離結構
104‧‧‧穿隧介電層
106‧‧‧溝槽
110、116、122‧‧‧導體層
112‧‧‧犧牲層
114、118‧‧‧導體結構
120‧‧‧介電層
圖1A到圖1G為依照本發明之實施例所繪示的一種非揮發性記憶胞的製作流程的剖面示意圖。
圖1A到圖1G為依照本發明之實施例所繪示的一種非揮發性記憶胞的製作流程的剖面示意圖。
請參照圖1A，提供具有多個隔離結構102的基底100，隔離結構102的頂面高於基底100的頂面。隔離結構102例如是淺溝渠隔離結構。隔離結構102之間具有溝槽106。
接著，於隔離結構102之間的基底100上形成穿隧介電層104。穿隧介電層104的材料包括介電材料，例如是氧化矽。穿隧介電層104的形成方法例如是熱氧化法或化學氣相沈積法。
請參照圖1B，於基底100上形成導體層110。導體層110的材料包括導體材料，例如是多晶矽或摻雜多晶矽等。導體層110的形成方法例如是化學氣相沈積法。
然後，於導體層110上形成犧牲層112。犧牲層112的材料需與導體層110的材料有適當的蝕刻選擇比，除此之外並無特別限制，在本實施例中例如是氧化矽或氮化矽。犧牲層112的形成方法例如是化學氣相沈積法。
請參照圖1C，移除部份犧牲層112，而保留隔離結構102
之間的導體層110上的犧牲層112。移除犧牲層112的方法例如是濕式蝕刻法，其蝕刻液例如是選自氫氟酸(HF)與磷酸(H3PO4)所組成的群組。舉例來說，當犧牲層112的材料是氧化矽時，移除犧牲層112例如是以氫氟酸(HF)為蝕刻液；而當犧牲層112的材料是氮化矽時，移除犧牲層112例如是以磷酸(H3PO4)與氫氟酸(HF)為蝕刻液。
請參照圖1D，以犧牲層112為罩幕，移除部份導體層110，以於相鄰的隔離結構102之間的溝槽106形成導體結構114。導體結構114填補了部分相鄰的隔離結構102之間的溝槽106。移除部份導體層110的方法例如是乾式蝕刻法或濕式蝕刻法。
請參照圖1E，移除犧牲層112。移除犧牲層112的方法例如是濕式蝕刻法，其蝕刻液例如是選自氫氟酸(HF)與磷酸(H3PO4)所組成的群組。舉例來說，當犧牲層112的材料是氧化矽時，移除犧牲層112例如是以氫氟酸(HF)為蝕刻液；而當犧牲層112的材料是氮化矽時，移除犧牲層112例如是以磷酸(H3PO4)與氫氟酸(HF)為蝕刻液。在移除犧牲層112的過程中，部分隔離結構102亦可能同時被移除。
接著，於基底100上形成導體層116，導體層116電性連接導體結構114。導體層116的材料包括導體材料，例如是多晶矽或摻雜多晶矽等。導體層116的形成方法例如是化學氣相沈積法。
請參照圖1F，圖案化導體層116與導體結構114，以形成條狀的導體結構118。圖案化導體層116與導體結構114的方法
例如是先於導體層116上形成圖案化光阻層，再以此圖案化光阻層為罩幕，移除部份導體層116。圖案化光阻層形成的方法例如是先於整個基底100上形成一層光阻材料層，然後進行曝光、顯影而於溝槽106上方形成與隔離結構102平行的條狀圖案化光阻層。移除部份導體層116的方法例如是乾式蝕刻法或濕式蝕刻法。留存的部分導體層116與導體結構114共同組成導體結構118。
請參照圖1G，於基底100上依序形成介電層120與導體層122。介電層120的材料包括介電材料，例如是氧化矽、氮化矽、氮氧化矽。介電層120可以是單層結構，也可以是一層以上的多層結構，例如是氧化矽/氮化矽或氧化矽/氮化矽/氧化矽層等。在本實施例中，介電層120的材料例如是氧化矽/氮化矽/氧化矽。介電層120的形成方法例如是化學氣相沉積法。導體層122的材料包括導體材料，例如是多晶矽或摻雜多晶矽等。導體層122的形成方法例如是化學氣相沈積法。
接著，圖案化導體層122、介電層120、與導體結構118，以形成非揮發性記憶胞。其中導體層122作為控制閘極，介電層120作為閘間介電層，導體結構118作為浮置閘極。
綜上所述，本發明提供的一種浮置閘極的製造方法，在相鄰的隔離結構之間形成導體結構。此導體結構填補了部分相鄰的隔離結構之間的溝槽，在後續形成浮置閘極的過程中，可調整浮置閘極的形狀，使其形狀平坦，進而增加半導體元件的可靠度。
基於上述，本發明提供的一種非揮發性記憶胞的製造方
法，可整合非揮發性記憶胞結構與邏輯電路結構的製程，使非揮發性記憶胞結構與邏輯電路結構在同一個製造流程中一起形成。
基於上述，本發明提供一種非揮發性記憶胞的製造方法，在相鄰的隔離結構之間形成導體結構。此導體結構填補了部分相鄰的隔離結構之間的溝槽，在後續形成浮置閘極的過程中，可調整非揮發性記憶胞的浮置閘極的形狀，使其形狀平坦。並且在後續形成控制閘極的過程中，使控制閘極的形狀平坦，進而增加半導體元件的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧隔離結構
104‧‧‧穿隧介電層
114、118‧‧‧導體結構
116、122‧‧‧導體層
120‧‧‧介電層
Claims (15)
- 一種浮置閘極的製造方法，包括：提供具有多個隔離結構的基底，所述隔離結構的頂面高於所述基底的頂面；於所述基底上形成第一導體層；於所述第一導體層上形成犧牲層；直接以蝕刻製程移除部份所述犧牲層，而保留所述隔離結構之間的所述第一導體層上的所述犧牲層；以所述犧牲層為罩幕，移除部份所述第一導體層，以於相鄰的所述隔離結構之間形成導體結構；移除所述犧牲層；於所述基底上形成第二導體層，所述第二導體層電性連接所述導體結構；以及圖案化所述第二導體層，經圖案化的所述第二導體層與所述導體結構共同形成浮置閘極。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，在於所述基底上形成第一導體層的步驟前，更包括：於所述隔離結構之間的所述基底上形成穿隧介電層。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，其中形成所述第一導體層、所述犧牲層與所述第二導體層的方法分別包括化學氣相沉積法。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，其中移除所述犧牲層的方法包括濕式蝕刻法。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，其中移除部份所述第一導體層的方法包括乾式蝕刻法或濕式蝕刻法。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，其中所述犧牲層的材料包括氧化矽或氮化矽。
- 如申請專利範圍第1項所述的浮置閘極的製造方法，其中所述第一導體層與所述第二導體層的材料分別包括多晶矽或摻雜多晶矽。
- 一種非揮發性記憶胞的製造方法，包括：提供具有多個隔離結構的基底，所述隔離結構的頂面高於所述基底的頂面；於所述隔離結構之間的所述基底上形成穿隧介電層；於所述基底上形成第一導體層；於所述第一導體層上形成犧牲層；直接以蝕刻製程移除部份所述犧牲層，而保留所述隔離結構之間的所述第一導體層上的所述犧牲層；以所述犧牲層為罩幕，移除部份所述第一導體層，以於相鄰的所述隔離結構之間形成第一導體結構；移除所述犧牲層；於所述基底上形成第二導體層，所述第二導體層電性連接所 述第一導體結構；圖案化所述第二導體層，經圖案化的所述第二導體層與所述第一導體結構共同形成第二導體結構；於所述基底上依序形成介電層與第三導體層；以及圖案化所述第三導體層、所述介電層與所述第二導體結構，以形成非揮發性記憶胞。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中形成所述第一導體層、所述犧牲層、所述第二導體層、所述介電層與所述第三導體層的方法分別包括化學氣相沉積法。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中移除所述犧牲層的方法包括濕式蝕刻法。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中移除所述第一導體層的方法包括乾式蝕刻法或濕式蝕刻法。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中所述犧牲層的材料包括氧化矽或氮化矽。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中所述第一導體層、所述第二導體層與所述第三導體層的材料分別包括多晶矽或摻雜多晶矽。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中所述介電層的材料包括氧化矽/氮化矽/氧化矽。
- 如申請專利範圍第8項所述的非揮發性記憶胞的製造方法，其中所述第三導體層作為控制閘極，所述介電層作為閘間介電層，所述第二導體結構作為浮置閘極。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104118516A TWI559456B (zh) | 2015-06-08 | 2015-06-08 | 浮置閘極與非揮發性記憶胞的製造方法 |
| CN201510342820.3A CN106298488B (zh) | 2015-06-08 | 2015-06-19 | 浮置栅极与非挥发性存储单元的制造方法 |
| US14/813,137 US9390931B1 (en) | 2015-06-08 | 2015-07-30 | Manufacturing method of strip-shaped conductive structures and non-volatile memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104118516A TWI559456B (zh) | 2015-06-08 | 2015-06-08 | 浮置閘極與非揮發性記憶胞的製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI559456B true TWI559456B (zh) | 2016-11-21 |
| TW201644004A TW201644004A (zh) | 2016-12-16 |
Family
ID=56321118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104118516A TWI559456B (zh) | 2015-06-08 | 2015-06-08 | 浮置閘極與非揮發性記憶胞的製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9390931B1 (zh) |
| CN (1) | CN106298488B (zh) |
| TW (1) | TWI559456B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI669805B (zh) * | 2018-01-04 | 2019-08-21 | 力晶積成電子製造股份有限公司 | 非揮發性記憶體結構及其製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554471B (en) * | 2002-09-20 | 2003-09-21 | Taiwan Semiconductor Mfg | Method for shrinking space between floating gates |
| TW200725817A (en) * | 2005-12-26 | 2007-07-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory and floating gate layer |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140182A (en) | 1999-02-23 | 2000-10-31 | Actrans System Inc. | Nonvolatile memory with self-aligned floating gate and fabrication process |
| KR100339890B1 (ko) * | 2000-08-02 | 2002-06-10 | 윤종용 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
| KR100462175B1 (ko) * | 2002-02-08 | 2004-12-16 | 삼성전자주식회사 | 부유게이트를 갖는 비휘발성 메모리 소자의 셀 및 그제조방법 |
| KR100487532B1 (ko) * | 2002-07-29 | 2005-05-03 | 삼성전자주식회사 | 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법 |
| US7183600B2 (en) * | 2003-06-03 | 2007-02-27 | Samsung Electronics Co., Ltd. | Semiconductor device with trench gate type transistor and method of manufacturing the same |
| JP5237554B2 (ja) * | 2004-10-29 | 2013-07-17 | スパンション エルエルシー | 半導体装置の製造方法 |
| US8158480B2 (en) * | 2007-06-18 | 2012-04-17 | Samsung Electronics Co., Ltd. | Method of forming a pattern for a semiconductor device, method of forming a charge storage pattern using the same method, non-volatile memory device and methods of manufacturing the same |
| KR101404669B1 (ko) * | 2007-09-27 | 2014-06-09 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| US8455923B2 (en) | 2010-07-01 | 2013-06-04 | Aplus Flash Technology, Inc. | Embedded NOR flash memory process with NAND cell and true logic compatible low voltage device |
| KR101760662B1 (ko) * | 2011-02-09 | 2017-07-25 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| CN102208368A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 具有层叠浮栅和控制栅结构的存储器的制备方法 |
| KR20130025207A (ko) * | 2011-09-01 | 2013-03-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
| JP2013089859A (ja) * | 2011-10-20 | 2013-05-13 | Toshiba Corp | 半導体装置の製造方法 |
| KR20130054011A (ko) * | 2011-11-16 | 2013-05-24 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| KR20140020476A (ko) * | 2012-08-08 | 2014-02-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조방법 |
| CN103219289A (zh) * | 2013-03-27 | 2013-07-24 | 上海宏力半导体制造有限公司 | 去除浮栅尖角的闪存及其制造方法 |
| US9385120B2 (en) * | 2014-06-05 | 2016-07-05 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2015
- 2015-06-08 TW TW104118516A patent/TWI559456B/zh active
- 2015-06-19 CN CN201510342820.3A patent/CN106298488B/zh active Active
- 2015-07-30 US US14/813,137 patent/US9390931B1/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW554471B (en) * | 2002-09-20 | 2003-09-21 | Taiwan Semiconductor Mfg | Method for shrinking space between floating gates |
| TW200725817A (en) * | 2005-12-26 | 2007-07-01 | Powerchip Semiconductor Corp | Method of manufacturing non-volatile memory and floating gate layer |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201644004A (zh) | 2016-12-16 |
| CN106298488B (zh) | 2018-10-26 |
| US9390931B1 (en) | 2016-07-12 |
| CN106298488A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008066689A (ja) | 半導体素子の製造方法 | |
| EP2455967B1 (en) | A method for forming a buried dielectric layer underneath a semiconductor fin | |
| CN106972021B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| JP4610323B2 (ja) | リセスチャネル領域を備えた半導体素子の製造方法 | |
| KR101572482B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP2009200464A (ja) | フラッシュメモリ素子及びその製造方法 | |
| JP2009164566A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
| TWI555179B (zh) | 隔離結構及具有其之非揮發性記憶體的製造方法 | |
| KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
| TWI559456B (zh) | 浮置閘極與非揮發性記憶胞的製造方法 | |
| JP2006121023A (ja) | フラッシュメモリ素子の製造方法 | |
| CN105633021A (zh) | 半导体元件的制造方法 | |
| KR101725978B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2007013171A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| KR100672138B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| JP2008141153A (ja) | 半導体メモリ素子およびその製造方法 | |
| TWI508232B (zh) | 非揮發性記憶胞及其造方法 | |
| CN106024590A (zh) | 缩小控制栅接触窗区域尺寸的方法 | |
| CN102856378B (zh) | 包角晶体管及其制造方法 | |
| JP2007013170A (ja) | フラッシュメモリ素子、その駆動方法および製造方法 | |
| KR100632048B1 (ko) | 플래시 메모리의 부유 게이트 형성 방법 | |
| TWI756043B (zh) | 非揮發性記憶體結構及其製造方法 | |
| TWI786813B (zh) | 浮置閘極的製造方法 | |
| TWI499043B (zh) | 快閃記憶體元件之製造方法 |