CN102208368A - 具有层叠浮栅和控制栅结构的存储器的制备方法 - Google Patents

具有层叠浮栅和控制栅结构的存储器的制备方法 Download PDF

Info

Publication number
CN102208368A
CN102208368A CN2011101420622A CN201110142062A CN102208368A CN 102208368 A CN102208368 A CN 102208368A CN 2011101420622 A CN2011101420622 A CN 2011101420622A CN 201110142062 A CN201110142062 A CN 201110142062A CN 102208368 A CN102208368 A CN 102208368A
Authority
CN
China
Prior art keywords
floating boom
memory
layer
control gate
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101420622A
Other languages
English (en)
Inventor
宗登刚
李荣林
徐爱斌
于涛
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011101420622A priority Critical patent/CN102208368A/zh
Publication of CN102208368A publication Critical patent/CN102208368A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种具有层叠浮栅和控制栅结构的存储器的制备方法，包括如下步骤：在所述存储器的有源区形成沟槽隔离结构；在所述有源区和所述沟槽隔离结构的表面形成浮栅层；刻蚀所述浮栅层形成浮栅；在所述浮栅表面和所述浮栅之间的间隙形成平坦化层；对所述平坦化层和所述浮栅进行平坦化处理，直至所述浮栅的表面被平坦化；去除所述浮栅间隙的平坦化层；在所述平坦化的浮栅表面形成介质层；在所述介质层的表面形成控制栅。采用本发明的方法制备的形成的存储器有利于数据的长期保存。

Description

具有层叠浮栅和控制栅结构的存储器的制备方法
技术领域
本发明涉及一种具有层叠浮栅和控制栅结构的存储器的制备方法，尤其涉及一种具有层叠浮栅和控制栅结构的闪存(Flash)的制备方法。
背景技术
半导体工业的新发展带动了具有层叠浮栅和控制栅结构的存储器技术的发展，美国专利US5912842公开了一种非易失PMOS二晶体管存储单元，如图1所示。所述PMOS二晶体管存储单元包括形成在P-衬底10的n-阱区11中的PMOS浮栅(FG)晶体管13和PMOS选择晶体管14。第一P+扩散15用作浮栅晶体管13的源极，第二P+扩散16用作浮栅晶体管13的漏极和选择晶体管14的源极，第三P+扩散17用作选择晶体管14的漏极。沟道区18在浮栅晶体管13的源极和漏极之间的n-阱区11内延伸。薄的隧道氧化层19使多晶硅浮栅20与n-阱区11绝缘。在编程时，浮栅晶体管13是耗尽型器件，即在浮栅20带负电时形成有沟道区18。介质层21使控制栅22与浮栅20绝缘。为了形成独立的比特(bit)单元，所述浮栅20分段(segmented)位于所述控制栅22下方。流过选择晶体管14的电流受选择栅23上施加的电压的控制。
图2到图4是图1所示的存储器的层叠浮栅和控制栅结构的制备方法的各步骤示意图。首先，在存储器的有源区(active area)31形成沟槽隔离结构32，在所述有源区31和所述沟槽隔离结构32的表面形成浮栅层33，如图2所示。刻蚀所述浮栅层32以形成浮栅，相邻两个浮栅在所述沟槽隔离结构32对应的位置形成间隙(slot)34，如图3所示。在所述浮栅表面和所述浮栅的间隙34形成介质层35和控制栅(图未示)，如图4所示。
然而，由于在形成所述浮栅层33时，所述浮栅层33在邻近所述沟槽隔离结构32的位置处不平坦，从而导致所述浮栅层33在形成浮栅时，浮栅在邻近所述沟槽隔离结构32的位置处形成尖端(sharp corner tip)36，从而增强了所述浮栅处的电场强度，不利于所述存储器数据的长期保存(poor data retention)。
发明内容
本发明的目的在于提供一种有利于存储器数据长期保存的具有层叠浮栅和控制栅结构的存储器的制备方法。
一种具有层叠浮栅和控制栅结构的存储器的制备方法，包括如下步骤：在所述存储器的有源区形成沟槽隔离结构；在所述有源区和所述沟槽隔离结构的表面形成浮栅层；刻蚀所述浮栅层形成浮栅；在所述浮栅表面和所述浮栅之间的间隙形成平坦化层；对所述平坦化层和所述浮栅进行平坦化处理，直至所述浮栅的表面被平坦化；去除所述浮栅间隙的平坦化层；在所述平坦化的浮栅表面形成介质层；在所述介质层的表面形成控制栅。
上述方法优选的一种技术方案，所述存储器为FLASH存储器。
上述方法优选的一种技术方案，所述沟槽隔离结构为浅沟槽隔离结构。
上述方法优选的一种技术方案，所述浮栅层为多晶硅层。
上述方法优选的一种技术方案，所述平坦化层为氮化硅层。
上述方法优选的一种技术方案，采用化学机械研磨的方式对所述平坦化层进行平坦化处理。
上述方法优选的一种技术方案，利用化学或物理气相沉积方式形成所述平坦化层。
上述方法优选的一种技术方案，采用湿法刻蚀的方式去除所述浮栅间隙的平坦化层。
上述方法优选的一种技术方案，所述介质层为氧化层-氮化层-氧化层三层结构。
与现有技术相比，本发明的具有层叠浮栅和控制栅结构的存储器的制备方法在形成所述浮栅后，通过形成平坦化层，并对所述平坦化层进行平坦化处理，直至所述浮栅的表面被平坦化，消除所述浮栅表面的尖端。采用本发明的方法形成的存储器并不会增加所述浮栅处的电场强度，有利于所述存储器数据的长期保存。
附图说明
图1是一种现有技术的具有层叠浮栅和控制栅结构的存储器的剖面结构示意图。
图2到图4是图1所示的存储器的层叠浮栅和控制栅结构的制备方法的各步骤示意图。
图5是本发明的具有层叠浮栅和控制栅结构的存储器的制备方法的流程图。
图6到图11是本发明的具有层叠浮栅和控制栅结构的存储器的制备方法的各步骤示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
请参阅图5，图5本发明的具有层叠浮栅和控制栅结构的存储器的制备方法的流程图。优选的，所述存储器为非挥发性存储器，如FLASH存储器。本发明的具有层叠浮栅和控制栅结构的存储器的制备方法包括如下步骤：
在所述存储器的有源区41形成沟槽隔离结构42，在所述有源区41和所述沟槽隔离结构42的表面形成浮栅层43，如图6所述。优选的，所述沟槽隔离结构42为浅沟槽隔离结构(STI)。
刻蚀所述浮栅层43形成浮栅44，相邻两个浮栅44在所述沟槽隔离结构42对应的位置处形成间隙45。由于所述浮栅层43在邻近所述沟槽隔离结构42的位置处表面不平坦，从而导致所述浮栅层43在形成所述浮栅44时，所述浮栅44在邻近所述沟槽隔离结构42的位置处形成尖端，如图7所示。优选的，所述浮栅层43为多晶硅层。
在所述浮栅44的表面和所述浮栅44之间的间隙45形成平坦化层46，如图8所示。优选的，所述平坦化层46为氮化硅层，利用化学或物理气相沉积的方式形成所述平坦化层46。
对所述平坦化层46和所述浮栅44进行平坦化处理，直至所述浮栅44的表面被平坦化，从而使所述浮栅44在邻近所述沟槽隔离结构42的位置处形成的尖端消失，如图9所示。优选的，采用化学机械研磨的方式(CMP)对所述平坦化层46进行平坦化处理。
去除所述浮栅44之间的间隙45的平坦化层46，如图10所示。优选的，采用湿法刻蚀的方式去除所述浮栅44之间的间隙45的平坦化层46。
在所述平坦化的浮栅44的表面和所述浮栅44之间的间隙45形成介质层(Interpoly dielectric，IPD)47，如图11所述，优选的，所述介质层47为氧化层-氮化层-氧化层(OXIDE NITRIDE OXIDE，ONO)三层结构。
在所述介质层47的表面形成控制栅。
与现有技术相比，本发明的具有层叠浮栅和控制栅结构的存储器的制备方法在形成所述浮栅44后，通过形成平坦化层46，并对所述平坦化层46进行平坦化处理，直至所述浮栅44的表面被平坦化，从而消除所述浮栅44表面的尖端。采用本发明的方法形成的存储器并不会增加所述浮栅44处的电场强度，有利于所述存储器数据的长期保存，且本发明的制备方法工艺步骤简单，成本低。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。

Claims (10)

1.一种具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，包括如下步骤：
在存储器的有源区形成沟槽隔离结构；
在所述有源区和所述沟槽隔离结构的表面形成浮栅层；
刻蚀所述浮栅层形成浮栅；
在所述浮栅表面和所述浮栅之间的间隙形成平坦化层；
对所述平坦化层和所述浮栅进行平坦化处理，直至所述浮栅的表面被平坦化；
去除所述浮栅间隙的平坦化层；
在所述平坦化的浮栅表面形成介质层；
在所述介质层的表面形成控制栅。
2.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述存储器为FLASH存储器。
3.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述沟槽隔离结构为浅沟槽隔离结构。
4.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述浮栅层为多晶硅层。
5.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述平坦化层为氮化硅层。
6.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，采用化学机械研磨的方式对所述平坦化层进行平坦化处理。
7.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，利用化学或物理气相沉积的方式形成所述平坦化层。
8.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，采用湿法刻蚀的方式去除所述浮栅间隙的平坦化层。
9.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述介质层为氧化层-氮化层-氧化层三层结构。
10.如权利要求1所述的具有层叠浮栅和控制栅结构的存储器的制备方法，其特征在于，所述存储器为非挥发性存储器。
CN2011101420622A 2011-05-27 2011-05-27 具有层叠浮栅和控制栅结构的存储器的制备方法 Pending CN102208368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101420622A CN102208368A (zh) 2011-05-27 2011-05-27 具有层叠浮栅和控制栅结构的存储器的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101420622A CN102208368A (zh) 2011-05-27 2011-05-27 具有层叠浮栅和控制栅结构的存储器的制备方法

Publications (1)

Publication Number Publication Date
CN102208368A true CN102208368A (zh) 2011-10-05

Family

ID=44697132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101420622A Pending CN102208368A (zh) 2011-05-27 2011-05-27 具有层叠浮栅和控制栅结构的存储器的制备方法

Country Status (1)

Country Link
CN (1) CN102208368A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法
CN103871969A (zh) * 2014-03-06 2014-06-18 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器及其形成方法、擦除方法
CN106298488A (zh) * 2015-06-08 2017-01-04 力晶科技股份有限公司 浮置栅极与非挥发性存储单元的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1742373A (zh) * 2003-01-22 2006-03-01 皇家飞利浦电子股份有限公司 改进的浮栅隔离及其制造方法
US20100019307A1 (en) * 2006-09-04 2010-01-28 Sang-Woo Nam Method of fabricating flash memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1742373A (zh) * 2003-01-22 2006-03-01 皇家飞利浦电子股份有限公司 改进的浮栅隔离及其制造方法
US20100019307A1 (en) * 2006-09-04 2010-01-28 Sang-Woo Nam Method of fabricating flash memory device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法
CN103871969A (zh) * 2014-03-06 2014-06-18 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器及其形成方法、擦除方法
CN103871969B (zh) * 2014-03-06 2017-02-01 上海华虹宏力半导体制造有限公司 电可擦可编程只读存储器及其形成方法、擦除方法
CN106298488A (zh) * 2015-06-08 2017-01-04 力晶科技股份有限公司 浮置栅极与非挥发性存储单元的制造方法
CN106298488B (zh) * 2015-06-08 2018-10-26 力晶科技股份有限公司 浮置栅极与非挥发性存储单元的制造方法

Similar Documents

Publication Publication Date Title
JP6182268B2 (ja) ケイ素金属浮遊ゲートを有するスプリットゲート不揮発性フラッシュメモリセル及びその製造方法
US8669607B1 (en) Methods and apparatus for non-volatile memory cells with increased programming efficiency
TWI681543B (zh) 具有變化絕緣閘極氧化物之分離閘快閃記憶體單元及其形成方法
CN102637455A (zh) 存储器阵列
CN102368479B (zh) 快闪存储器及其制作方法
CN105810721A (zh) 半导体衬底装置、半导体器件及半导体衬底的加工方法
CN107112355A (zh) 具有金属栅的分裂栅非易失性闪存存储器单元及其制造方法
US9640403B2 (en) Low electric field source erasable non-volatile memory and methods for producing same
KR101892682B1 (ko) 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스
TWI643315B (zh) 半導體結構及其製造方法
TWI724634B (zh) 具有浮動閘、耦合閘與抹除閘之記憶體單元及其製作之方法
TWI536504B (zh) 非揮發性記憶體單元、非揮發性記憶體單元製造方法及非揮發性記憶體矩陣
KR20060027080A (ko) 비휘발성 메모리 소자 및 그 제조방법
CN104246985B (zh) 形成用于非易失性存储器阵列的叠层栅结构的方法
US10243084B2 (en) Method for fabricating a flash memory
CN102208368A (zh) 具有层叠浮栅和控制栅结构的存储器的制备方法
US20160155813A1 (en) Methods and structures for split gate memory cell scaling with merged control gates
TW201535612A (zh) 低電場源極抹除非揮發性記憶體單元及其製造方法
CN103943625B (zh) 一种nand闪存器件及其制造方法
CN102163576B (zh) 分栅闪存单元及其制造方法
CN106783865B (zh) 一种存储单元的制作方法
CN105789212A (zh) 一种闪存存储单元及制作方法
CN1953161A (zh) 半导体存储装置及其制造方法
CN102693984A (zh) 一种多值非挥发存储器及其制备方法
CN103872059A (zh) P型沟道闪存器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111005