CN103219289A - 去除浮栅尖角的闪存及其制造方法 - Google Patents
去除浮栅尖角的闪存及其制造方法 Download PDFInfo
- Publication number
- CN103219289A CN103219289A CN2013101038919A CN201310103891A CN103219289A CN 103219289 A CN103219289 A CN 103219289A CN 2013101038919 A CN2013101038919 A CN 2013101038919A CN 201310103891 A CN201310103891 A CN 201310103891A CN 103219289 A CN103219289 A CN 103219289A
- Authority
- CN
- China
- Prior art keywords
- floating boom
- wedge angle
- flash memory
- removal
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000005641 tunneling Effects 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 8
- 239000006117 anti-reflective coating Substances 0.000 claims description 37
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000001312 dry etching Methods 0.000 claims description 12
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 7
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000004380 ashing Methods 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract 4
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 238000001035 drying Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012467 final product Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提出一种去除浮栅尖角的闪存的制造方法：在提供的半导体衬底有交替排列的有源区和浅沟槽隔离，有源区上有遂穿氧化层；覆盖第一多晶硅，使浅沟槽隔离上的第一多晶硅高于遂穿氧化层上的第一多晶硅；在浅沟槽隔离上开设窗口形成尖角的浮栅；在窗口中以及尖角的浮栅之上淀积有机抗反射涂层；采用基于碳的刻蚀气体对有机抗反射涂层和尖角的浮栅进行干法刻蚀形成去除尖角的浮栅，窗口中的有机抗反射涂层与去除尖角的浮栅表面平齐；通过灰化工艺去除有机抗反射涂层，再采用清洗工艺进行清洗，暴露出窗口。本发明还可形成浮栅处没有尖角的闪存，以降低栅漏电流，且去除浮栅尖角时，不会影响闪存的导电性能及可靠性。
Description
技术领域
本发明属于存储器制造领域，尤其涉及一种去除浮栅尖角的闪存及其制造方法。
背景技术
闪存元件由于具有可多次进行数据的存入、读取、擦除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种挥发性存储器元件。
如图1所示，典型的闪存元件是以掺杂的多晶硅制造浮栅(Floating Gate，FG)与控制栅极(Control Gate，CG)。而且，控制栅极直接设置在浮栅上，浮栅与控制栅极之间以叠层栅极介电层相隔，而浮栅与基底层以遂穿氧化层(Tunnel Oxide，TO)相隔，且相邻的浮栅通过基底层中设置的浅沟槽隔离(STI)隔离。当浮栅制作完成后，由于浅沟槽隔离与有源区之间存在高度差，所以浮栅在浅沟槽隔离上方是突起的。而在浅沟槽隔离处通过刻蚀开设窗口，必然形成局部尖角(sharp tip)。这个尖角会使尖角处的电场加强，具有潜在的存入数据丢失的风险。
通过降低浅沟槽隔离的高度差消除局部尖角或是通过化学机械研磨(CMP)将局部尖角平坦化，但是化学机械研磨对尖角较小
的研磨对象进行研磨，研磨精度难以控制，且容易造成损伤，因此，需要一个可以去除浮栅局部尖角的新方法。
发明内容
本发明的目的是提供一种去除浮栅尖角的闪存及其制造方法，以便可以形成浮栅处没有局部尖角的闪存，降低了栅漏电流，且去除浮栅局部尖角时，不会影响闪存的导电性能及可靠性。
为解决上述问题，本发明提供了一种去除浮栅尖角的闪存的制造方法，所述制造方法包括如下步骤：
提供一半导体衬底，所述半导体衬底有交替排列的有源区和浅沟槽隔离，所述有源区上有遂穿氧化层；
淀积第一多晶硅，用于覆盖所述遂穿氧化层和浅沟槽隔离，其中，所述浅沟槽隔离上的第一多晶硅高于所述遂穿氧化层上的第一多晶硅；
在所述浅沟槽隔离上的第一多晶硅中开设窗口，形成具有尖角的浮栅，所述窗口暴露出所述浅沟槽隔离的表面；
在所述窗口以及具有尖角的浮栅的水平表面上，淀积有机抗反射涂层；
采用基于碳的刻蚀气体对所述有机抗反射涂层和具有尖角的浮栅进行干法刻蚀，形成去除尖角的浮栅后，所述窗口中的有机抗反射涂层与所述去除尖角的浮栅表面平齐；
通过灰化工艺去除所述有机抗反射涂层后，再采用清洗工艺进行清洗，暴露出所述窗口。
进一步的，采用基于碳的刻蚀气体对所述有机抗反射涂层和尖角的浮栅进行干法刻蚀，形成去除尖角的浮栅后，所述窗口中的有机抗反射涂层与所述去除尖角的浮栅表面平齐的步骤中，
通过一终点探测装置探测到所述有机抗反射涂层下的浮栅时，停止所述干法刻蚀。
进一步的，所述有机抗反射涂层的厚度为
进一步的，所述尖角的浮栅与有机抗反射涂层的刻蚀选择比为1∶1。
进一步的，所述的基于碳的刻蚀气体为四氟化碳、三氟甲烷或二氟甲烷中的一种或多种混合气体。
进一步的，所述去除浮栅尖角的闪存的制造方法还包括如下步骤：
淀积叠层栅极介电层，用于覆盖所述去除尖角的浮栅和窗口；
形成控制栅极，所述控制栅极位于所述叠层栅极介电层之上。
为了达到本发明的另一方面，还提供一种去除浮栅尖角的闪存，所述闪存包括：
半导体衬底，所述半导体衬底具有交替排列的有源区和浅沟槽隔离，所述有源区上具有遂穿氧化层；
去除尖角的浮栅，位于所述遂穿氧化层以及与所述遂穿氧化层紧邻的部分浅沟槽隔离之上。
进一步的，所述去除浮栅尖角的闪存还包括：
叠层栅极介电层，位于所述去除尖角的浮栅和浅沟槽隔离之上；
控制栅极，位于所述叠层栅极介电层之上。
由以上技术方案可知，本发明与现有技术中具有浮栅尖角的闪存的结构相比，本发明公开的一种去除浮栅尖角的闪存及其制造方法，所述去除浮栅尖角的闪存的制造方法包括如下步骤：提供一半导体衬底，所述半导体衬底具有交替排列的有源区和浅沟槽隔离，所述有源区上具有遂穿氧化层；淀积第一多晶硅，用于覆盖所述遂穿氧化层和浅沟槽隔离，其中，所述浅沟槽隔离上的第一多晶硅高于所述遂穿氧化层上的第一多晶硅；在所述浅沟槽隔离上的第一多晶硅中开设窗口，形成具有尖角的浮栅，所述窗口暴露出所述浅沟槽隔离的表面；淀积有机抗反射涂层，用于填充所述窗口并覆盖具有尖角的浮栅的表面；采用基于碳的刻蚀气体对所述有机抗反射涂层和具有尖角的浮栅进行干法刻蚀，形成去除尖角的浮栅后，所述窗口中的抗反射层与所述去除尖角的浮栅表面平齐；通过采用灰化工艺去除所述抗反射层后，再采用清洗工艺进行清洗，暴露出所述窗口，形成去除浮栅尖角的闪存，由于有机抗反射涂层具有良好的平坦化与均匀性，并且所述有机抗反射涂层的厚度达
可以覆盖住具有尖角的浮栅，因此采用所述的干法刻蚀去除浮栅上的尖角的同时，也可以实现浮栅表面的平坦化目标而不造成其表面损伤。
此外，本发明通过终点探测装置探测到所述有机抗反射涂层下的浮栅表面时，停止所述干法刻蚀，进一步精确地控制刻蚀终点，可以避免浮栅过刻蚀。
附图说明
图1为现有技术中具有浮栅尖角的闪存的结构示意图；
图2是本发明实施例一的去除浮栅尖角的闪存的制造方法的流程示意图；
图3a至图3f是本发明实施例一的去除浮栅尖角的闪存的制造方法过程中的器件结构示意图。
图4是本发明实施例二的去除浮栅尖角的闪存的制造方法的流程示意图；
图3g是本发明实施例二的去除浮栅尖角的闪存的制造方法过程中的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
实施例一
下面以图2所示的流程示意图为例，结合图3a至3f，对本发明提供的一种去除浮栅尖角的闪存的制造方法进行详细描述。
S1：参见图3a，提供一半导体衬底1，所述半导体衬底1具有交替排列的有源区2和浅沟槽隔离3，所述有源区上具有遂穿氧化层4。具体的，所述浅沟槽隔离3的表面超过遂穿氧化层4的表面。
S2：参见图3b，淀积第一多晶硅5，所述第一多晶硅5覆盖住所述遂穿氧化层4和浅沟槽隔离3，由于所述浅沟槽隔离3的表面超过遂穿氧化层4的表面，所述浅沟槽隔离3上淀积的第一多晶硅5的表面高于所述遂穿氧化层3上淀积的第一多晶硅5的表面。
S3：参见图3c，向所述第一多晶硅5进行刻蚀，去除部分形成在所述浅沟槽隔离3上的第一多晶硅5，以在所述浅沟槽隔离3上开设窗口6，所述窗口6暴露出所述浅沟槽隔离3的表面，由于所述浅沟槽隔离3上淀积的第一多晶硅5的表面高于所述遂穿氧化层3上淀积的第一多晶硅5的表面，当开始所述窗口6后形成了具有尖角的浮栅7，所述具有尖角的浮栅7位于所述遂穿氧化层4以及与所述遂穿氧化层4紧邻的部分浅沟槽隔离3上。
S4：参见图3d，在所述窗口6以及具有尖角的浮栅7的水平表面上，淀积有机抗反射涂层8，形成厚度为
的有机抗反射涂层8，所述有机抗反射涂层8可根据不同产品，不同制程需求来定其厚度。具体的，所述有机抗反射涂层8的厚度从所述窗口6暴露出的浅沟槽隔离3的表面作为起始端算起。
所述有机抗反射涂层(Organic BARC)是一种能有效消除光反射形成驻波的抗反射材料，一般涂覆在光刻胶的底部来减少底部光的反射。而在本实施例中，利用有机抗反射涂层8良好的平坦化与均匀性，将所述具有尖角的浮栅7和窗口6的表面均完好的覆盖住，而厚的有机抗反射涂层可提供平坦化目标。
S5：参见图3e，采用基于碳的刻蚀气体对所述有机抗反射涂层8和具有尖角的浮栅7进行干法刻蚀，形成去除尖角的浮栅9后，所述窗口6中的有机抗反射涂层8与所述去除尖角的浮栅9表面平齐。
具体的，所述的基于碳的刻蚀气体采用四氟化碳(CF4)、三氟甲烷(CHF3)或二氟甲烷(CH2F2)中的一种或多种混合气体，并且所述尖角的浮栅7与有机抗反射涂层的刻蚀选择比为1∶1，能使所述具有尖角的浮栅7的刻蚀终点的精确度提高，且去除尖角的浮栅7和形成在窗口中的有机抗反射涂层8的表面得以控制至表面平齐。在本实施例中，本发明还可以通过终点探测装置探测到所述有机抗反射涂层下的浮栅表面时，停止所述干法刻蚀，进一步精确地控制刻蚀终点。
由于所述有机抗反射涂层8良好的平坦化与均匀性，可以覆盖住所述具有尖角的浮栅7，并且所述有机抗反射涂层8的厚度达
因此采用所述的干法刻蚀去除浮栅上的尖角的同时，也可以实现浮栅表面的平坦化目标而不造成其表面损伤，从而不会影响闪存的导电性能及可靠性。
S6：参见图3f，通过灰化工艺(Ashing Process)去除所述有机抗反射层8后，再采用清洗工艺(Wet Strip)进行清洗，所述清洗工艺为酸槽清洗工艺，暴露出所述窗口6’，获得去除尖角的闪存。
参见图3f，本发明形成的一种去除浮栅尖角的闪存包括：半导体衬底1，所述半导体衬底1具有交替排列的有源区2和浅沟槽隔离3，所述有源区2上具有遂穿氧化层4；去除尖角的浮栅9，位于所述遂穿氧化层4以及与所述遂穿氧化层紧邻的部分浅沟槽隔离3之上。
实施例二
步骤6之后，下面以图4所示的流程示意图为例，结合图3g可知，本发明提供的一种去除浮栅尖角的闪存的制造方法还包括如下步骤：
S7：淀积叠层栅极介电层10，所述叠层栅极介电层10覆盖在所述去除尖角的浮栅9和窗口6’。所述叠层栅极介电层10为氧化硅/氮化硅/氧化硅(ONO)叠层，这种叠层具有低的漏电流和高的击穿场强。
S8：形成控制栅极11，所述控制栅极11位于所述叠层栅极介电层10上。
参见图3g，本发明形成的一种去除浮栅尖角的闪存还包括：
叠层栅极介电层10，位于所述去除尖角的浮栅9和浅沟槽隔离3之上；
控制栅极11，位于所述叠层栅极介电层10之上。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (8)
1.一种去除浮栅尖角的闪存的制造方法，包括如下步骤：
提供一半导体衬底，所述半导体衬底有交替排列的有源区和浅沟槽隔离，所述有源区上有遂穿氧化层；
淀积第一多晶硅，用于覆盖所述遂穿氧化层和浅沟槽隔离，其中，所述浅沟槽隔离上的第一多晶硅高于所述遂穿氧化层上的第一多晶硅；
在所述浅沟槽隔离上的第一多晶硅中开设窗口，形成具有尖角的浮栅，所述窗口暴露出所述浅沟槽隔离的表面；
在所述窗口中及尖角的浮栅之上，淀积有机抗反射涂层；
采用基于碳的刻蚀气体对所述有机抗反射涂层和尖角的浮栅进行干法刻蚀，形成去除尖角的浮栅后，所述窗口中的有机抗反射涂层与所述去除尖角的浮栅表面平齐；
通过灰化工艺去除所述有机抗反射涂层后，再采用清洗工艺进行清洗，暴露出所述窗口。
2.根据权利要求1所述的去除浮栅尖角的闪存的制造方法，其特征在于，采用基于碳的刻蚀气体对所述有机抗反射涂层和尖角的浮栅进行干法刻蚀，形成去除尖角的浮栅后，所述窗口中的有机抗反射涂层与所述去除尖角的浮栅表面平齐的步骤中，
通过一终点探测装置探测到所述有机抗反射涂层下的浮栅时，停止所述干法刻蚀。
3.根据权利要求1所述的去除浮栅尖角的闪存的制造方法，其特征在于，所述有机抗反射涂层的厚度为
4.根据权利要求1所述的去除浮栅尖角的闪存的制造方法，其特征在于，所述尖角的浮栅与有机抗反射涂层的刻蚀选择比为1∶1。
5.根据权利要求1所述的去除浮栅尖角的闪存的制造方法，其特征在于，所述的基于碳的刻蚀气体为四氟化碳、三氟甲烷或二氟甲烷中的一种或多种混合气体。
6.根据权利要求1的所述的去除浮栅尖角的闪存的制造方法，其特征在于，还包括如下步骤：
淀积叠层栅极介电层，用于覆盖所述去除尖角的浮栅和窗口；
形成控制栅极，所述控制栅极位于所述叠层栅极介电层之上。
7.一种利用权利要求1至6中任意一项所述的去除浮栅尖角的闪存的制造方法制造的去除浮栅尖角的闪存，包括：
半导体衬底，所述半导体衬底具有交替排列的有源区和浅沟槽隔离，所述有源区上具有遂穿氧化层；
去除尖角的浮栅，位于所述遂穿氧化层以及与所述遂穿氧化层紧邻的部分浅沟槽隔离之上。
8.根据权利要求7所述的去除浮栅尖角的闪存，其特征在于，还包括：
叠层栅极介电层，位于所述去除尖角的浮栅和浅沟槽隔离之上；
控制栅极，位于所述叠层栅极介电层之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101038919A CN103219289A (zh) | 2013-03-27 | 2013-03-27 | 去除浮栅尖角的闪存及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101038919A CN103219289A (zh) | 2013-03-27 | 2013-03-27 | 去除浮栅尖角的闪存及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103219289A true CN103219289A (zh) | 2013-07-24 |
Family
ID=48816966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013101038919A Pending CN103219289A (zh) | 2013-03-27 | 2013-03-27 | 去除浮栅尖角的闪存及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103219289A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681512A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 一种改善小尺寸沟槽内薄膜生长效果的方法 |
| CN105826271A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存的形成方法 |
| CN105845631A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
| CN106298488A (zh) * | 2015-06-08 | 2017-01-04 | 力晶科技股份有限公司 | 浮置栅极与非挥发性存储单元的制造方法 |
| CN108231782A (zh) * | 2016-12-15 | 2018-06-29 | 中芯国际集成电路制造(北京)有限公司 | NOR Flash器件及其制备方法 |
| TWI830254B (zh) * | 2022-06-16 | 2024-01-21 | 華邦電子股份有限公司 | 快閃記憶體裝置及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060237769A1 (en) * | 2003-01-22 | 2006-10-26 | Koninklijke Philips Electronics N.V. | Floating gate isolation and method of making the same |
| CN102208368A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 具有层叠浮栅和控制栅结构的存储器的制备方法 |
| US20120009794A1 (en) * | 2006-09-30 | 2012-01-12 | Herb He Huang | Method for Planarization of Wafer and Method for Formation of Isolation Structure in Top Metal Layer |
-
2013
- 2013-03-27 CN CN2013101038919A patent/CN103219289A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060237769A1 (en) * | 2003-01-22 | 2006-10-26 | Koninklijke Philips Electronics N.V. | Floating gate isolation and method of making the same |
| US20120009794A1 (en) * | 2006-09-30 | 2012-01-12 | Herb He Huang | Method for Planarization of Wafer and Method for Formation of Isolation Structure in Top Metal Layer |
| CN102208368A (zh) * | 2011-05-27 | 2011-10-05 | 上海宏力半导体制造有限公司 | 具有层叠浮栅和控制栅结构的存储器的制备方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681512A (zh) * | 2013-11-29 | 2014-03-26 | 上海华力微电子有限公司 | 一种改善小尺寸沟槽内薄膜生长效果的方法 |
| CN105826271A (zh) * | 2015-01-07 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存的形成方法 |
| CN105845631A (zh) * | 2015-01-14 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种嵌入式闪存及其制备方法、电子装置 |
| CN106298488A (zh) * | 2015-06-08 | 2017-01-04 | 力晶科技股份有限公司 | 浮置栅极与非挥发性存储单元的制造方法 |
| CN106298488B (zh) * | 2015-06-08 | 2018-10-26 | 力晶科技股份有限公司 | 浮置栅极与非挥发性存储单元的制造方法 |
| CN108231782A (zh) * | 2016-12-15 | 2018-06-29 | 中芯国际集成电路制造(北京)有限公司 | NOR Flash器件及其制备方法 |
| TWI830254B (zh) * | 2022-06-16 | 2024-01-21 | 華邦電子股份有限公司 | 快閃記憶體裝置及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103219289A (zh) | 去除浮栅尖角的闪存及其制造方法 | |
| KR101221598B1 (ko) | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. | |
| US20230290845A1 (en) | Split gate memory device and method of fabricating the same | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| US9111871B2 (en) | Semiconductor structure and method for forming the same | |
| CN110085592B (zh) | 闪存制造方法 | |
| US20090159951A1 (en) | Flash memory device | |
| CN105070689A (zh) | 闪存及其制备方法及监测闪存隧穿氧化层击穿电压的方法 | |
| US8581322B2 (en) | Nonvolatile memory device and method for making the same | |
| KR102078246B1 (ko) | Ｎｏｒ 구조 플래시 메모리 및 그의 제조 방법 | |
| US9236497B2 (en) | Methods for fabricating semiconductor device | |
| CN103943478A (zh) | 浮栅结构的制备方法 | |
| TWI508232B (zh) | 非揮發性記憶胞及其造方法 | |
| CN101447423A (zh) | 半导体器件的制造方法 | |
| CN101211857A (zh) | 快闪存储器件及其制造方法 | |
| CN105575904A (zh) | 一种半导体器件的制造方法和电子装置 | |
| JP4049425B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| CN105810682A (zh) | 非挥发性存储单元、与非型非挥发性存储器及其制造方法 | |
| CN103943571A (zh) | 非易失性存储器的制造方法 | |
| CN106816441B (zh) | 半导体结构的形成方法 | |
| CN103515391A (zh) | 非易失性存储器单元及其制造方法 | |
| CN101908508B (zh) | 半导体存储器的制造方法 | |
| CN108206190B (zh) | 一种改善闪存编程能力的方法 | |
| CN103633031B (zh) | 半导体装置的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140509 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140509 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130724 |