CN106298488A - 浮置栅极与非挥发性存储单元的制造方法 - Google Patents

浮置栅极与非挥发性存储单元的制造方法 Download PDF

Info

Publication number
CN106298488A
CN106298488A CN201510342820.3A CN201510342820A CN106298488A CN 106298488 A CN106298488 A CN 106298488A CN 201510342820 A CN201510342820 A CN 201510342820A CN 106298488 A CN106298488 A CN 106298488A
Authority
CN
China
Prior art keywords
layer
conductor
conductor layer
manufacture method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510342820.3A
Other languages
English (en)
Other versions
CN106298488B (zh
Inventor
施凯侥
王思婷
冯祺凯
尹德源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Technology Corp filed Critical Powerchip Technology Corp
Publication of CN106298488A publication Critical patent/CN106298488A/zh
Application granted granted Critical
Publication of CN106298488B publication Critical patent/CN106298488B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本发明公开一种浮置栅极与非挥发性存储单元的制造方法，浮置栅极的制造方法包括下列步骤。提供具有多个隔离结构的基底，隔离结构的顶面高于基底的顶面。在基底上形成第一导体层。在第一导体层上形成牺牲层。移除部分牺牲层，而保留隔离结构之间的第一导体层上的牺牲层。以牺牲层为掩模，移除部分第一导体层，以于相邻的隔离结构之间形成导体结构。移除牺牲层。在基底上形成第二导体层，第二导体层电连接导体结构。以及图案化第二导体层与导体结构，以形成浮置栅极。

Description

浮置栅极与 非挥发性存储单元的制造方法
技术领域
本发明涉及一种半导体元件的制造方法，且特别是涉及一种浮置栅极与非挥发性存储单元的制造方法。
背景技术
非挥发性存储器由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，已广泛采用在个人电脑和电子设备。
典型的一种非挥发性存储器设计成具有非挥发性存储单元(Non-volatileMemory Cell)结构，其中包括依序设置于基底上的穿隧介电层、浮置栅极(Floating Gate)、栅间介电层以及控制栅极(Control Gate)。
典型的一种非挥发性存储单元结构的制作工艺为依序于基底上形成穿隧介电材料层、浮置栅极材料层、栅间介电材料层与控制栅极材料层后，经光刻蚀刻制作工艺定义出上述非挥发性存储单元结构，并于非挥发性存储单元结构间形成隔离结构。
然而，因电路设计与应用等需求，一种非挥发性存储器除了具有非挥发性存储单元结构外，更具有逻辑电路结构。在制作工艺上需整合非挥发性存储单元结构的制作工艺与逻辑电路结构的制作工艺。不同于上述非挥发性存储单元结构的制作工艺，典型的逻辑电路结构的制作工艺会先于基底中定义隔离结构与主动区，其中隔离结构的顶面会高于基底的顶面，两者之间有一高度差(step-high)。为了使相似功能的材料层能同时应用于非挥发性存储单元结构与逻辑电路结构上，一般偏好使用相似典型的逻辑电路结构的制作工艺，也即先于基底中定义隔离结构与主动区。
但是，由于使用相似典型的逻辑电路结构的制作工艺时，隔离结构的顶面会高于基底的顶面，在后续形成非挥发性存储单元结构的过程中，非挥发性存储单元的浮置栅极在边缘区域易具有尖角且在中心区域易具有凹陷，此尖角与此凹陷会造成局部电场集中，在存储单元执行编程与抹除等步骤时，容易有漏电等的情况产生，造成数据判读错误等问题，进而影响到半导体元件的可靠度。
发明内容
本发明提供一种浮置栅极的制造方法，可调整浮置栅极的形状，进而增加半导体元件的可靠度。
本发明提供一种非挥发性存储单元的制造方法，可调整非挥发性存储单元的浮置栅极的形状，进而增加半导体元件的可靠度。
本发明的一种浮置栅极的制造方法，包括下列步骤。首先，提供具有多个隔离结构的基底，其中隔离结构的顶面高于基底的顶面。接着于基底上形成第一导体层。然后于第一导体层上形成牺牲层。再来移除部分牺牲层，而保留隔离结构之间的第一导体层上的牺牲层。接着以牺牲层为掩模，移除部分第一导体层，以于相邻的隔离结构之间形成导体结构。之后再移除剩余的牺牲层。然后于基底上形成第二导体层，其中第二导体层电连接导体结构。以及图案化第二导体层与导体结构，以形成浮置栅极。
在本发明的一实施例中，上述的浮置栅极的制造方法中，在于基底上形成第一导体层的步骤前，还包括下列步骤：在隔离结构之间的基底上形成穿隧介电层。
在本发明的一实施例中，上述的浮置栅极的制造方法中，形成第一导体层、牺牲层与第二导体层的方法分别包括化学气相沉积法。
在本发明的一实施例中，上述的浮置栅极的制造方法中，移除牺牲层的方法包括湿式蚀刻法。
在本发明的一实施例中，上述的浮置栅极的制造方法中，移除部分第一导体层的方法包括干式蚀刻法或湿式蚀刻法。
在本发明的一实施例中，上述的浮置栅极的制造方法中，牺牲层的材料包括氧化硅或氮化硅。
在本发明的一实施例中，上述的浮置栅极的制造方法中，第一导体层与第二导体层的材料分别包括多晶硅或掺杂多晶硅。
本发明的一种非挥发性存储单元的制造方法，包括下列步骤。首先，提供具有多个隔离结构的基底，其中隔离结构的顶面高于基底的顶面。接着于隔离结构之间的基底上形成穿隧介电层。然后于基底上形成第一导体层。再来于第一导体层上形成牺牲层。接着移除部分牺牲层，而保留隔离结构之间的第一导体层上的牺牲层。然后以牺牲层为掩模，移除部分第一导体层，以于相邻的隔离结构之间形成第一导体结构。之后再移除剩余的牺牲层。然后于基底上形成第二导体层，其中第二导体层电连接第一导体结构。然后图案化第二导体层与第一导体结构，以形成第二导体结构。再来于基底上依序形成介电层与第三导体层。以及图案化第三导体层、介电层与第二导体结构，以形成非挥发性存储单元。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，形成第一导体层、牺牲层、第二导体层、介电层与第三导体层的方法分别包括化学气相沉积法。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，移除牺牲层的方法包括湿式蚀刻法。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，移除第一导体层的方法包括干式蚀刻法或湿式蚀刻法。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，牺牲层的材料包括氧化硅或氮化硅。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，第一导体层、第二导体层与第三导体层的材料分别包括多晶硅或掺杂多晶硅。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，介电层的材料包括氧化硅/氮化硅/氧化硅。
在本发明的一实施例中，上述的非挥发性存储单元的制造方法中，第三导体层作为控制栅极，介电层作为栅间介电层，第二导体结构作为浮置栅极。
基于上述，本发明提供的一种浮置栅极的制造方法，在相邻的隔离结构之间形成导体结构。此导体结构填补了部分相邻的隔离结构之间的沟槽，在后续形成浮置栅极的过程中，可调整浮置栅极的形状，使其形状平坦，进而增加半导体元件的可靠度。
基于上述，本发明提供的一种非挥发性存储单元的制造方法，可整合非挥发性存储单元结构与逻辑电路结构的制作工艺，使非挥发性存储单元结构与逻辑电路结构在同一个制造流程中一起形成。
基于上述，本发明提供一种非挥发性存储单元的制造方法，在相邻的隔离结构之间形成导体结构。此导体结构填补了部分相邻的隔离结构之间的沟槽，在后续形成浮置栅极的过程中，可调整非挥发性存储单元的浮置栅极的形状，使其形状平坦。进而在后续形成控制栅极的过程中，使控制栅极的形状平坦，进而增加半导体元件的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A到图1G为本发明的实施例所绘示的一种非挥发性存储单元的制作流程的剖面示意图。
符号说明
100：基底
102：隔离结构
104：穿隧介电层
106：沟槽
110、116、122：导体层
112：牺牲层
114、118：导体结构
120：介电层
具体实施方式
图1A到图1G为依照本发明的实施例所绘示的一种非挥发性存储单元的制作流程的剖面示意图。
请参照图1A，提供具有多个隔离结构102的基底100，隔离结构102的顶面高于基底100的顶面。隔离结构102例如是浅沟槽隔离结构。隔离结构102之间具有沟槽106。
接着，在隔离结构102之间的基底100上形成穿隧介电层104。穿隧介电层104的材料包括介电材料，例如是氧化硅。穿隧介电层104的形成方法例如是热氧化法或化学气相沉积法。
请参照图1B，在基底100上形成导体层110。导体层110的材料包括导体材料，例如是多晶硅或掺杂多晶硅等。导体层110的形成方法例如是化学气相沉积法。
然后，在导体层110上形成牺牲层112。牺牲层112的材料需与导体层110的材料有适当的蚀刻选择比，除此之外并无特别限制，在本实施例中例如是氧化硅或氮化硅。牺牲层112的形成方法例如是化学气相沉积法。
请参照图1C，移除部分牺牲层112，而保留隔离结构102之间的导体层110上的牺牲层112。移除牺牲层112的方法例如是湿式蚀刻法，其蚀刻液例如是选自氢氟酸(HF)与磷酸(H3PO4)所组成的群组。举例来说，当牺牲层112的材料是氧化硅时，移除牺牲层112例如是以氢氟酸(HF)为蚀刻液；而当牺牲层112的材料是氮化硅时，移除牺牲层112例如是以磷酸(H3PO4)与氢氟酸(HF)为蚀刻液。
请参照图1D，以牺牲层112为掩模，移除部分导体层110，以于相邻的隔离结构102之间的沟槽106形成导体结构114。导体结构114填补了部分相邻的隔离结构102之间的沟槽106。移除部分导体层110的方法例如是干式蚀刻法或湿式蚀刻法。
请参照图1E，移除牺牲层112。移除牺牲层112的方法例如是湿式蚀刻法，其蚀刻液例如是选自氢氟酸(HF)与磷酸(H3PO4)所组成的群组。举例来说，当牺牲层112的材料是氧化硅时，移除牺牲层112例如是以氢氟酸(HF)为蚀刻液；而当牺牲层112的材料是氮化硅时，移除牺牲层112例如是以磷酸(H3PO4)与氢氟酸(HF)为蚀刻液。在移除牺牲层112的过程中，部分隔离结构102也可能同时被移除。
接着，在基底100上形成导体层116，导体层116电连接导体结构114。导体层116的材料包括导体材料，例如是多晶硅或掺杂多晶硅等。导体层116的形成方法例如是化学气相沉积法。
请参照图1F，图案化导体层116与导体结构114，以形成条状的导体结构118。图案化导体层116与导体结构114的方法例如是先于导体层116上形成图案化光致抗蚀剂层，再以此图案化光致抗蚀剂层为掩模，移除部分导体层116。图案化光致抗蚀剂层形成的方法例如是先于整个基底100上形成一层光致抗蚀剂材料层，然后进行曝光、显影而于沟槽106上方形成与隔离结构102平行的条状图案化光致抗蚀剂层。移除部分导体层116的方法例如是干式蚀刻法或湿式蚀刻法。留存的部分导体层116与导体结构114共同组成导体结构118。
请参照图1G，在基底100上依序形成介电层120与导体层122。介电层120的材料包括介电材料，例如是氧化硅、氮化硅、氮氧化硅。介电层120可以是单层结构，也可以是一层以上的多层结构，例如是氧化硅/氮化硅或氧化硅/氮化硅/氧化硅层等。在本实施例中，介电层120的材料例如是氧化硅/氮化硅/氧化硅。介电层120的形成方法例如是化学气相沉积法。导体层122的材料包括导体材料，例如是多晶硅或掺杂多晶硅等。导体层122的形成方法例如是化学气相沉积法。
接着，图案化导体层122、介电层120、与导体结构118，以形成非挥发性存储单元。其中导体层122作为控制栅极，介电层120作为栅间介电层，导体结构118作为浮置栅极。
综上所述，本发明提供的一种浮置栅极的制造方法，在相邻的隔离结构之间形成导体结构。此导体结构填补了部分相邻的隔离结构之间的沟槽，在后续形成浮置栅极的过程中，可调整浮置栅极的形状，使其形状平坦，进而增加半导体元件的可靠度。
基于上述，本发明提供的一种非挥发性存储单元的制造方法，可整合非挥发性存储单元结构与逻辑电路结构的制作工艺，使非挥发性存储单元结构与逻辑电路结构在同一个制造流程中一起形成。
基于上述，本发明提供一种非挥发性存储单元的制造方法，在相邻的隔离结构之间形成导体结构。此导体结构填补了部分相邻的隔离结构之间的沟槽，在后续形成浮置栅极的过程中，可调整非挥发性存储单元的浮置栅极的形状，使其形状平坦。并且在后续形成控制栅极的过程中，使控制栅极的形状平坦，进而增加半导体元件的可靠度。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (15)

1.一种浮置栅极的制造方法，包括：
提供具有多个隔离结构的基底，所述隔离结构的顶面高于所述基底的顶面；
在所述基底上形成第一导体层；
在所述第一导体层上形成牺牲层；
移除部分所述牺牲层，而保留所述隔离结构之间的所述第一导体层上的所述牺牲层；
以所述牺牲层为掩模，移除部分所述第一导体层，以于相邻的所述隔离结构之间形成导体结构；
移除所述牺牲层；
在所述基底上形成第二导体层，所述第二导体层电连接所述导体结构；以及
图案化所述第二导体层，经图案化的所述第二导体层与所述导体结构共同形成浮置栅极。
2.如权利要求1所述的浮置栅极的制造方法，在于所述基底上形成第一导体层的步骤前，还包括：
在所述隔离结构之间的所述基底上形成穿隧介电层。
3.如权利要求1所述的浮置栅极的制造方法，其中形成所述第一导体层、所述牺牲层与所述第二导体层的方法分别包括化学气相沉积法。
4.如权利要求1所述的浮置栅极的制造方法，其中移除所述牺牲层的方法包括湿式蚀刻法。
5.如权利要求1所述的浮置栅极的制造方法，其中移除部分所述第一导体层的方法包括干式蚀刻法或湿式蚀刻法。
6.如权利要求1所述的浮置栅极的制造方法，其中所述牺牲层的材料包括氧化硅或氮化硅。
7.如权利要求1所述的浮置栅极的制造方法，其中所述第一导体层与所述第二导体层的材料分别包括多晶硅或掺杂多晶硅。
8.一种非挥发性存储单元的制造方法，包括：
提供具有多个隔离结构的基底，所述隔离结构的顶面高于所述基底的顶面；
在所述隔离结构之间的所述基底上形成穿隧介电层；
在所述基底上形成第一导体层；
在所述第一导体层上形成牺牲层；
移除部分所述牺牲层，而保留所述隔离结构之间的所述第一导体层上的所述牺牲层；
以所述牺牲层为掩模，移除部分所述第一导体层，以于相邻的所述隔离结构之间形成第一导体结构；
移除所述牺牲层；
在所述基底上形成第二导体层，所述第二导体层电连接所述第一导体结构；
图案化所述第二导体层，经图案化的所述第二导体层与所述第一导体结构共同形成第二导体结构；
在所述基底上依序形成介电层与第三导体层；以及
图案化所述第三导体层、所述介电层与所述第二导体结构，以形成非挥发性存储单元。
9.如权利要求8所述的非挥发性存储单元的制造方法，其中形成所述第一导体层、所述牺牲层、所述第二导体层、所述介电层与所述第三导体层的方法分别包括化学气相沉积法。
10.如权利要求8所述的非挥发性存储单元的制造方法，其中移除所述牺牲层的方法包括湿式蚀刻法。
11.如权利要求8所述的非挥发性存储单元的制造方法，其中移除所述第一导体层的方法包括干式蚀刻法或湿式蚀刻法。
12.如权利要求8所述的非挥发性存储单元的制造方法，其中所述牺牲层的材料包括氧化硅或氮化硅。
13.如权利要求8所述的非挥发性存储单元的制造方法，其中所述第一导体层、所述第二导体层与所述第三导体层的材料分别包括多晶硅或掺杂多晶硅。
14.如权利要求8所述的非挥发性存储单元的制造方法，其中所述介电层的材料包括氧化硅/氮化硅/氧化硅。
15.如权利要求8所述的非挥发性存储单元的制造方法，其中所述第三导体层作为控制栅极，所述介电层作为栅间介电层，所述第二导体结构作为浮置栅极。
CN201510342820.3A 2015-06-08 2015-06-19 浮置栅极与非挥发性存储单元的制造方法 Active CN106298488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104118516 2015-06-08
TW104118516A TWI559456B (zh) 2015-06-08 2015-06-08 浮置閘極與非揮發性記憶胞的製造方法

Publications (2)

Publication Number Publication Date
CN106298488A true CN106298488A (zh) 2017-01-04
CN106298488B CN106298488B (zh) 2018-10-26

Family

ID=56321118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510342820.3A Active CN106298488B (zh) 2015-06-08 2015-06-19 浮置栅极与非挥发性存储单元的制造方法

Country Status (3)

Country Link
US (1) US9390931B1 (zh)
CN (1) CN106298488B (zh)
TW (1) TWI559456B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669805B (zh) 2018-01-04 2019-08-21 力晶積成電子製造股份有限公司 非揮發性記憶體結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548374B2 (en) * 2000-08-02 2003-04-15 Samsung Electronics Co., Ltd. Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same
US20040166633A1 (en) * 2002-02-08 2004-08-26 Samsung Electronics Co., Ltd. Method of fabricating cell of nonvolatile memory device with floating gate
CN102208368A (zh) * 2011-05-27 2011-10-05 上海宏力半导体制造有限公司 具有层叠浮栅和控制栅结构的存储器的制备方法
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140182A (en) 1999-02-23 2000-10-31 Actrans System Inc. Nonvolatile memory with self-aligned floating gate and fabrication process
KR100487532B1 (ko) * 2002-07-29 2005-05-03 삼성전자주식회사 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
TW554471B (en) * 2002-09-20 2003-09-21 Taiwan Semiconductor Mfg Method for shrinking space between floating gates
US7183600B2 (en) * 2003-06-03 2007-02-27 Samsung Electronics Co., Ltd. Semiconductor device with trench gate type transistor and method of manufacturing the same
WO2006046301A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置および半導体装置の製造方法
TWI267171B (en) * 2005-12-26 2006-11-21 Powerchip Semiconductor Corp Method of manufacturing non-volatile memory and floating gate layer
US8158480B2 (en) * 2007-06-18 2012-04-17 Samsung Electronics Co., Ltd. Method of forming a pattern for a semiconductor device, method of forming a charge storage pattern using the same method, non-volatile memory device and methods of manufacturing the same
KR101404669B1 (ko) * 2007-09-27 2014-06-09 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
US8455923B2 (en) 2010-07-01 2013-06-04 Aplus Flash Technology, Inc. Embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
KR101760662B1 (ko) * 2011-02-09 2017-07-25 삼성전자 주식회사 비휘발성 메모리 장치의 제조 방법
KR20130025207A (ko) * 2011-09-01 2013-03-11 삼성전자주식회사 반도체 장치 및 그의 형성방법
JP2013089859A (ja) * 2011-10-20 2013-05-13 Toshiba Corp 半導体装置の製造方法
KR20130054011A (ko) * 2011-11-16 2013-05-24 삼성전자주식회사 반도체 소자의 제조 방법
KR20140020476A (ko) * 2012-08-08 2014-02-19 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
US9385120B2 (en) * 2014-06-05 2016-07-05 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6548374B2 (en) * 2000-08-02 2003-04-15 Samsung Electronics Co., Ltd. Method for self-aligned shallow trench isolation and method of manufacturing non-volatile memory device comprising the same
US20040166633A1 (en) * 2002-02-08 2004-08-26 Samsung Electronics Co., Ltd. Method of fabricating cell of nonvolatile memory device with floating gate
CN102208368A (zh) * 2011-05-27 2011-10-05 上海宏力半导体制造有限公司 具有层叠浮栅和控制栅结构的存储器的制备方法
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法

Also Published As

Publication number Publication date
TW201644004A (zh) 2016-12-16
TWI559456B (zh) 2016-11-21
CN106298488B (zh) 2018-10-26
US9390931B1 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN106158875B (zh) 具有提高擦除速度的存储器单元结构
CN102693946B (zh) 半导体器件制造方法以及存储器制造方法
KR101855156B1 (ko) 자체 정렬형 플로팅 및 제어 게이트들을 갖는 메모리 구조체 및 관련된 방법들
KR101892682B1 (ko) 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스
JP2017045925A (ja) 半導体装置およびその製造方法
CN104979295A (zh) 嵌入式分栅闪存器件的制造方法
CN109378314A (zh) 一种闪存器件的制造方法
CN101924078A (zh) 快闪存储器的制造方法
CN106328653A (zh) 非易失性存储器及其制造方法
JP2007189204A (ja) 半導体記憶装置及びその製造方法
CN105990247A (zh) 隔离结构及具有其的非挥发性存储器的制造方法
CN105789206A (zh) 非挥发性存储器及其制造方法
CN105633021A (zh) 半导体元件的制造方法
CN106298488A (zh) 浮置栅极与非挥发性存储单元的制造方法
CN104600034A (zh) 嵌入式闪存的制备方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
US10636811B1 (en) Semiconductor structure and method for manufacturing the same
CN108039323B (zh) 浮栅型闪存的制作方法及集成电路
CN108074933A (zh) 存储器及其制作方法
CN105810682A (zh) 非挥发性存储单元、与非型非挥发性存储器及其制造方法
CN108122920B (zh) 提高浮栅型闪存擦除效率的方法以及浮栅型闪存
CN103715146B (zh) 闪存的制作方法
CN105810636B (zh) 非挥发性存储器的制造方法
CN105449002A (zh) 改进的双掺杂浮栅晶体管
CN110047943A (zh) 一种闪存器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190627

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation