TWI669805B - 非揮發性記憶體結構及其製造方法 - Google Patents

非揮發性記憶體結構及其製造方法 Download PDF

Info

Publication number
TWI669805B
TWI669805B TW107100263A TW107100263A TWI669805B TW I669805 B TWI669805 B TW I669805B TW 107100263 A TW107100263 A TW 107100263A TW 107100263 A TW107100263 A TW 107100263A TW I669805 B TWI669805 B TW I669805B
Authority
TW
Taiwan
Prior art keywords
layer
volatile memory
memory structure
substrate
forming
Prior art date
Application number
TW107100263A
Other languages
English (en)
Other versions
TW201931570A (zh
Inventor
王子嵩
Zih-Song Wang
Original Assignee
力晶積成電子製造股份有限公司
Powerchip Semiconductor Manufacturing Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力晶積成電子製造股份有限公司, Powerchip Semiconductor Manufacturing Corporation filed Critical 力晶積成電子製造股份有限公司
Priority to TW107100263A priority Critical patent/TWI669805B/zh
Priority to CN201810030196.7A priority patent/CN110010607B/zh
Priority to US15/911,176 priority patent/US10483271B2/en
Priority to JP2018130816A priority patent/JP6634480B2/ja
Publication of TW201931570A publication Critical patent/TW201931570A/zh
Application granted granted Critical
Publication of TWI669805B publication Critical patent/TWI669805B/zh
Priority to US16/595,504 priority patent/US10600798B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種非揮發性記憶體結構，包括多個記憶胞、至少一層隔離層與至少一個屏蔽電極。記憶胞設置於基底上。隔離層位於記憶胞之間。屏蔽電極設置於隔離層上，且電性連接至源極線。

Description

非揮發性記憶體結構及其製造方法
本發明是有關於一種記憶體結構，且特別是有關於一種非揮發性記憶體結構。
由於非揮發性記憶體(non-volatile memory)可進行多次資料的存入、讀取與抹除等操作，且具有當電源供應中斷時，所儲存的資料不會消失、資料存取時間短以及低消耗功率等優點，所以已成為個人電腦和電子設備所廣泛採用的一種記憶體。
然而，在記憶體元件的積集度不斷提升的情況下，記憶胞之間的耦合干擾也隨著提高，因而使得記憶體元件的耐用度與可靠度降低。
本發明提供一種非揮發性記憶體結構及其製造方法，其可有效地降低耦合干擾的情況，進而可提升記憶體元件的耐用度與可靠度。
本發明提出一種非揮發性記憶體結構，包括多個記憶胞、至少一層隔離層與至少一個屏蔽電極。記憶胞設置於基底上。隔離層位於記憶胞之間。屏蔽電極設置於隔離層上，且電性連接至源極線。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，非揮發性記憶體結構可為平面式非揮發性記憶體結構。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，各個記憶胞可包括電荷儲存層、導體層、第一介電層與第二介電層。電荷儲存層設置於基底上。導體層設置於電荷儲存層上。第一介電層設置於電荷儲存層與基底之間。第二介電層設置於導體層與電荷儲存層之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，導體層更可設置於電荷儲存層之間，且第二介電層更可設置於導體層與屏蔽電極之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，隔離層可設置於記憶胞之間的基底中，且可設置於屏蔽電極與基底之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，隔離層可包括隔離結構與襯層。隔離結構設置於記憶胞之間的基底中。襯層設置於隔離結構與基底之間，且設置於屏蔽電極與基底之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結 構中，非揮發性記憶體結構可為垂直式非揮發性記憶體結構。垂直式非揮發性記憶體結構可包括堆疊結構、通道層與電荷儲存結構層。堆疊結構設置於基底上，且可包括至少一個屏蔽電極、多個閘極結構與至少一層隔離層。屏蔽電極與閘極結構交替地堆疊，且隔離層位於屏蔽電極與閘極結構之間。通道層設置於堆疊結構的一側的側壁上。電荷儲存結構層設置於堆疊結構與通道層之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，記憶胞可包括閘極結構與位於閘極結構的一側的部分電荷儲存結構層。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，源極線可設置於堆疊結構的另一側的側壁上且連接於基底。隔離層更可位於源極線與閘極結構之間。
依照本發明的一實施例所述，在上述非揮發性記憶體結構中，各個閘極結構可包括金屬閘極層與阻障層。阻障層位於金屬閘極層與電荷儲存結構層之間。
本發明提出一種非揮發性記憶體結構的製造方法，包括以下步驟。於基底上形成多個記憶胞。於記憶胞之間形成隔離層。於隔離層上形成屏蔽電極。屏蔽電極電性連接至源極線。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，非揮發性記憶體結構可為平面式非揮發性記憶體結構。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，各個記憶胞的形成方法可包括以下步驟。於基底上形成第一介電層。於第一介電層上形成電荷儲存層。於電荷儲存層上形成第二介電層。於第二介電層上形成導體層。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，第二介電層更可形成於屏蔽電極上。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，導體層更可形成於電荷儲存層之間的第二介電層上。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，隔離層的形成方法可包括下步驟。於基底中形成溝渠。於溝渠的表面上共形地形成襯層。於襯層上形成填入溝渠的隔離結構。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，非揮發性記憶體結構可為垂直式非揮發性記憶體結構。垂直式非揮發性記憶體結構的製造方法可包括以下步驟。於基底上形成疊層，其中疊層包括交替堆疊的多個第一犧牲層與多個第二犧牲層。於疊層中形成第一開口。第一開口暴露出基底。於第一開口的側壁上形成電荷儲存結構層。於電荷儲存結構層上形成通道層。於疊層上形成圖案化硬罩幕層。圖案化硬罩幕層覆蓋電荷儲存結構層與通道層。以圖案化硬罩幕層作為罩幕，於疊層中形成第二開口。第二開口暴露出基底。移除由第二 開口所暴露的第二犧牲層，而形成多個第三開口。於第三開口中形成閘極結構。移除由該第二開口所暴露的第一犧牲層，而形成多個第四開口。於第四開口的表面上與閘極結構上共形地形成隔離層。於第四開口中的隔離層上形成屏蔽電極，且於第二開口中形成連接於屏蔽電極與基底的源極線。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，記憶胞可包括閘極結構與位於閘極結構的一側的部分電荷儲存結構層。
依照本發明的一實施例所述，在上述非揮發性記憶體結構的製造方法中，閘極結構的形成方法包括以下步驟。於第三開口中共形地形成阻障層材料層。於阻障層材料層上形成填入第三開口的金屬閘極材料層。對金屬閘極材料層與阻障層材料層進行回蝕刻製程。
基於上述，在本發明所提出的非揮發性記憶體結構及其製造方法中，由於電性連接至源極線的屏蔽電極可有效地降低耦合干擾的情況，因此可大幅地提升記憶體元件的耐用度與可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、20‧‧‧非揮發性記憶體結構
100、200‧‧‧基底
102、116、212、216、220、230、232、234‧‧‧介電層
104‧‧‧電荷儲存層
106‧‧‧硬罩幕層
108‧‧‧溝渠
110‧‧‧襯材料層
110a‧‧‧襯層
112‧‧‧隔離材料層
112a‧‧‧隔離結構
114、118、246‧‧‧導體層
114a、246a‧‧‧屏蔽電極
114b、246b‧‧‧源極線
120、248‧‧‧記憶胞
122、244‧‧‧隔離層
124、126‧‧‧選擇閘極
128‧‧‧位元線接觸窗
202、204‧‧‧犧牲層
206、226、228、242‧‧‧開口
208‧‧‧磊晶矽層
210‧‧‧電荷儲存結構層
214‧‧‧電荷儲存層
218‧‧‧通道材料層
218a‧‧‧通道層
222‧‧‧接墊
224‧‧‧圖案化硬罩幕層
236‧‧‧阻障層材料層
236a‧‧‧阻障層
238‧‧‧金屬閘極材料層
238a‧‧‧金屬閘極
240‧‧‧閘極結構
R‧‧‧凹陷
SL‧‧‧疊層
SS‧‧‧堆疊結構
圖1為本發明一實施例的平面式非揮發性記憶體結構的上視 圖。
圖2A至圖2D為沿著圖1中的I-I’剖面線的平面式非揮發性記憶體結構的製造流程剖面圖。
圖3A至圖3J為本發明一實施例的垂直式非揮發性記憶體結構的製造流程剖面圖。
圖1為本發明一實施例的平面式非揮發性記憶體結構的上視圖。圖2A至圖2D為沿著圖1中的I-I’剖面線的平面式非揮發性記憶體結構的製造流程剖面圖，其中圖1為圖2D的上視圖，且在圖1中僅繪示出導線與接觸窗，以利於進行說明。
請參照圖2A，提供基底100。基底100可為半導體基底，如矽基底。此外，依據產品設計需求，可於基底100中形成所需的摻雜區(未示出)。
接著，可於基底100上形成介電層102，可於介電層102上形成電荷儲存層104，且更可於電荷儲存層104上形成硬罩幕層106。介電層102的材料例如是氧化矽。電荷儲存層104的材料例如是摻雜多晶矽，且可用以作為浮置閘極。硬罩幕層106的材料例如是氮化矽。介電層102、電荷儲存層104與硬罩幕層106的形成方法例如是依序於基底100上形成介電材料層(未示出)、電荷儲存材料層(未示出)與硬罩幕材料層(未示出)，再藉由微影製程與蝕刻製程對硬罩幕材料層、電荷儲存材料層與介電材料層進行圖案 化。介電材料層的形成方法例如是熱氧化法或化學氣相沉積法。電荷儲存材料層與介電材料層的形成方法例如是化學氣相沉積法。
然後，可於基底100中形成溝渠108。溝渠108的形成方法例如是以硬罩幕層106為罩幕，移除部分基底100。部分基底100的移除方法例如是乾式蝕刻法。
接下來，可於溝渠108的表面上共形地形成襯材料層110，且襯材料層110更可形成於電荷儲存層104與介電層102上。襯材料層110的材料例如是氧化矽。襯材料層110的形成方法例如是熱氧化法。
之後，可於襯材料層110上形成填入溝渠108的隔離材料層112，且隔離材料層112更可覆蓋硬罩幕層106。隔離材料層112的材料例如是氧化矽。隔離材料層112的形成方法例如是化學氣相沉積法。
繼之，請參照圖2B，可移除部分隔離材料層112，而於襯材料層110上形成填入溝渠108的隔離結構112a。隔離結構112a的頂面可低於基底100的頂面。部分隔離材料層112的移除方法例如是回蝕法或組合使用化學機械研磨法與回蝕刻法。
隨後，可於隔離結構112a上形成導體層114，且導體層114可填滿溝渠108。導體層114的材料例如是摻雜多晶矽或金屬。導體層114的形成方法例如是化學氣相沉積法或物理氣相沉積法。
接著，請參照圖2C，可移除部分導體層114，而於隔離結構112a上形成屏蔽電極114a。屏蔽電極114a電性連接至源極線114b(請參照圖1)。部分導體層114的移除方法包括回蝕法或組合使用化學機械研磨法與回蝕刻法。此外，源極線114b與屏蔽電極114a可由相同的導體層114所形成。
再者，可移除硬罩幕層106。硬罩幕層106的移除方法例如是乾式蝕刻法或濕式蝕刻法。
然後，可移除未被屏蔽電極114a所覆蓋的襯材料層110，而於溝渠108的表面上共形地形成襯層110a。部分襯材料層110的移除方法例如是濕式蝕刻法。
接下來，請參照圖2D，可於電荷儲存層104上形成介電層116。介電層116更可形成於屏蔽電極114a上。介電層116的材料例如是氧化矽。介電層116的形成方法例如是化學氣相沉積法。
之後，可於介電層116上形成導體層118。導體層118可作為字元線使用，且位於電荷儲存層104上方的導體層118可用以作為控制閘極。此外，導體層118更可形成於電荷儲存層104之間的介電層116上。導體層118的材料例如是摻雜多晶矽或金屬。導體層118的形成方法例如是先藉由化學氣相沉積法或物理氣相沉積法形成導體材料層，再對導體材料層進行圖案化製程。
藉由上述非揮發性記憶體結構10的製造方法，可於基底100上形成多個記憶胞120，可於記憶胞120之間形成隔離層122， 且可於隔離層122上形成屏蔽電極114a，其中屏蔽電極114a電性連接至源極線114b(請參照圖1)。以下，藉由圖1與圖2D來說明上述實施例的非揮發性記憶體結構10。
請參照圖1與圖2D，非揮發性記憶體結構10包括多個記憶胞120、至少一層隔離層122與至少一個屏蔽電極114a，且更可包括選擇閘極124、選擇閘極126與位元線接觸窗128。在此實施例中，非揮發性記憶體結構10是以平面式非揮發性記憶體結構為例來進行說明。
記憶胞120設置於基底100上。各個記憶胞120可包括電荷儲存層104、導體層118、介電層102與介電層116。電荷儲存層104設置於基底100上。導體層118設置於電荷儲存層104上。此外，導體層118更可設置於電荷儲存層104之間。介電層102設置於電荷儲存層104與基底100之間。介電層116設置於導體層118與電荷儲存層104之間。此外，介電層116更可設置於導體層118與屏蔽電極114a之間。
隔離層122位於記憶胞120之間。在此實施例中，隔離層122可設置於記憶胞120之間的基底100中，且可設置於屏蔽電極114a與基底100之間。隔離層122可包括隔離結構112a與襯層110a。隔離結構112a設置於記憶胞120之間的基底100中。襯層110a可設置於隔離結構112a與基底100之間，且可設置於屏蔽電極114a與基底100之間。
屏蔽電極114a設置於隔離層122上，且電性連接至源極 線114b。此外，請參照圖1，選擇閘極124可位於導體層118與源極線114b之間。選擇閘極126可位於導體層118與位元線接觸窗128之間。屏蔽電極114a可電性絕緣於導體層118、選擇閘極124與選擇閘極126。
除此之外，圖1與圖2D中的各構件的材料、設置方式、形成方法與功效等已於上述實施例中進行詳盡地說明，所以於此不再重複說明。
基於上述實施例可知，在非揮發性記憶體結構10及其製造方法中，由於電性連接至源極線114b的屏蔽電極114a可有效地降低耦合干擾的情況，因此可大幅地提升記憶體元件的耐用度與可靠度。
圖3A至圖3J為本發明一實施例的垂直式非揮發性記憶體結構的製造流程剖面圖。
請參照圖3A，提供基底200。基底200可為半導體基底，如矽基底。此外，所屬技術具有通常知識者可依據產品設計需求於基底200中形成所需的摻雜區(未示出)。
接著，可於基底200上形成疊層SL，其中疊層SL包括交替堆疊的多個犧牲層202與多個犧牲層204。在此實施例中，疊層SL的最上層與最下層可為犧牲層202。犧牲層202的材料例如是氧化矽。犧牲層204的材料例如是氮化矽。犧牲層202與犧牲層204例如是分別藉由化學氣相沉積法所形成。
然後，可於疊層SL中形成開口206，其中開口206暴露 出基底200。開口206的形成方法例如是對犧牲層202與犧牲層204進行圖案化製程。
接下來，請參照圖3B，可於開口206所暴露的基底200上形成填入開口206的磊晶矽層208。磊晶矽層208可用以作為通道層。磊晶矽層208的形成方法例如是磊晶成長法。在此實施例中，磊晶矽層208的頂面例如是高於最下層犧牲層204的頂面且低於下數第二層犧牲層204底面。
之後，可於開口206的側壁上形成電荷儲存結構層210。電荷儲存結構層210的形成方法可包括於開口206的側壁上依序形成介電層212、電荷儲存層214與介電層216。介電層212的材料例如是氧化矽。電荷儲存層214的材料例如是氮化矽。介電層216的材料例如是氧化矽。介電層212、電荷儲存層214與介電層216的形成方法例如是先使用化學氣相沉積法形成共形的第一介電材料層、電荷儲存材料層與第二介電材料層，再對第二介電材料層、電荷儲存材料層與第一介電材料層進行回蝕刻製程。
再者，請參照圖3C，可於電荷儲存結構層210上形成通道材料層218。通道材料層218可連接於磊晶矽層208。在另一實施例中，在未形成磊晶矽層208的情況下，通道材料層218可直接連接於基底200。通道材料層218的材料例如是多晶矽。通道材料層218的形成方法例如是化學氣相沉積法。
隨後，可形成填滿開口206的介電層220。介電層220的材料例如是氧化矽。介電層220的形成方法例如是化學氣相沉 積法。
繼之，請參照圖3D，移除部分介電層220，以使得介電層220的頂面低於開口206的頂部且高於最上層犧牲層204的頂面。部分介電層220的移除方法例如是乾式蝕刻法或濕式蝕刻法。
接著，可於開口206中形成接墊222。接墊222的材料例如是摻雜多晶矽。接墊222的形成方法例如是先藉由化學氣相沉積法形成填滿開口206的接墊材料層，再對接墊材料層進行回蝕刻製程。
然後，可移除開口206以外的通道材料層218，而於電荷儲存結構層210上形成通道層218a。在此實施例中，開口206以外的通道材料層218可藉由對上述接墊材料層所進行的回蝕刻製程同時移除。
接下來，請參照圖3E，於疊層SL上形成圖案化硬罩幕層224。圖案化硬罩幕層224覆蓋電荷儲存結構層210與該通道層218a，且更可覆蓋接墊222。圖案化硬罩幕層224的材料例如是多晶矽。圖案化硬罩幕層224的形成方法例如是先藉由化學氣相沉積法形成硬罩幕層，再對硬罩幕層進行圖案化製程。
之後，可以圖案化硬罩幕層224作為罩幕，於疊層SL中形成開口226。開口226暴露出基底200。開口226的形成方法例如是以圖案化硬罩幕層224作為罩幕，對犧牲層202與犧牲層204進行乾蝕刻製程。
再者，可移除由開口226所暴露的犧牲層204，而形成多 個開口228。犧牲層204的移除方法例如是濕式蝕刻法。此外，最下方的開口228可暴露出部分磊晶矽層208。
繼之，可於開口228所暴露出的磊晶矽層208上形成介電層230，更可於開口226所暴露出的基底200上形成介電層232，且更可於圖案化硬罩幕層224上形成介電層234。介電層230、介電層232與介電層234的材料例如是氧化矽。介電層230、介電層232與介電層234的形成方法例如是熱氧化法。
接著，請參照圖3F，可於開口228中共形地形成阻障層材料層236。阻障層材料層236的材料例如是TiN、WN、TaN、TiAl、TiAlN、或TaCN。阻障層材料層236的形成方法例如是原子層沉積法(atomic layer deposition，ALD)。
然後，可於阻障層材料層236上形成填入開口228的金屬閘極材料層238。金屬閘極材料層238的材料例如是鎢、銅或鋁。金屬閘極材料層238的形成方法例如是原子層沉積法(atomic layer deposition，ALD)。
接下來，請參照圖3G，對金屬閘極材料層238與阻障層材料層236進行回蝕刻製程，而形成阻障層236a與金屬閘極238a。藉此，可於開口228中形成閘極結構240。閘極結構240可包括阻障層236a與金屬閘極238a。在堆疊設置的多個閘極結構240中，最上方與最下方的閘極結構240可作為選擇閘極使用，且其餘的閘極結構240可用以作為控制閘極使用。
此外，在對金屬閘極材料層238與阻障層材料層236所 進行的回蝕刻製程中，可同時移除介電層232與介電層234，且可能會移除部分基底200，而形成凹陷R。
之後，請參照圖3H，移除由開口226所暴露的犧牲層202，而形成開口242。犧牲層202的移除方法例如是濕式蝕刻法。
再者，請參照圖3I，於開口242的表面上與閘極結構240上共形地形成隔離層244。隔離層244的材料例如是氧化矽。隔離層244的形成方法例如是原子層沉積法(atomic layer deposition，ALD)。
隨後，於開口242中的隔離層244上形成屏蔽電極246a，且於開口226中形成連接於屏蔽電極246a與基底200的源極線246b。屏蔽電極246a與源極線246b的材料例如是鎢、銅或鋁。屏蔽電極246a與源極線246b可由導體層246所形成。舉例來說，導體層246的形成方法可包括以下步驟，但本發明並不以此為限。首先，形成填滿開口242的導體材料層，再對導體材料層進行回蝕刻製程，而移除開口242以外的導體材料層。在對導體材料層進行回蝕刻製程中，可同時移除開口226所暴露出的隔離層244，而使得隔離層244暴露出基底200。接著，形成填滿開口226的導體材料層。然後，移除開口226以外的導體材料層。導體材料層的形成方法例如是化學氣相沉積法。開口226以外的導體材料層的移除方法例如是以圖案化硬罩幕層224的頂部作為終止層，對導體材料層進行化學機械研磨製程或回蝕刻製程。
藉此，可於基底200上形成包括屏蔽電極246a、多個閘 極結構240與至少一層隔離層244的堆疊結構SS。屏蔽電極246a與閘極結構240交替地堆疊，且隔離層244位於屏蔽電極246a與閘極結構240之間。
接著，請參照圖3J，可移除圖案化硬罩幕層224。圖案化硬罩幕層224的移除方法例如是乾式蝕刻法、濕式蝕刻法或其組合。
藉由上述非揮發性記憶體結構20的製造方法，可於基底200上形成多個記憶胞248，可於記憶胞248之間形成隔離層244，且可於隔離層244上形成屏蔽電極246a，其中屏蔽電極246a電性連接至源極線246b。以下，藉由圖3J來說明上述實施例的非揮發性記憶體結構20。
請參照圖3J，非揮發性記憶體結構20包括多個記憶胞248、至少一層隔離層244與至少一個屏蔽電極246a。記憶胞248設置於基底200上。記憶胞248可包括閘極結構240與位於閘極結構240的一側的部分電荷儲存結構層210。隔離層244位於記憶胞248之間。屏蔽電極246a設置於隔離層244上，且電性連接至源極線246b。在此實施例中，非揮發性記憶體結構20是以垂直式非揮發性記憶體結構為例來進行說明。
詳細來說，非揮發性記憶體結構20可包括堆疊結構SS、通道層218a與電荷儲存結構層210。堆疊結構SS設置於基底200上，且可包括至少一個屏蔽電極246a、多個閘極結構240與至少一層隔離層244。屏蔽電極246a與閘極結構240交替地堆疊，且 隔離層244位於屏蔽電極246a與閘極結構240之間。閘極結構240可包括金屬閘極層238a與阻障層236a。阻障層236a位於金屬閘極層238a與電荷儲存結構層210之間。通道層218a設置於堆疊結構SS的一側的側壁上。電荷儲存結構層210設置於堆疊結構SS與通道層218a之間。電荷儲存結構層210可包括依序設置於堆疊結構SS的側壁上的介電層212、電荷儲存層214與介電層216。
此外，非揮發性記憶體結構20更可包括磊晶矽層208、介電層220、接墊222、介電層230與源極線246b中的至少一者。磊晶矽層208設置於堆疊結構SS的一側的基底200上。介電層220設置於通道層218a的遠離堆疊結構SS的一側的側壁上。接墊222設置於介電層220上，且連接於通道層218a。介電層230設置於磊晶矽層208與閘極結構240之間。源極線246b可設置於堆疊結構SS的另一側的側壁上，且連接於基底200。隔離層244更可位於源極線246b與閘極結構240之間。
除此之外，圖3J中的各構件的材料、設置方式、形成方法與功效等已於上述實施例中進行詳盡地說明，所以於此不再重複說明。
基於上述實施例可知，在非揮發性記憶體結構20及其製造方法中，由於電性連接至源極線246b的屏蔽電極246a可有效地降低耦合干擾的情況，因此可大幅地提升記憶體元件的耐用度與可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本 發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (19)

  1. 一種非揮發性記憶體結構，包括： 多個記憶胞，設置於一基底上； 至少一層隔離層，位於該些記憶胞之間；以及 至少一個屏蔽電極，設置於該至少一層隔離層上，且電性連接至一源極線。
  2. 如申請專利範圍第1項所述的非揮發性記憶體結構，其中該非揮發性記憶體結構為一平面式非揮發性記憶體結構。
  3. 如申請專利範圍第2項所述的非揮發性記憶體結構，其中各該記憶胞包括： 一電荷儲存層，設置於該基底上； 一導體層，設置於該電荷儲存層上； 一第一介電層，設置於該電荷儲存層與該基底之間；以及 一第二介電層，設置於該導體層與該電荷儲存層之間。
  4. 如申請專利範圍第3項所述的非揮發性記憶體結構，其中該導體層更設置於該些電荷儲存層之間，且該第二介電層更設置於該導體層與該至少一個屏蔽電極之間。
  5. 如申請專利範圍第2項所述的非揮發性記憶體結構，其中該至少一層隔離層設置於該些記憶胞之間的該基底中，且設置於該至少一個屏蔽電極與該基底之間。
  6. 如申請專利範圍第5項所述的非揮發性記憶體結構，其中該至少一層隔離層包括： 至少一個隔離結構，設置於該些記憶胞之間的該基底中；以及 至少一層襯層，設置於該至少一個隔離結構與該基底之間，且設置於該至少一個屏蔽電極與該基底之間。
  7. 如申請專利範圍第1項所述的非揮發性記憶體結構，其中該非揮發性記憶體結構為一垂直式非揮發性記憶體結構，且該垂直式非揮發性記憶體結構包括： 一堆疊結構，設置於該基底上，且包括該至少一個屏蔽電極、多個閘極結構與該至少一層隔離層，其中該至少一個屏蔽電極與該些閘極結構交替地堆疊，且該至少一層隔離層位於該至少一個屏蔽電極與該些閘極結構之間； 一通道層，設置於該堆疊結構的一側的側壁上；以及 一電荷儲存結構層，設置於該堆疊結構與該通道層之間。
  8. 如申請專利範圍第7項所述的非揮發性記憶體結構，其中該些記憶胞包括該些閘極結構與位於該些閘極結構的一側的部分該電荷儲存結構層。
  9. 如申請專利範圍第7項所述的非揮發性記憶體結構，其中該源極線設置於該堆疊結構的另一側的側壁上且連接於該基底，且該至少一層隔離層更位於該源極線與該些閘極結構之間。
  10. 如申請專利範圍第7項所述的非揮發性記憶體結構，其中各該閘極結構包括一金屬閘極層與一阻障層，且該阻障層位於該金屬閘極層與該電荷儲存結構層之間。
  11. 一種非揮發性記憶體結構的製造方法，包括： 於一基底上形成多個記憶胞； 於該些記憶胞之間形成至少一層隔離層；以及 於該至少一層隔離層上形成至少一個屏蔽電極，且該至少一個屏蔽電極電性連接至一源極線。
  12. 如申請專利範圍第11項所述的非揮發性記憶體結構的製造方法，其中該非揮發性記憶體結構為一平面式非揮發性記憶體結構。
  13. 如申請專利範圍第12項所述的非揮發性記憶體結構的製造方法，其中各該記憶胞的形成方法包括： 於該基底上形成一第一介電層； 於該第一介電層上形成一電荷儲存層； 於該電荷儲存層上形成一第二介電層；以及 於該第二介電層上形成一導體層。
  14. 如申請專利範圍第13項所述的非揮發性記憶體結構的製造方法，其中該第二介電層更形成於該至少一個屏蔽電極上。
  15. 如申請專利範圍第14項所述的非揮發性記憶體結構的製造方法，其中該導體層更形成於該些電荷儲存層之間的該第二介電層上。
  16. 如申請專利範圍第12項所述的非揮發性記憶體結構的製造方法，其中該至少一層隔離層的形成方法包括： 於該基底中形成至少一個溝渠； 於該至少一個溝渠的表面上共形地形成至少一層襯層；以及 於該至少一層襯層上形成填入該至少一個溝渠的至少一個隔離結構。
  17. 如申請專利範圍第11項所述的非揮發性記憶體結構的製造方法，其中該非揮發性記憶體結構為一垂直式非揮發性記憶體結構，且該垂直式非揮發性記憶體結構的製造方法包括： 於該基底上形成一疊層，其中該疊層包括交替堆疊的多個第一犧牲層與多個第二犧牲層； 於該疊層中形成一第一開口，其中該第一開口暴露出該基底； 於該第一開口的側壁上形成一電荷儲存結構層； 於該電荷儲存結構層上形成一通道層； 於該疊層上形成一圖案化硬罩幕層，其中該圖案化硬罩幕層覆蓋該電荷儲存結構層與該通道層； 以該圖案化硬罩幕層作為罩幕，於該疊層中形成一第二開口，其中該第二開口暴露出該基底； 移除由該第二開口所暴露的該些第二犧牲層，而形成多個第三開口； 於該些第三開口中形成多個閘極結構； 移除由該第二開口所暴露的該些第一犧牲層，而形成多個第四開口； 於該些第四開口的表面上與該些閘極結構上共形地形成該至少一層隔離層；以及 於該些第四開口中的該至少一層隔離層上形成該至少一個屏蔽電極，且於該第二開口中形成連接於該至少一個屏蔽電極與該基底的該源極線。
  18. 如申請專利範圍第17項所述的非揮發性記憶體結構的製造方法，其中該些記憶胞包括該些閘極結構與位於該些閘極結構的一側的部分該電荷儲存結構層。
  19. 如申請專利範圍第17項所述的非揮發性記憶體結構的製造方法，其中該些閘極結構的形成方法包括： 於該些第三開口中共形地形成一阻障層材料層； 於該阻障層材料層上形成填入該些第三開口的一金屬閘極材料層；以及 對該金屬閘極材料層與該阻障層材料層進行一回蝕刻製程。
TW107100263A 2018-01-04 2018-01-04 非揮發性記憶體結構及其製造方法 TWI669805B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW107100263A TWI669805B (zh) 2018-01-04 2018-01-04 非揮發性記憶體結構及其製造方法
CN201810030196.7A CN110010607B (zh) 2018-01-04 2018-01-12 非挥发性存储器结构及其制造方法
US15/911,176 US10483271B2 (en) 2018-01-04 2018-03-05 Non-volatile memory structure and manufacturing method thereof
JP2018130816A JP6634480B2 (ja) 2018-01-04 2018-07-10 不揮発性メモリ構造およびその製造方法
US16/595,504 US10600798B2 (en) 2018-01-04 2019-10-08 Manufacturing method of non-volatile memory structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107100263A TWI669805B (zh) 2018-01-04 2018-01-04 非揮發性記憶體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201931570A TW201931570A (zh) 2019-08-01
TWI669805B true TWI669805B (zh) 2019-08-21

Family

ID=67059858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100263A TWI669805B (zh) 2018-01-04 2018-01-04 非揮發性記憶體結構及其製造方法

Country Status (4)

Country Link
US (2) US10483271B2 (zh)
JP (1) JP6634480B2 (zh)
CN (1) CN110010607B (zh)
TW (1) TWI669805B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI651837B (zh) * 2018-02-21 2019-02-21 Powerchip Technology Corporation 積體電路結構及其製造方法
CN110896669B (zh) 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
CN110896668B (zh) * 2018-12-18 2021-07-20 长江存储科技有限责任公司 多堆栈三维存储器件以及其形成方法
CN110998845B (zh) 2019-11-22 2022-01-07 长江存储科技有限责任公司 三维存储器件中的具有处于衬底内的导电部分的接触结构及其形成方法
WO2021097797A1 (en) 2019-11-22 2021-05-27 Yangtze Memory Technologies Co., Ltd. Contact structures having conductive portions in substrate in three-dimensional memory devices and methods for forming the same
US11581337B2 (en) * 2020-06-29 2023-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional memory device and manufacturing method thereof
KR102556381B1 (ko) * 2021-01-28 2023-07-17 한양대학교 산학협력단 단순화된 제조 공정을 통해 제조되는 3차원 플래시 메모리 및 그 제조 방법
US20220352198A1 (en) * 2021-04-29 2022-11-03 Sandisk Technologies Llc Three-dimensional memory device with intermetallic barrier liner and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725817A (en) * 2005-12-26 2007-07-01 Powerchip Semiconductor Corp Method of manufacturing non-volatile memory and floating gate layer
TW200818514A (en) * 2006-10-05 2008-04-16 Powerchip Semiconductor Corp Non-volatile memory with isolation structure and method of manufacturing the same
US20090003025A1 (en) * 2007-06-26 2009-01-01 Nima Mokhlesi Dual bit line metal layers for non-volatile memory
TW201128768A (en) * 2010-02-12 2011-08-16 Macronix Int Co Ltd Bit line structure, semiconductor device and method of forming the same
TW201624623A (zh) * 2014-12-25 2016-07-01 力晶科技股份有限公司 非揮發性記憶體及其製造方法
TW201644004A (zh) * 2015-06-08 2016-12-16 力晶科技股份有限公司 浮置閘極與非揮發性記憶胞的製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360386B2 (ja) 1993-12-28 2002-12-24 ソニー株式会社 半導体不揮発性記憶装置の製造方法
JPH0870056A (ja) 1994-08-31 1996-03-12 Toshiba Corp 半導体記憶装置
US5998822A (en) * 1996-11-28 1999-12-07 Nippon Steel Semiconductor Corp. Semiconductor integrated circuit and a method of manufacturing the same
US6198151B1 (en) * 1997-10-24 2001-03-06 Nippon Steel Semiconductor Corp. Semiconductor device, semiconductor integrated circuit device, and method of manufacturing same
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US7355237B2 (en) * 2004-02-13 2008-04-08 Sandisk Corporation Shield plate for limiting cross coupling between floating gates
US7436703B2 (en) * 2005-12-27 2008-10-14 Sandisk Corporation Active boosting to minimize capacitive coupling effect between adjacent gates of flash memory devices
KR100672162B1 (ko) * 2005-12-28 2007-01-19 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
KR100885790B1 (ko) * 2006-01-04 2009-02-26 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그 제조 방법
TWI267200B (en) * 2006-01-09 2006-11-21 Powerchip Semiconductor Corp Non-volatile memory structure and fabricating method thereof
US20080057643A1 (en) 2006-08-29 2008-03-06 Micron Technology, Inc. Memory and method of reducing floating gate coupling
KR20080095621A (ko) 2007-04-25 2008-10-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2009059931A (ja) 2007-08-31 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置
KR101185996B1 (ko) * 2010-01-11 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 형성방법
JP2013534058A (ja) 2010-06-30 2013-08-29 サンディスク テクノロジィース インコーポレイテッド 超高密度垂直ｎａｎｄメモリデバイスおよびそれを作る方法
US8390062B2 (en) * 2010-07-20 2013-03-05 Powerchip Technology Corporation Vertical channel transistor array and manufacturing method thereof
US8786014B2 (en) * 2011-01-18 2014-07-22 Powerchip Technology Corporation Vertical channel transistor array and manufacturing method thereof
JP2012174762A (ja) 2011-02-18 2012-09-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8946807B2 (en) * 2013-01-24 2015-02-03 Micron Technology, Inc. 3D memory
US9406690B2 (en) * 2014-12-16 2016-08-02 Sandisk Technologies Llc Contact for vertical memory with dopant diffusion stopper and associated fabrication method
US9608000B2 (en) * 2015-05-27 2017-03-28 Micron Technology, Inc. Devices and methods including an etch stop protection material
CN107039443B (zh) * 2015-07-23 2019-09-03 旺宏电子股份有限公司 存储器元件及其制作方法
US10726921B2 (en) * 2017-09-19 2020-07-28 Sandisk Technologies Llc Increased terrace configuration for non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725817A (en) * 2005-12-26 2007-07-01 Powerchip Semiconductor Corp Method of manufacturing non-volatile memory and floating gate layer
TW200818514A (en) * 2006-10-05 2008-04-16 Powerchip Semiconductor Corp Non-volatile memory with isolation structure and method of manufacturing the same
US20090003025A1 (en) * 2007-06-26 2009-01-01 Nima Mokhlesi Dual bit line metal layers for non-volatile memory
TW201128768A (en) * 2010-02-12 2011-08-16 Macronix Int Co Ltd Bit line structure, semiconductor device and method of forming the same
TW201624623A (zh) * 2014-12-25 2016-07-01 力晶科技股份有限公司 非揮發性記憶體及其製造方法
TW201644004A (zh) * 2015-06-08 2016-12-16 力晶科技股份有限公司 浮置閘極與非揮發性記憶胞的製造方法

Also Published As

Publication number Publication date
CN110010607A (zh) 2019-07-12
TW201931570A (zh) 2019-08-01
US10483271B2 (en) 2019-11-19
US20190206885A1 (en) 2019-07-04
CN110010607B (zh) 2021-05-07
JP6634480B2 (ja) 2020-01-22
US20200035698A1 (en) 2020-01-30
US10600798B2 (en) 2020-03-24
JP2019121778A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
TWI669805B (zh) 非揮發性記憶體結構及其製造方法
TWI712157B (zh) 記憶體元件及其製造方法
CN109524417B (zh) 3d nand存储器及其形成方法
US9082659B1 (en) Methods of forming vertical type semiconductor devices including oxidation target layers
CN102623458B (zh) 垂直沟道型非易失性存储器件及其制造方法
TWI635598B (zh) 半導體裝置及其製造方法
JP5823238B2 (ja) 不揮発性メモリ装置及びその製造方法
KR101579587B1 (ko) 반도체 장치 및 그 형성 방법
KR20140022205A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20120031667A (ko) 반도체 소자 및 반도체 소자 제조 방법
KR20130127793A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20200032872A (ko) 멀티-스택 구조체를 갖는 반도체 소자
JP2018160531A (ja) 半導体記憶装置及びその製造方法
KR20150116175A (ko) 소스라인 저항 감소를 위한 비휘발성 메모리 장치
US20150129947A1 (en) Nonvolatile semiconductor storage device
JP2010080853A (ja) 不揮発性半導体記憶装置およびその製造方法
CN111403405B (zh) 一种3d nand存储结构及其制备方法
US20220165750A1 (en) Semiconductor device
KR20130127807A (ko) 비휘발성 메모리 장치 및 그 제조 방법
JP2019201028A (ja) 半導体装置
KR20130023994A (ko) 반도체 소자 및 이의 제조방법
TWI804899B (zh) 半導體裝置及其製造方法
JP2016046269A (ja) 半導体装置および半導体装置の製造方法
TW202236630A (zh) 記憶體裝置
KR102045851B1 (ko) 수직형 반도체 소자 및 그 제조 방법