CN108231782A - NOR Flash器件及其制备方法 - Google Patents

NOR Flash器件及其制备方法 Download PDF

Info

Publication number
CN108231782A
CN108231782A CN201611160086.XA CN201611160086A CN108231782A CN 108231782 A CN108231782 A CN 108231782A CN 201611160086 A CN201611160086 A CN 201611160086A CN 108231782 A CN108231782 A CN 108231782A
Authority
CN
China
Prior art keywords
layer
shape
sti structure
flash devices
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611160086.XA
Other languages
English (en)
Inventor
陈卓凡
郑二虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611160086.XA priority Critical patent/CN108231782A/zh
Publication of CN108231782A publication Critical patent/CN108231782A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种NOR Flash器件及其制备方法，本发明的NOR Flash器件的制备方法通过调整刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层的工艺，可以得到反形STI结构，使得后续得到的NOR Flash器件具有较高的有效场高度，在刻蚀过程中不会对有源区造成损伤，且最终形成金属插塞后的侧壁比较平缓，避免了尖端放电，从而提高了器件的性能及寿命。

Description

NOR Flash器件及其制备方法
技术领域
本发明属于半导体器件技术领域，特别是涉及一种NOR Flash器件及其制备方法。
背景技术
现有技术中，NOR Flash器件的制备方法包括如下步骤：
1)提供基底，在所述基底表面形成栅氧化层；
2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述基底内形成STI结构；
3)在步骤2)得到的结构表面形成ONO层；
4)在位于控制栅区域及所述STI结构上方的所述ONO层表面形成控制栅多晶硅层；
5)采用常规刻蚀工艺刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述STI结构上方的所述控制栅多晶硅层、所述ONO层；
6)在裸露的所述栅氧化层及所述STI结构表面形成刻蚀阻挡层；
7)在所述刻蚀阻挡层表面形成层间介质层；
8)在对应于所述STI结构上方的所述层间介质层内形成开口，所述开口暴露出位于所述STI结构表面的所述刻蚀阻挡层；
9)在所述开口内填充SiN层；
10)刻蚀位于后需要形成连接通孔区域的所述层间介质层及所述刻蚀阻挡层以形成连接通孔；
11)在所述连接通孔内填充金属以形成金属插塞。
上述制备方法中，由于步骤4)中形成的控制栅多晶硅层的厚度要小于步骤2)中形成的浮栅多晶硅层的厚度，又在步骤5)中采用的刻蚀工艺中所使用的刻蚀气体不具备一定的刻蚀选择比，在完全去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述STI结构上方的所述控制栅多晶硅层的前提下，所述STI结构也会被部分刻蚀去除，使得所述STI结构的表面为低于所述基底表面、且向所述基底内部凹陷的凹面；上述STI结构使得在步骤8)中在所述层间介质层14内形成开口15时容易刻穿所述ONO层13及所述栅氧化层12，使得开口15与基底10内所述STI结构11隔离形成的有源区相接触的地方形成薄弱点(如图1中所示的刻穿处16)，从而影响器件的性能，如图1所示；同时，上述STI结构在开口15内填充SiN层17之后，在步骤11)中形成金属插塞18后的侧壁比较陡峭，容易产生尖端放电，从而影响器件的性能及寿命，如图2所示。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种NOR Flash器件及其制备方法，用于解决现有技术中的NOR Flash器件由于STI结构的表面为低于所述基底表面、且向所述基底内部凹陷的凹面而导致的在后续刻蚀工艺中容易对有源区造成损伤，使得开口与基底的有源区相接触的地方形成薄弱点，从而影响器件的性能的问题，以及在最终形成金属插塞后的侧壁比较陡峭，容易产生尖端放电，从而影响器件的性能及寿命的问题。
为实现上述目的及其他相关目的，本发明提供一种NOR Flash器件的制备方法，所述制备方法包括：
1)提供基底，在所述基底表面形成栅氧化层；
2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述基底内形成反形STI结构，所述反形STI结构的上表面高于所述栅氧化层的表面；
3)在步骤2)得到的结构表面形成ONO层；
4)在位于控制栅区域及所述反形STI结构上方的所述ONO层表面形成控制栅多晶硅层；
5)刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层；
6)在裸露的所述栅氧化层及所述反形STI结构表面形成刻蚀阻挡层；
7)在所述刻蚀阻挡层表面形成层间介质层；
8)在对应于所述反形STI结构上方的所述层间介质层内形成开口，所述开口暴露出位于所述反形STI结构表面的所述刻蚀阻挡层；
9)在所述开口内填充SiN层；
10)刻蚀位于后需要形成连接通孔区域的所述层间介质层及所述刻蚀阻挡层以形成连接通孔；
11)在所述连接通孔内填充金属以形成金属插塞。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤1)中，采用热氧化工艺在所述基底表面形成所述栅氧化层。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤2)中，在所述基底内形成若干个间隔的反形STI结构包括如下步骤：
2-1)在所述基底内对应于后续要形成反形STI结构的位置形成深槽；
2-2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述深槽内填充STI结构材料层；
2-3)刻蚀去除部分所述STI结构材料层以形成所述反形STI结构。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤2-2)与步骤2-3)之间还包括将步骤2-2)得到的结构进行化学机械抛光的步骤。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤5)中，采用具有一定刻蚀选择比的刻蚀气体刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层，以确保在完全去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层的同时保证所述反形STI结构不被刻蚀去除。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤5)中，刻蚀气体为包括CH2F2或C4F6的刻蚀气体。
作为本发明的NOR Flash器件的制备方法的一种优选方案，步骤5)中，刻蚀气体为CF4与CH2F2的混合气体、CF4与C4F6的混合气体、NF3与CH2F2的混合气体或NF3与CH2F2的混合气体。
本发明还提供一种NOR Flash器件，所述NOR Flash器件包括：
基底；
反形STI结构，嵌入于所述基底内，将所述基底分割为若干个有源区，且所述反形STI结构的上表面高于所述基底的表面；
控制栅，位于所述有源区表面；
浮栅，位于所述有源区表面，且位于所述控制栅两侧；
金属插塞，位于部分所述反形STI结构之间。
作为本发明的NOR Flash器件的一种优选方案，所述控制栅包括栅氧化层、ONO层及控制栅多晶硅层；所述栅氧化层位于所述基底表面，所述ONO层位于所述栅氧化层表面，所述控制栅多晶硅层位于所述ONO层表面。
作为本发明的NOR Flash器件的一种优选方案，所述浮栅包括栅氧化层及浮栅多晶硅层；所述栅氧化层位于所述基底表面，所述浮栅多晶硅层位于所述栅氧化层表面。
作为本发明的NOR Flash器件的一种优选方案，相邻所述金属插塞之间设有SiN层。
如上所述，本发明的NOR Flash器件及其制备方法，具有以下有益效果：本发明的NOR Flash器件的制备方法通过调整刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层的工艺，可以得到反形STI结构，使得后续得到的NOR Flash器件具有较高的有效场高度，在刻蚀过程中不会对有源区造成损伤，且最终形成金属插塞后的侧壁比较平缓，避免了尖端放电，从而提高了器件的性能及寿命。
附图说明
图1显示为现有技术中的NOR Flash器件在制备过程中形成的开口对基底内STI结构隔离形成的有源区相接触的地方形成薄弱点的截面结构示意图。
图2显示为现有技术中的NOR Flash器件的截面部结构示意图。
图3显示为本发明实施例一中提供的NOR Flash器件的制备方法的流程图。
图4至图15显示为本发明实施例一中提供的NOR Flash器件的制备方法中各步骤对应的截面结构示意图。
元件标号说明
10 基底
11 STI结构
12 栅氧化层
13 ONO层
14 层间介质层
15 开口
16 刻穿处
17 SiN层
18 金属插塞
20 基底
21 栅氧化层
22 浮栅多晶硅层
23 反形STI结构
231 STI结构材料层
24 ONO层
25 控制栅多晶硅层
26 刻蚀阻挡层
27 层间介质层
28 开口
29 SiN层
30 连接通孔
31 金属插塞
S1～S11 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图15需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图3，本发明提供一种NOR Flash器件的制备方法，所述NOR Flash器件的制备方法包括：
1)提供基底，在所述基底表面形成栅氧化层；
2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述基底内形成反形STI结构，所述反形STI结构的上表面高于所述栅氧化层的表面；
3)在步骤2)得到的结构表面形成ONO层；
4)在位于控制栅区域及所述反形STI结构上方的所述ONO层表面形成控制栅多晶硅层；
5)刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层；
6)在裸露的所述栅氧化层及所述反形STI结构表面形成刻蚀阻挡层；
7)在所述刻蚀阻挡层表面形成层间介质层；
8)在对应于所述反形STI结构上方的所述层间介质层内形成开口，所述开口暴露出位于所述反形STI结构表面的所述刻蚀阻挡层；
9)在所述开口内填充SiN层；
10)刻蚀位于后需要形成连接通孔区域的所述层间介质层及所述刻蚀阻挡层以形成连接通孔；
11)在所述连接通孔内填充金属以形成金属插塞。
在步骤1)中，请参阅图3中的S1步骤及图4，提供基底20，在所述基底20表面形成栅氧化层21。
作为示例，所述基底20可以为但不仅限于蓝宝石衬底、GaN衬底、硅衬底或碳化硅衬底。
作为示例，可以采用热氧化法、化学气相沉积法或物理气相沉积法在所述基底20表面形成所述栅氧化层21；优选地，本实施例中，采用热氧化法在所述基底20表面形成所述栅氧化层21。
在步骤2)中，请参阅图3中的S2步骤及图5至图6，在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层21表面形成浮栅多晶硅层22，并在所述基底20内形成反形STI结构23，所述反形STI结构23的上表面高于所述栅氧化层21的表面。
作为示例，所述步骤2)包括如下步骤：
2-1)在所述基底20内对应于后续要形成反形STI结构23的位置形成深槽(未示出)；
2-2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层21表面形成浮栅多晶硅层22，并在所述深槽内填充STI结构材料层231，如图5所示；
2-3)采用光刻刻蚀工艺刻蚀去除部分所述STI结构材料层231以形成所述反形STI结构23。
作为示例，所述步骤2-2)与所述步骤2-3)之间还包括将步骤2-2)得到的结构进行化学机械抛光的步骤，以将所述步骤2-2)得到的结构减薄。
需要说明的是，为了便于突出显示本发明的发明点，上述附图4、附图5、附图6及后续附图7至附图15均仅示意出后续要形成连接通孔的区域及所述反形STI结构23部分的截面结构示意图，并未示意出所述浮栅区域、所述控制栅区域等其他区域的截面结构示意图。
需要说明的是，在其他示例中，还可以通过如下步骤在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层21表面形成浮栅多晶硅层22，并在所述基底20内形成反形STI结构23：
2-1)在所述基底20内对应于后续要形成反形STI结构23的位置形成深槽；
2-2)在所述深槽内填充STI结构材料层，所述STI结构材料层的表面高于所述栅氧化层21的表面；
2-3)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层21表面形成所述浮栅多晶硅层22。
在步骤3)中，请参阅图3中的S3步骤及图7，在步骤2)得到的结构表面形成ONO层24。
作为示例，可以采用物理气相沉积法或化学气相沉积法在所述步骤2)得到的结构表面形成所述ONO(氧化硅/氮化硅/氧化硅)层24。
在步骤4)中，请参阅图3中的S4步骤及图8，在位于控制栅区域及所述反形STI结构23上方的所述ONO层24表面形成控制栅多晶硅层25。
在一示例中，可以首先在步骤3)得到的结构表面形成掩膜层，所述掩膜层定义出所述控制栅区域及所述反形STI结构23的位置，然后再以所述掩膜层为依托，在所述控制栅区域及所述反形STI结构23上方的所述ONO层24表面形成所述控制栅多晶硅层25。
在另一示例中，可以首先在所述ONO层24表面形成控制栅多晶硅材料层，然后通过光刻刻蚀工艺去除所述控制栅区域及所述反形STI结构23外围的所述控制栅多晶硅材料层以形成所述控制栅多晶硅层25。
在步骤5)中，请参阅图3中的S5步骤及图9，刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层22、所述ONO层24及所述反形STI结构23上方的所述控制栅多晶硅层25、所述ONO层24。
作为示例，采用光刻刻蚀工艺去除位于后续要形成连接通孔区域的所述浮栅多晶硅层22、所述ONO层24及所述反形STI结构23上方的所述控制栅多晶硅层25、所述ONO层24。
作为示例，采用具有一定刻蚀选择比的刻蚀气体刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层22、所述ONO层24及所述反形STI结构23上方的所述控制栅多晶硅层25、所述ONO层24，以确保在完全去除位于后续要形成连接通孔区域的所述浮栅多晶硅层22、所述ONO层24及所述反形STI结构23上方的所述控制栅多晶硅层25、所述ONO层24的同时保证所述反形STI结构23不被刻蚀去除。
作为示例，刻蚀气体为包括CH2F2或C4F6的刻蚀气体，选用CH2F2或C4F6作为刻蚀气体，在刻蚀的过程中，会在所述反形STI结构23的位置处产生较多的刻蚀副产物，且由于所述反形STI结构23的关键尺寸非常小，该位置产生的刻蚀副产物不容易被带走，会保留在所述反形STI结构23的上方，从而使得刻蚀所述反形STI结构23上方的所述控制栅多晶层25及所述ONO层24的速率降低。
作为示例，所述刻蚀气体可以为CF4与CH2F2的混合气体、CF4与C4F6的混合气体、NF3与CH2F2的混合气体或NF3与CH2F2的混合气体。
在步骤6)中，请参阅图3中的S6步骤及图10，在裸露的所述栅氧化层21及所述反形STI结构23表面形成刻蚀阻挡层26。
作为示例，采用物理气相沉积法或化学气相沉积法在裸露的所述栅氧化层21及所述反形STI结构23表面形成所述刻蚀阻挡层26。
作为示例，所述刻蚀阻挡层26的材料可以为但不仅限于氮化硅。
在步骤7)中，请参阅图3中的S7步骤及图11，在所述刻蚀阻挡层26表面形成层间介质层27。
作为示例，采用物理气相沉积法或化学气相沉积法在所述刻蚀阻挡层26表面形成层间介质层27。
在步骤8)中，请参阅图3中的S8步骤及图12，在对应于所述反形STI结构23上方的所述层间介质层27内形成开口28，所述开口28暴露出位于所述反形STI结构23表面的所述刻蚀阻挡层26。
作为示例，采用干法刻蚀工艺或湿法刻蚀工艺在对应于所述反形STI结构23上方的所述层间介质层27内形成开口28。由于有所述反形STI结构23的存在，使得后续得到的NOR Flash器件具有较高的有效场高度，在刻蚀过程中不会对有源区造成损伤。
在步骤9)中，请参阅图3中的S9步骤及图13，在所述开口28内填充SiN层29。
作为示例，采用物理气相沉积法或化学气相沉积法在所述开口28内填充所述SiN层29。
在步骤10)中，请参阅图3中的S10步骤及图14，刻蚀位于后需要形成连接通孔区域的所述层间介质层27及所述刻蚀阻挡层26以形成连接通孔30。
作为示例，采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的方式刻蚀位于后需要形成连接通孔区域的所述层间介质层27及所述刻蚀阻挡层26以形成所述连接通孔30。
在步骤11)中，请参阅图3中的S11步骤及图15，在所述连接通孔30内填充金属以形成金属插塞31。
作为示例，采用物理气相沉积法或化学气相沉积法在所述连接通孔30内填充金属以形成所述金属插塞31。
作为示例，在所述连接通孔30内填充的金属可以为但不仅限于钨，即所述金属插塞31的材料可以为但不仅限于钨。
本发明的NOR Flash器件的制备方法通过调整刻蚀去除位于连接通孔区域的所述浮栅多晶硅层22、所述ONO层24及所述反形STI结构上方的所述控制栅多晶硅层25、所述ONO层24的工艺，可以得到所述反形STI结构23，使得得到的NOR Flash器件具有较高的有效场高度，在刻蚀过程中不会对有源区造成损伤，且最终形成所述金属插塞31后的侧壁比较平缓，避免了尖端放电，从而提高了器件的性能及寿命。
实施例二
请继续参阅图4至图15,，本发明还提供一种NOR Flash器件所述NOR Flash器件包括：基底20；反形STI结构23，所述反形STI结构23嵌入于所述基底20内，将所述基底20分割为若干个有源区，且所述反形STI结构23的上表面高于所述基底20的表面；控制栅，所述控制栅位于所述有源区表面；浮栅，所述浮栅位于所述有源区表面，且位于所述控制栅两侧；金属插塞31，所述金属插塞31位于部分所述反形STI结构23之间。
作为示例，所述控制栅包括栅氧化层21、ONO层24及控制栅多晶硅层25；所述栅氧化层21位于所述基底20表面，所述ONO层24位于所述栅氧化层21表面，所述控制栅多晶硅层21位于所述ONO层24表面。
作为示例，所述浮栅包括栅氧化层21及浮栅多晶硅层22；所述栅氧化层21位于所述基底20表面，所述浮栅多晶硅22层位于所述栅氧化层21表面。
作为示例，相邻所述金属插塞31之间设有SiN层29。
需要说明的是，图15为所述NOR Flash器件的截面结构示意图，为了便于突出显示本发明的发明点，附图15均仅示意出连接通孔的区域及所述反形STI结构23部分的截面结构示意图，并未示意出所述浮栅及所述控制栅等其他区域的截面结构示意图。
本发明的NOR Flash器件通过设置反形STI结构，具有较高的有效场高度，形成的所述金属插塞31后的侧壁比较平缓，避免了尖端放电，从而提高了NOR Flash器件的性能及寿命。
综上所述，本发明提供一种NOR Flash器件及其制备方法，所述制备方法包括：1)提供基底，在所述基底表面形成栅氧化层；2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述基底内形成反形STI结构，所述反形STI结构的上表面高于所述栅氧化层的表面；3)在步骤2)得到的结构表面形成ONO层；4)在位于控制栅区域及所述反形STI结构上方的所述ONO层表面形成控制栅多晶硅层；5)刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层；6)在裸露的所述栅氧化层及所述反形STI结构表面形成刻蚀阻挡层；7)在所述刻蚀阻挡层表面形成层间介质层；8)在对应于所述反形STI结构上方的所述层间介质层内形成开口，所述开口暴露出位于所述反形STI结构表面的所述刻蚀阻挡层；9)在所述开口内填充SiN层；10)刻蚀位于后需要形成连接通孔区域的所述层间介质层及所述刻蚀阻挡层以形成连接通孔；11)在所述连接通孔内填充金属以形成金属插塞。本发明的NOR Flash器件的制备方法通过调整刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层的工艺，可以得到反形STI结构，使得后续得到的NOR Flash器件具有较高的有效场高度，在刻蚀过程中不会对有源区造成损伤，且最终形成金属插塞后的侧壁比较平缓，避免了尖端放电，从而提高了器件的性能及寿命。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种NOR Flash器件的制备方法，其特征在于，所述制备方法包括以下步骤：
1)提供基底，在所述基底表面形成栅氧化层；
2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述基底内形成反形STI结构，所述反形STI结构的上表面高于所述栅氧化层的表面；
3)在步骤2)得到的结构表面形成ONO层；
4)在位于控制栅区域及所述反形STI结构上方的所述ONO层表面形成控制栅多晶硅层；
5)刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层；
6)在裸露的所述栅氧化层及所述反形STI结构表面形成刻蚀阻挡层；
7)在所述刻蚀阻挡层表面形成层间介质层；
8)在对应于所述反形STI结构上方的所述层间介质层内形成开口，所述开口暴露出位于所述反形STI结构表面的所述刻蚀阻挡层；
9)在所述开口内填充SiN层；
10)刻蚀位于后需要形成连接通孔区域的所述层间介质层及所述刻蚀阻挡层以形成连接通孔；
11)在所述连接通孔内填充金属以形成金属插塞。
2.根据权利要求1所述的NOR Flash器件的制备方法，其特征在于：步骤1)中，采用热氧化工艺在所述基底表面形成所述栅氧化层。
3.根据权利要求1所述的NOR Flash器件的制备方法，其特征在于：步骤2)中，在所述基底内形成若干个间隔的反形STI结构包括如下步骤：
2-1)在所述基底内对应于后续要形成反形STI结构的位置形成深槽；
2-2)在位于浮栅区域及后续要形成连接通孔区域的所述栅氧化层表面形成浮栅多晶硅层，并在所述深槽内填充STI结构材料层；
2-3)刻蚀去除部分所述STI结构材料层以形成所述反形STI结构。
4.根据权利要求3所述的NOR Flash器件的制备方法，其特征在于：步骤2-2)与步骤2-3)之间还包括将步骤2-2)得到的结构进行化学机械抛光的步骤。
5.根据权利要求1所述的NOR Flash器件的制备方法，其特征在于：步骤5)中，采用具有一定刻蚀选择比的刻蚀气体刻蚀去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层，以确保在完全去除位于后续要形成连接通孔区域的所述浮栅多晶硅层、所述ONO层及所述反形STI结构上方的所述控制栅多晶硅层、所述ONO层的同时保证所述反形STI结构不被刻蚀去除。
6.根据权利要求5所述的NOR Flash器件的制备方法，其特征在于：步骤5)中，刻蚀气体为包括CH2F2或C4F6的刻蚀气体。
7.根据权利要求6所述的NOR Flash器件的制备方法，其特征在于：步骤5)中，刻蚀气体为CF4与CH2F2的混合气体、CF4与C4F6的混合气体、NF3与CH2F2的混合气体或NF3与CH2F2的混合气体。
8.一种NOR Flash器件，其特征在于，所述NOR Flash器件包括：
基底；
反形STI结构，嵌入于所述基底内，将所述基底分割为若干个有源区，且所述反形STI结构的上表面高于所述基底的表面；
控制栅，位于所述有源区表面；
浮栅，位于所述有源区表面，且位于所述控制栅两侧；
金属插塞，位于部分所述反形STI结构之间。
9.根据权利要求8所述的NOR Flash器件，其特征在于：所述控制栅包括栅氧化层、ONO层及控制栅多晶硅层；所述栅氧化层位于所述基底表面，所述ONO层位于所述栅氧化层表面，所述控制栅多晶硅层位于所述ONO层表面。
10.根据权利要求8所述的NOR Flash器件，其特征在于：所述浮栅包括栅氧化层及浮栅多晶硅层；所述栅氧化层位于所述基底表面，所述浮栅多晶硅层位于所述栅氧化层表面。
11.根据权利要求8所述的NOR Flash器件，其特征在于：相邻所述金属插塞之间设有SiN层。
CN201611160086.XA 2016-12-15 2016-12-15 NOR Flash器件及其制备方法 Pending CN108231782A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611160086.XA CN108231782A (zh) 2016-12-15 2016-12-15 NOR Flash器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611160086.XA CN108231782A (zh) 2016-12-15 2016-12-15 NOR Flash器件及其制备方法

Publications (1)

Publication Number Publication Date
CN108231782A true CN108231782A (zh) 2018-06-29

Family

ID=62650533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611160086.XA Pending CN108231782A (zh) 2016-12-15 2016-12-15 NOR Flash器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108231782A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828467A (zh) * 2019-11-08 2020-02-21 上海华力微电子有限公司 浮栅回刻的深度的测试方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525236B (en) * 2002-01-29 2003-03-21 Taiwan Semiconductor Mfg Floating gate structure and manufacturing of flash memory
US20040076050A1 (en) * 2002-08-02 2004-04-22 Taiwan Semiconductor Manufacturing Company Flash memory cell with high programming efficiency by coupling from floating gate to sidewall
CN1591837A (zh) * 2003-09-01 2005-03-09 海力士半导体有限公司 用于制造闪存器件的方法
CN103021953A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 半导体集成器件形成方法
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法
CN103943625A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 一种nand闪存器件及其制造方法
CN106158757A (zh) * 2016-07-27 2016-11-23 上海华虹宏力半导体制造有限公司 闪存器件制造方法
CN106206445A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 存储器结构的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525236B (en) * 2002-01-29 2003-03-21 Taiwan Semiconductor Mfg Floating gate structure and manufacturing of flash memory
US20040076050A1 (en) * 2002-08-02 2004-04-22 Taiwan Semiconductor Manufacturing Company Flash memory cell with high programming efficiency by coupling from floating gate to sidewall
CN1591837A (zh) * 2003-09-01 2005-03-09 海力士半导体有限公司 用于制造闪存器件的方法
CN103021953A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 半导体集成器件形成方法
CN103219289A (zh) * 2013-03-27 2013-07-24 上海宏力半导体制造有限公司 去除浮栅尖角的闪存及其制造方法
CN103943625A (zh) * 2014-03-24 2014-07-23 上海华力微电子有限公司 一种nand闪存器件及其制造方法
CN106206445A (zh) * 2015-04-29 2016-12-07 中芯国际集成电路制造(上海)有限公司 存储器结构的形成方法
CN106158757A (zh) * 2016-07-27 2016-11-23 上海华虹宏力半导体制造有限公司 闪存器件制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828467A (zh) * 2019-11-08 2020-02-21 上海华力微电子有限公司 浮栅回刻的深度的测试方法

Similar Documents

Publication Publication Date Title
US11798984B2 (en) Seamless gap fill
US9944516B2 (en) High aspect ratio etch without upper widening
CN104377240B (zh) 半导体器件和制造半导体器件的方法
US10134639B2 (en) Semiconductor structure having contact holes between sidewall spacers
US9515078B2 (en) Semiconductor structure and method for forming the same
US9583605B2 (en) Method of forming a trench in a semiconductor device
CN209029354U (zh) 浅沟槽隔离结构
CN108231782A (zh) NOR Flash器件及其制备方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN103855021B (zh) 一种FinFET器件的制造方法
CN103632943A (zh) 半导体器件制造方法
WO2021228269A1 (zh) 埋入式字线结构制备方法
CN103531454B (zh) 半导体器件制造方法
CN104716044B (zh) 半导体器件及其形成方法
CN108573862A (zh) 半导体结构及其形成方法
CN105870172A (zh) 一种mosfet及其制备方法
CN102651345A (zh) 晶体管的制造方法
CN110534499A (zh) 半导体器件及其制作方法
CN109994420A (zh) 一种深槽隔离结构的制造方法
US5976987A (en) In-situ corner rounding during oxide etch for improved plug fill
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
CN106531685B (zh) 层间介质层及其层内接触孔的刻蚀方法
US9666668B2 (en) Semiconductor device structure and method for forming the same
CN108550578A (zh) 三维存储器制造方法
TW202004920A (zh) 具有金屬閘極的半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication