CN106531685B - 层间介质层及其层内接触孔的刻蚀方法 - Google Patents

层间介质层及其层内接触孔的刻蚀方法 Download PDF

Info

Publication number
CN106531685B
CN106531685B CN201510587576.7A CN201510587576A CN106531685B CN 106531685 B CN106531685 B CN 106531685B CN 201510587576 A CN201510587576 A CN 201510587576A CN 106531685 B CN106531685 B CN 106531685B
Authority
CN
China
Prior art keywords
etching
layer
barrier layer
etching barrier
etch rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510587576.7A
Other languages
English (en)
Other versions
CN106531685A (zh
Inventor
李健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp filed Critical CSMC Technologies Corp
Priority to CN201510587576.7A priority Critical patent/CN106531685B/zh
Publication of CN106531685A publication Critical patent/CN106531685A/zh
Application granted granted Critical
Publication of CN106531685B publication Critical patent/CN106531685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明涉及一种层间介质层和层间介质层内接触孔的刻蚀方法，利用双刻蚀阻挡层结构，可以减少各区域厚度不同的ILD层的刻蚀进度差异，使不同厚度区域的刻蚀进度差异大幅缩小。提高刻蚀的均匀性，防止氧化膜层过薄区域的阻挡层被过早刻穿及STI被过刻蚀，避免漏电造成的芯片失效。

Description

层间介质层及其层内接触孔的刻蚀方法
技术领域
本发明涉及半导体制造领域，具体涉及一种层间介质层及其层内接触孔的刻蚀方法。
背景技术
在芯片制造流程中，接触孔刻蚀是一道非常重要的工艺步骤，这一步要在层间介质(ILD)层内刻蚀出接触孔，接下来在接触孔内填充金属，从而实现底部器件和金属导线之间的连接。其中ILD包括多层膜，每层的厚度不同。
图1是一种传统的ILD层结构图，ILD层包括多层膜：第一氧化硅介质层110、第二氧化硅介质层130、硼磷硅玻璃(BPSG)层140、多晶硅层150及氮氧化硅(SION)介质层200。ILD在经化学机械抛光(CMP)后，不同位置的第二氧化硅介质层130厚度相差较大。在刻蚀过程中，对于第二氧化硅介质层130厚度较薄的区域，第一步主刻蚀可以直接刻蚀到氮氧化硅介质层200。又因为这步主刻蚀对SION的刻蚀速率较快，可以直接刻穿氮氧化硅介质层200，到达Si表面，后面的过刻蚀会在此基础上继续进行。当接触孔(Contact)20的关键尺寸(CD)较大的时候，接触孔20会部分超出有源区，搭在浅沟槽隔离结构300上。由于主刻蚀步骤就刻穿了氮氧化硅介质层200，过刻蚀步骤会刻蚀掉浅沟槽隔离结构300(例如STI)内用来做器件隔离的氧化硅介质，后面钨填充步骤在把金属钨填入接触孔的同时，也填入了STI内，如图2和图3所示，形成漏电结构10，造成器件间的漏电，导致器件失效。
发明内容
基于此，有必要针对接触孔过刻蚀造成器件漏电的问题，提供一种新的层间介质层及其层内接触孔的刻蚀方法。
一种层间介质层，包括设于有源区表面的第一刻蚀阻挡层，位于所述第一刻蚀阻挡层上的硅玻璃层，位于所述硅玻璃层上的第二刻蚀阻挡层以及位于所述第二刻蚀阻挡层上的第一硅氧化层。
还有必要提供一种层间介质层内接触孔的刻蚀方法。
一种层间介质层内接触孔的刻蚀方法，包括下列步骤：在有源区上形成层间介质层；所述层间介质层包括设于有源区表面的第一刻蚀阻挡层，位于所述第一刻蚀阻挡层上的硅玻璃层，位于所述硅玻璃层上的第二刻蚀阻挡层以及位于所述第二刻蚀阻挡层上的第一硅氧化层；进行接触孔光刻；进行接触孔刻蚀；具体包括步骤：采用对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂进行接触孔刻蚀至所述第二刻蚀阻挡层；采用对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂继续刻蚀至将所述第二刻蚀阻挡层刻穿；采用对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂继续刻蚀至将所述第一刻蚀阻挡层刻穿。
在其中一个实施例中，所述在有源区上形成层间介质层的步骤具体包括：在所述有源区上形成栅极；在所述有源区和栅极表面形成第一刻蚀阻挡层；在所述第一刻蚀阻挡层上形成硅玻璃层；在所述硅玻璃层上形成第二刻蚀阻挡层；在所述第二刻蚀阻挡层上形成第一硅氧化层。
在其中一个实施例中，所述在所述硅玻璃层上形成第二刻蚀阻挡层的步骤之前，还包括在所述硅玻璃层上形成第二硅氧化层的步骤，所述第二刻蚀阻挡层形成于所述第二硅氧化层上。
在其中一个实施例中，所述在所述第二刻蚀阻挡层上形成第一硅氧化层的步骤，采用以正硅酸乙酯为气体源的等离子增强型化学气相沉积工艺形成所述第一硅氧化层。
在其中一个实施例中，所述采用对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂进行接触孔刻蚀的步骤中，对氧化硅和第二刻蚀阻挡层的刻蚀选择比为3:1～10:1；所述采用对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂继续刻蚀的步骤中，对第二刻蚀阻挡层和硅玻璃层的刻蚀选择比为3:1～10:1；所述采用对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂继续刻蚀的步骤中，对硅玻璃层和第一刻蚀阻挡层刻蚀选择比为3:1～10:1。
在其中一个实施例中，所述第一刻蚀阻挡层和第二刻蚀阻挡层的材质为氮氧化硅，所述硅玻璃层的材质为磷硅玻璃或硼磷硅玻璃。
在其中一个实施例中，所述进行接触孔刻蚀的步骤采用干法刻蚀。
在其中一个实施例中，所述对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂成分包括C4F8，所述对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂成分包括CHF3，所述对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂成分包括CH2F2。
在其中一个实施例中，所述第二刻蚀阻挡层的厚度为200埃～600埃。
上述层间介质层和层间介质层内接触孔的刻蚀方法，利用第一刻蚀阻挡层和第二刻蚀阻挡层先后两次发挥对刻蚀速率的阻挡拉平作用，可以减少各区域厚度不同的ILD层的刻蚀进度差异，使不同厚度区域的刻蚀进度差异大幅缩小。提高刻蚀的均匀性，防止氧化膜层过薄区域的阻挡层被过早刻穿及STI被过刻蚀，避免漏电造成的芯片失效。
附图说明
图1是一种传统的ILD层结构图；
图2为图1所示ILD经过接触孔过刻蚀后的结构图；
图3为图1所示ILD经过接触孔过刻蚀后的电镜照片；
图4为一实施例中层间介质层的结构示意图；
图5为另一实施例中层间介质层的结构示意图；
图6为步骤S432完成后层间介质层的结构示意图；
图7为步骤S433完成后层间介质层的结构示意图；
图8为一实施例中层间介质层内接触孔的刻蚀方法的流程图；
图9为步骤S410的子步骤流程图；
图10为步骤S430的子步骤流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明适用于金属氧化物半导体场效应管(MOSFET)等包含ILD结构的元器件。图4为一实施例中层间介质层的结构示意图，层间介质层包括设于有源区表面的第一刻蚀阻挡层210，位于第一刻蚀阻挡层210上的硅玻璃层140，位于硅玻璃层140上的第二刻蚀阻挡层220以及位于第二刻蚀阻挡层220上的第一硅氧化层120。
图5为另一实施例中层间介质层的结构示意图，其与图4所示实施例的主要区别在于，硅玻璃层140与第二刻蚀阻挡层220之间还包括第二硅氧化层130，也就是说第二刻蚀阻挡层220设于第二硅氧化层130和第一硅氧化层120之间。可以理解的，图4所示实施例相对于图5可以节省一步形成第二硅氧化层130的工艺。
图8为一实施例中层间介质层内接触孔的刻蚀方法的流程图，下面结合图5所示实施例对其进行介绍：
S410，在有源区上形成层间介质层。
形成隔离结构300(例如STI)、有源区及栅极150后，在晶圆表面形成层间介质(ILD)层。参见图9，在其中一个实施例中，步骤S410具体包括：
S411，在有源区上形成栅极。
按照习知工艺，形成多晶硅栅或其他习知材质的栅极。
S412，在有源区和栅极表面形成第一刻蚀阻挡层。
第一刻蚀阻挡层210的作用是对刻蚀穿了硅玻璃层140的刻蚀剂进行阻挡，使得在有适量过刻蚀的情况下也不会刻穿至下方的浅沟槽隔离结构300。在本实施例中，是沉积一层氮氧化硅(SION)形成第一刻蚀阻挡层210。
S413，在第一刻蚀阻挡层上形成硅玻璃层。
形成硅玻璃层140以利于器件的平坦化。淀积硅玻璃层140后可以采用热回流(reflow)工艺改善晶圆表面的平整度。硅玻璃层140的材质可以采用习知的磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等。
S414，在硅玻璃层上形成第二刻蚀阻挡层。
本实施例中是在硅玻璃层410上再形成一层SION作为第二刻蚀阻挡层220。
S415，在第二刻蚀阻挡层上形成第一硅氧化层。
在本实施例中，是采用以正硅酸乙酯(TEOS)为气体源的等离子增强型化学气相沉积(PECVD)工艺形成第一硅氧化层120。
S420，进行接触孔光刻。
步骤S410完成后，进行接触孔光刻，在需要形成接触孔(contact)的位置显影出刻蚀窗口。
S430，进行接触孔刻蚀。
参见图10，在其中一个实施例中，步骤S430具体包括以下步骤：
S431，采用对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂进行接触孔刻蚀至第二刻蚀阻挡层。
刻蚀剂对第一硅氧化层120刻蚀快，对第二刻蚀阻挡层220刻蚀慢。第一硅氧化层120薄的地方先接触第二刻蚀阻挡层220，使刻蚀速率慢下来，等第一硅氧化层120厚的地方刻蚀完毕，都停止在第二刻蚀阻挡层220。
S432，采用对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂继续刻蚀直至将第二刻蚀阻挡层刻穿。
如图6所示，刻蚀剂对第二刻蚀阻挡层220的刻蚀速度快，对第二硅氧化层130和硅玻璃层140刻蚀速度慢，把各个接触孔20处的第二刻蚀阻挡层220刻蚀干净，硅玻璃层140损失较少，各个接触孔20的刻蚀深度差异被大幅缩小。
S433，采用对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂继续刻蚀直至将第一刻蚀阻挡层刻穿。
如图7所示，刻蚀硅玻璃层140和第一刻蚀阻挡层210，第二次缩小各个接触孔20的刻蚀进度，使各接触孔20接近同时刻完第一刻蚀阻挡层210，到达有源区表面。
上述层间介质层和层间介质层内接触孔的刻蚀方法，利用第一刻蚀阻挡层210和第二刻蚀阻挡层220先后两次发挥对刻蚀速率的阻挡拉平作用，可以减少各区域厚度不同的ILD层的刻蚀进度差异，使不同厚度区域的刻蚀进度差异大幅缩小。提高刻蚀的均匀性，防止氧化膜层过薄区域的阻挡层被过早刻穿及STI被过刻蚀，避免漏电造成的芯片失效。
在其中一个实施例中，第二刻蚀阻挡层220的厚度为
在其中一个实施例中，步骤S431对氧化硅和第二刻蚀阻挡层的刻蚀选择比、步骤S432对第二刻蚀阻挡层和硅玻璃层的刻蚀选择比、及步骤S433对硅玻璃层和第一刻蚀阻挡层刻蚀选择比均在3:1～10:1的范围内。
在其中一个实施例中，步骤S430采用干法刻蚀。在第一刻蚀阻挡层210和第二刻蚀阻挡层220的材质为氮氧化硅、硅玻璃层140的材质为硼磷硅玻璃的实施例中，步骤S431中采用主要成分为C4F8的刻蚀气体，步骤S432中采用主要成分为CHF3的刻蚀气体，步骤S433中采用主要成分为CH2F2的刻蚀气体。可以理解的，根据本领域的公知常识，根据器件的具体需求，实际制造时在干法刻蚀步骤中也可以加入一些附加的气体成分，以调整刻蚀速度、刻蚀选择比、刻蚀的均匀性以及刻蚀部分边缘的形貌等。例如加入适量的氧气、氢气等，另外刻蚀气体中可能会含少量因为各种原因存在的杂质。
在其他实施例中，步骤S430也可以采用湿法腐蚀。
参见图4，在一个实施例中，层间介质层还包括第一硅氧化层120上的氮氧化硅层230和氮氧化硅层230上的第三硅氧化层110。
在其中一个实施例中，第三硅氧化层110的厚度为氮氧化硅层230的厚度为第二刻蚀阻挡层220的厚度为硅玻璃层140的厚度为第一刻蚀阻挡层210的厚度为栅极150的多晶硅栅厚度为第一硅氧化层120的典型厚度为但在栅极150位置处的厚度相应减小。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种层间介质层内接触孔的刻蚀方法，包括下列步骤：
在有源区上形成层间介质层；所述层间介质层包括设于有源区表面的第一刻蚀阻挡层，位于所述第一刻蚀阻挡层上的硅玻璃层，位于所述硅玻璃层上的第二刻蚀阻挡层以及位于所述第二刻蚀阻挡层上的第一硅氧化层；
进行接触孔光刻；
进行接触孔刻蚀；具体包括步骤：
采用对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂进行接触孔刻蚀至所述第二刻蚀阻挡层；
采用对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂继续刻蚀直至将所述第二刻蚀阻挡层刻穿；
采用对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂继续刻蚀直至将所述第一刻蚀阻挡层刻穿。
2.根据权利要求1所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述在有源区上形成层间介质层的步骤具体包括：
在所述有源区上形成栅极；
在所述有源区和栅极表面形成第一刻蚀阻挡层；
在所述第一刻蚀阻挡层上形成硅玻璃层；
在所述硅玻璃层上形成第二刻蚀阻挡层；
在所述第二刻蚀阻挡层上形成第一硅氧化层。
3.根据权利要求2所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述在硅玻璃层上形成第二刻蚀阻挡层的步骤之前，还包括在所述硅玻璃层上形成第二硅氧化层的步骤；所述第二刻蚀阻挡层形成于所述第二硅氧化层上。
4.根据权利要求2所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述在第二刻蚀阻挡层上形成第一硅氧化层的步骤，是采用以正硅酸乙酯为气体源的等离子增强型化学气相沉积工艺形成所述第一硅氧化层。
5.根据权利要求1所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述采用对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂进行接触孔刻蚀的步骤中，对氧化硅和第二刻蚀阻挡层的刻蚀选择比为3:1～10:1；所述采用对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂继续刻蚀的步骤中，对第二刻蚀阻挡层和硅玻璃层的刻蚀选择比为3:1～10:1；所述采用对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂继续刻蚀的步骤中，对硅玻璃层和第一刻蚀阻挡层刻蚀选择比为3:1～10:1。
6.根据权利要求1所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述第一刻蚀阻挡层和第二刻蚀阻挡层的材质为氮氧化硅，所述硅玻璃层的材质为磷硅玻璃或硼磷硅玻璃。
7.根据权利要求6所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述进行接触孔刻蚀的步骤采用干法刻蚀工艺。
8.根据权利要求7所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述对氧化硅刻蚀速率高、对第二刻蚀阻挡层刻蚀速率低的刻蚀剂成分包括C4F8，所述对第二刻蚀阻挡层刻蚀速率高、对硅玻璃层刻蚀速率低的刻蚀剂成分包括CHF3，所述对硅玻璃层刻蚀速率高、对第一刻蚀阻挡层刻蚀速率低的刻蚀剂成分包括CH2F2。
9.根据权利要求1所述的层间介质层内接触孔的刻蚀方法，其特征在于，所述第二刻蚀阻挡层的厚度为200埃～600埃。
CN201510587576.7A 2015-09-15 2015-09-15 层间介质层及其层内接触孔的刻蚀方法 Active CN106531685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510587576.7A CN106531685B (zh) 2015-09-15 2015-09-15 层间介质层及其层内接触孔的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510587576.7A CN106531685B (zh) 2015-09-15 2015-09-15 层间介质层及其层内接触孔的刻蚀方法

Publications (2)

Publication Number Publication Date
CN106531685A CN106531685A (zh) 2017-03-22
CN106531685B true CN106531685B (zh) 2019-07-23

Family

ID=58348183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510587576.7A Active CN106531685B (zh) 2015-09-15 2015-09-15 层间介质层及其层内接触孔的刻蚀方法

Country Status (1)

Country Link
CN (1) CN106531685B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831764A (zh) * 2022-12-15 2023-03-21 成都海光集成电路设计有限公司 一种基板中过孔的制作方法、基板及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587856A (zh) * 2008-05-20 2009-11-25 中芯国际集成电路制造(上海)有限公司 改善刻蚀工艺中围墙与刻面问题的方法
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN102683273A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 接触孔的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101587856A (zh) * 2008-05-20 2009-11-25 中芯国际集成电路制造(上海)有限公司 改善刻蚀工艺中围墙与刻面问题的方法
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN102683273A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 接触孔的形成方法

Also Published As

Publication number Publication date
CN106531685A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US11011421B2 (en) Semiconductor device having voids and method of forming same
US8658531B2 (en) Method of forming connection holes
TW201214560A (en) Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
US20130052818A1 (en) Methods for Forming Interconnect Structures of Integrated Circuits
US20130065394A1 (en) Process for Forming Contact Plugs
CN106531685B (zh) 层间介质层及其层内接触孔的刻蚀方法
JP2002033478A (ja) 半導体素子のゲート電極形成方法
US9502264B2 (en) Method for selective oxide removal
TW201546983A (zh) 半導體裝置及其製造方法
US20140187044A1 (en) Addition of carboxyl groups plasma during etching for interconnect reliability enhancement
CN105633070B (zh) 一种半导体器件及其制作方法
CN104733373B (zh) 一种半导体器件的制造方法
CN103579089B (zh) 半导体结构及其形成方法
CN104681483B (zh) 一种半导体器件的制造方法
CN104282620B (zh) 半导体互连结构的制作方法
CN104282656B (zh) 一种半导体器件及其制造方法
CN103531454A (zh) 半导体器件制造方法
CN103000568A (zh) 一种金属互连层制作方法
US7001692B2 (en) Method of forming a mask having nitride film
CN104752317B (zh) 一种半导体器件的制造方法
CN104716085B (zh) 一种半导体器件及其制造方法
CN104183538A (zh) 一种半导体器件的制造方法
CN104733372B (zh) 一种半导体器件的制造方法
JP2012156356A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant