CN102087992A - 接触孔的形成方法 - Google Patents
接触孔的形成方法 Download PDFInfo
- Publication number
- CN102087992A CN102087992A CN2009101999892A CN200910199989A CN102087992A CN 102087992 A CN102087992 A CN 102087992A CN 2009101999892 A CN2009101999892 A CN 2009101999892A CN 200910199989 A CN200910199989 A CN 200910199989A CN 102087992 A CN102087992 A CN 102087992A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- contact hole
- etching barrier
- etching
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种接触孔的形成方法，包括：在半导体衬底上形成布线层，所述半导体衬底分为器件密集区、器件非密集区和切割区；在布线层上依次形成第一刻蚀阻挡层和第二刻蚀阻挡层；在第二刻蚀阻挡层上形成绝缘介质层；刻蚀绝缘介质层和第二刻蚀阻挡层，形成接触孔图形，其中至少一个区域的接触孔图形内残留有第二刻蚀阻挡层；沿接触孔图形刻蚀剩余第二刻蚀阻挡层和第一刻蚀阻挡层，形成接触孔开口图形，使器件密集区、器件非密集区和切割区的接触孔开口图形内残留第一刻蚀阻挡层的厚度接近一致；沿接触孔开口图形刻蚀去除第一刻蚀阻挡层，形成接触孔。本发明各区域的接触孔深度接近一致，避免了断路情况的产生，提高了半导体器件的电性能。
Description
技术领域
本发明涉及半导体器件的制造领域，尤其涉及接触孔的形成方法。
背景技术
随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小。为了提高集成度，降低制造成本，元件的关键尺寸不断变小，芯片单位面积内的元件数量不断增加，平面布线已难以满足元件高密度分布的要求，只能采用多层布线技术，利用芯片的垂直空间，进一步提高器件的集成密度。在各层布线之间如申请号为200310122960的中国专利申请的提及的需要用导电接触孔进行电连接。
现有制作接触孔的工艺参考图1至图4。如图1所示，提供半导体衬底100，所述半导体衬底100上已包含有驱动电路等结构；所述半导体衬底100分为器件密集区I、器件非密集区II和切割区III。在半导体衬底100上形成布线层102，其中布线层102的材料可以为铝或铝铜合金或多晶硅；在布线层102上形成刻蚀阻挡层104，所述刻蚀阻挡层104的材料为氮化硅或氮氧化硅等，其作用为在刻蚀过程中保护其下方的布线层不被影响；在刻蚀阻挡层104上形成低k(介电常数)介质层106，用于增强膜层间的粘附力；在低k介质层106上形成绝缘介质层108；在绝缘介质层108上形成阻挡层110，所述阻挡层110的作用在于后续光刻胶曝光显影过程中避免光线透过；在阻挡层110上旋涂光刻胶层112，经过曝光显影工艺后，在光刻胶层112上定义出光刻胶接触孔图形。
如图2所示，以光刻胶层112为掩膜，用干法刻蚀法沿光刻胶接触孔图形刻蚀阻挡层110、绝缘介质层108和低k介质层106至露出刻蚀阻挡层104，形成接触孔开口图形。由于器件密集区I、器件非密集区II和切割区III的器件密集度不同，刻蚀气体对各区域的膜层刻蚀程度也不同；因此，在器件密集区I形成接触孔开口图形114a时正好刻蚀至刻蚀阻挡层104表面，而在器件非密集区II形成的接触孔图形114b和在切割区III形成的接触孔开口图形114c，其刻蚀深度已至刻蚀阻挡层104内。
如图3所示，继续以光刻胶层112为掩膜，用干法刻蚀法沿接触孔开口图形114a、114b、114c刻蚀刻蚀阻挡层104至露出布线层102，在器件密集区I形成接触孔116a，在器件非密集区II形成接触孔116b，在切割区III形成接触孔116c，其中器件非密集区II和切割区III的接触孔116b、116c已深入至布线层102内。
现有技术在形成接触孔的过程，由于器件密集区、器件非密集区和切割区的器件密集度不同，导致刻蚀过程中气体对三个区域的接触孔影响也会不同，最终形成的接触孔深度也不同，如果器件密集区的接触孔正好露出布线层，那么器件非密集区和切割区的接触孔会深入布线层甚至穿透布线层，导致断路现象产生，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种接触孔的形成方法，改善器件密集区、器件非密集区和切割区接触孔深度不一致。
为解决上述问题，本发明提供一种接触孔的形成方法，包括：在半导体衬底上形成布线层，所述半导体衬底分为器件密集区、器件非密集区和切割区；在布线层上依次形成第一刻蚀阻挡层和第二刻蚀阻挡层；在第二刻蚀阻挡层上形成绝缘介质层；刻蚀绝缘介质层和第二刻蚀阻挡层，形成接触孔图形，其中至少一个区域的接触孔图形内残留有第二刻蚀阻挡层；沿接触孔图形刻蚀剩余第二刻蚀阻挡层和第一刻蚀阻挡层，形成接触孔开口图形，使器件密集区、器件非密集区和切割区的接触孔开口图形内残留第一刻蚀阻挡层的厚度接近一致；沿接触孔开口图形刻蚀去除第一刻蚀阻挡层，形成接触孔。
可选的，所述第一刻蚀阻挡层和第二刻蚀阻挡层的材料为氮化硅或氮氧化硅。
可选的，所述第一刻蚀阻挡层和第二刻蚀阻挡层的厚度为500埃～1500埃。
可选的，形成第一刻蚀阻挡层和第二刻蚀阻挡层的方法为化学气相沉积法或物理气相沉积法。
可选的，在第二刻蚀阻挡层和第一刻蚀阻挡层之间还形成有低k介质层。所述低k介质层的材料为氧化硅或正硅酸乙酯，厚度为500埃～1500埃。
可选的，在绝缘介质层上还形成有阻挡层。所述阻挡层的材料为氮氧化硅或氮碳氧化硅。
可选的，所述绝缘介质层的材料为碳氧化硅或氟化硅玻璃或氧化硅，厚度为10000埃～20000埃。形成绝缘介质层的方法为化学气相沉积法或物理气相沉积法。
与现有技术相比，本发明具有以下优点：形成两层刻蚀阻挡层，在刻蚀形成接触孔过程中，刻蚀第二刻蚀阻挡层时，器件密集区、器件非密集区和切割区的接触孔图形内残留的第二刻蚀阻挡层厚度差别减小；在刻蚀第一刻蚀阻挡层时，这种厚度差别进一步得到缓冲，使最终器件密集区、器件非密集区和切割区的接触孔开口图形内剩余第一刻蚀阻挡层的厚度接近一致；使后续三个区域形成的接触孔正好露出布线层表面或深入布线层内的深度很浅，且三个区域的接触孔深度接近一致，避免了断路情况的产生，提高了半导体器件的电性能。
附图说明
图1至图3是现有工艺形成接触孔的示意图；
图4是本发明形成接触孔的具体实施方式流程图；
图5至图8是本发明形成接触孔的实施例示意图。
具体实施方式
现有工艺在形成接触孔的过程，由于器件密集区、器件非密集区和切割区的器件密集度不同，导致刻蚀过程中气体对三个区域的接触孔影响也会不同，最终形成的接触孔深度也不同，如果器件密集区的接触孔正好露出布线层，那么器件非密集区和切割区的接触孔会深入布线层甚至穿透布线层，导致断路现象产生，影响半导体器件的电性能。
本发明通过实验对工艺进行了改进，形成接触孔的流程如图4所示，执行步骤S101，在半导体衬底上形成布线层，所述半导体衬底分为器件密集区、器件非密集区和切割区；执行步骤S102，在布线层上依次形成第一刻蚀阻挡层和第二刻蚀阻挡层；执行步骤S103，在第二刻蚀阻挡层上形成绝缘介质层；执行步骤S104，刻蚀绝缘介质层和第二刻蚀阻挡层，形成接触孔图形，其中至少一个区域的接触孔图形内残留有第二刻蚀阻挡层；执行步骤S105，沿接触孔图形刻蚀剩余第二刻蚀阻挡层和第一刻蚀阻挡层，形成接触孔开口图形，使器件密集区、器件非密集区和切割区的接触孔开口图形内残留第一刻蚀阻挡层的厚度接近一致；执行步骤S106，沿接触孔开口图形刻蚀去除第一刻蚀阻挡层，形成接触孔。
本发明形成两层刻蚀阻挡层，在刻蚀形成接触孔过程中，刻蚀第二刻蚀阻挡层时，器件密集区、器件非密集区和切割区的接触孔图形内残留的第二刻蚀阻挡层厚度差别差别减小；在刻蚀第一刻蚀阻挡层时，这种厚度差别进一步得到缓冲，使最终器件密集区、器件非密集区和切割区的接触孔开口图形内剩余第一刻蚀阻挡层的厚度接近一致；使后续三个区域形成的接触孔正好露出布线层表面或深入布线层内的深度很浅，且三个区域的接触孔深度接近一致，避免了断路情况的产生，提高了半导体器件的电性能。
下面结合附图对本发明的具体实施方式做详细的说明。
图5至图8是本发明形成接触孔的实施例示意图。如图5所示，提供半导体衬底200，所述半导体衬底200上已包含有晶体管或存储器或金属连线等结构；所述半导体衬底200分为器件密集区I、器件非密集区II和切割区III。在半导体衬底200上形成布线层202，其中布线层202的材料可以为铝或铝铜合金或多晶硅，如果布线层202的材料为铝、铜或铝铜合金的话，则形成方法为溅镀法或电镀法等；如果布线层202的材料为多晶硅，则形成方法为化学气相沉积法或等离子体增强化学气相沉积法等。
继续参考图5，用化学气相沉积法或物理气相沉积法在布线层202上形成厚度为500埃～1500埃的第一刻蚀阻挡层204，所述第一刻蚀阻挡层204的材料为氮化硅或氮氧化硅等，其作用为在刻蚀过程中保护其下方的布线层不被影响；用化学气相沉积法或物理气相沉积法在第一刻蚀阻挡层204上形成厚度为500埃～1500埃的第二刻蚀阻挡层206，所述第二刻蚀阻挡层206的材料为氮化硅或氮氧化硅等，其作用为在刻蚀过程中保护其下方的布线层不被影响，且与第一刻蚀阻挡层204组合，使后续在器件密集区I、器件非密集区II和切割区III三个区域形成的接触孔正好露出布线层202表面或深入布线层202内的深度很浅，且三个区域的接触孔深度接近一致，避免了断路情况的产生，提高了半导体器件的电性能。
另一实施例，还可以用化学气相沉积法在第二刻蚀阻挡层206和第一刻蚀阻挡层204之间形成厚度为500埃～1500埃的低k(介电常数)介质层205，所述低k介质层205的材料为氧化硅或正硅酸乙酯等，其作用为增强膜层之间的粘着力。
再参考图5，用化学气相沉积法或物理气相沉积法在第二刻蚀阻挡层206上形成厚度为10000埃～20000埃的绝缘介质层208，用于膜层间的绝缘隔离以及互连结构的形成，所述绝缘介质层208的材料可以是未掺杂的硅玻璃或其它低介电常数材料，所述低介电常数材料例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)等。用化学气相沉积法或物理气相沉积法在绝缘介质层208旋涂光刻胶层212，经过曝光显影工艺后，在光刻胶层212上定义出光刻胶接触孔图形。
所述绝缘介质层208和第二刻蚀阻挡层206的组合厚度与现有工艺形成的绝缘介质层的厚度一致，且由于刻蚀绝缘介质层208的速度快于刻蚀第二刻蚀阻挡层206的速度，因此，在后续刻蚀绝缘介质层和第二刻蚀阻挡层形成接触孔图形时，各区域的接触孔图形深度差减小。
另外，在形成绝缘介质层208之后，涂覆光刻胶层212之间，还可以在绝缘介质层208表面形成阻挡层210，用以于后续光刻胶曝光显影过程中避免光线透过，所述阻挡层210的材料可以是氮化硅、氮氧化硅。
如图6所示，以光刻胶层212为掩膜，沿光刻胶接触孔图形，用干法刻蚀法刻蚀绝缘介质层208和第二刻蚀阻挡层206，分别在器件密集区I、器件非密集区II和切割区III形成接触孔图形214a、214b、214c。由于器件密集区I、器件非密集区II和切割区III的器件密集度不同，导致刻蚀过程中气体对三个区域的接触孔影响也会不同，但由于刻蚀绝缘介质层208的速度快于刻蚀第二刻蚀阻挡层206的速度，虽然最终去除第二刻蚀阻挡层206的厚度不同，可是形成的接触孔图形214a、214b、214c之间深度相差减小。
如图7所示，继续以光刻胶层212为掩膜，沿接触孔图形，用干法刻蚀法刻蚀剩余的第二刻蚀阻挡层和第一刻蚀阻挡层204，分别在器件密集区I、器件非密集区II和切割区III形成接触孔开口图形216a、216b、216c。经过对第一刻蚀阻挡层204的刻蚀，器件密集区I、器件非密集区II和切割区II的接触孔开口图形内剩余第一刻蚀阻挡层的厚度接近一致。
另一实施例，还可以是继续以光刻胶层212为掩膜，沿接触孔图形，用干法刻蚀法刻蚀剩余的第二刻蚀阻挡层、低k介质层205和第一刻蚀阻挡层204，分别在器件密集区I、器件非密集区II和切割区III形成接触孔开口图形216a、216b、216c。经过对第一刻蚀阻挡层204的刻蚀，器件密集区I、器件非密集区II和切割区II的接触孔开口图形内剩余第一刻蚀阻挡层的厚度接近一致。
如图8所示，继续以光刻胶层212为掩膜，沿接触孔开口图形216a、216b、216c，用干法刻蚀法刻蚀剩余的第一刻蚀阻挡层204至露出布线层202，在器件密集区I、器件非密集区II和切割区III形成接触孔218a、218b、218c。由于形成了两层刻蚀阻挡层，在刻蚀完成后，使刻蚀阻挡层的厚度差别得到缓冲，进而使器件密集区I、器件非密集区II和切割区III三个区域形成的接触孔218a、218b、218c正好露出布线层202表面或深入布线层202内的深度很浅，且三个区域的接触孔218a、218b、218c深度接近一致，避免了断路情况的产生，提高了半导体器件的电性能。
去除光刻胶层后，在接触孔218a、218b、218c内沉积金属材料，形成金属连线。所述的金属材料例如金属铝、铜等。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种接触孔的形成方法，其特征在于，包括：
在半导体衬底上形成布线层，所述半导体衬底分为器件密集区、器件非密集区和切割区；
在布线层上依次形成第一刻蚀阻挡层和第二刻蚀阻挡层；
在第二刻蚀阻挡层上形成绝缘介质层；
刻蚀绝缘介质层和第二刻蚀阻挡层，形成接触孔图形，其中至少一个区域的接触孔图形内残留有第二刻蚀阻挡层；
沿接触孔图形刻蚀剩余第二刻蚀阻挡层和第一刻蚀阻挡层，形成接触孔开口图形，使器件密集区、器件非密集区和切割区的接触孔开口图形内残留第一刻蚀阻挡层的厚度接近一致；
沿接触孔开口图形刻蚀去除第一刻蚀阻挡层，形成接触孔。
2.根据权利要求1所述接触孔的形成方法，其特征在于，所述第一刻蚀阻挡层和第二刻蚀阻挡层的材料为氮化硅或氮氧化硅。
3.根据权利要求2所述接触孔的形成方法，其特征在于，所述第一刻蚀阻挡层和第二刻蚀阻挡层的厚度为500埃～1500埃。
4.根据权利要求3所述接触孔的形成方法，其特征在于，形成第一刻蚀阻挡层和第二刻蚀阻挡层的方法为化学气相沉积法或物理气相沉积法。
5.根据权利要求1所述接触孔的形成方法，其特征在于，在第二刻蚀阻挡层和第一刻蚀阻挡层之间还形成有低k介质层。
6.根据权利要求5所述接触孔的形成方法，其特征在于，所述低k介质层的材料为氧化硅或正硅酸乙酯，厚度为500埃～1500埃。
7.根据权利要求1所述接触孔的形成方法，其特征在于，在绝缘介质层上还形成有阻挡层。
8.根据权利要求7所述接触孔的形成方法，其特征在于，所述阻挡层的材料为氮氧化硅或氮碳氧化硅。
9.根据权利要求1所述接触孔的形成方法，其特征在于，所述绝缘介质层的材料为碳氧化硅或氟化硅玻璃或氧化硅，厚度为10000埃～20000埃。
10.根据权利要求1所述形成接触孔的方法，其特征在于，形成绝缘介质层的方法为化学气相沉积法或物理气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910199989 CN102087992B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910199989 CN102087992B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102087992A true CN102087992A (zh) | 2011-06-08 |
| CN102087992B CN102087992B (zh) | 2013-04-17 |
Family
ID=44099717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910199989 Expired - Fee Related CN102087992B (zh) | 2009-12-04 | 2009-12-04 | 接触孔的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102087992B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531685A (zh) * | 2015-09-15 | 2017-03-22 | 无锡华润上华科技有限公司 | 层间介质层及其层内接触孔的刻蚀方法 |
| CN110211921A (zh) * | 2019-05-23 | 2019-09-06 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
| CN110660757A (zh) * | 2019-10-10 | 2020-01-07 | 武汉新芯集成电路制造有限公司 | 切割道结构及其制造方法、半导体器件及其制造方法 |
| CN111627808A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN112885774A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 高深宽比接触孔的形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050090094A1 (en) * | 2003-10-22 | 2005-04-28 | Samsung Electronics Co., Ltd. | Method of forming a metal pattern for a semiconductor device |
| CN101064295A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN101079408A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其制造方法 |
| CN101140881A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN101183645A (zh) * | 2006-11-16 | 2008-05-21 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| CN101330040A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件互连层顶层布线层及其形成方法 |
-
2009
- 2009-12-04 CN CN 200910199989 patent/CN102087992B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050090094A1 (en) * | 2003-10-22 | 2005-04-28 | Samsung Electronics Co., Ltd. | Method of forming a metal pattern for a semiconductor device |
| CN101064295A (zh) * | 2006-04-30 | 2007-10-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN101079408A (zh) * | 2006-05-22 | 2007-11-28 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其制造方法 |
| CN101140881A (zh) * | 2006-09-04 | 2008-03-12 | 中芯国际集成电路制造(上海)有限公司 | 通孔刻蚀方法 |
| CN101183645A (zh) * | 2006-11-16 | 2008-05-21 | 恩益禧电子股份有限公司 | 半导体器件的制造方法 |
| CN101330040A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件互连层顶层布线层及其形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106531685A (zh) * | 2015-09-15 | 2017-03-22 | 无锡华润上华科技有限公司 | 层间介质层及其层内接触孔的刻蚀方法 |
| CN106531685B (zh) * | 2015-09-15 | 2019-07-23 | 无锡华润上华科技有限公司 | 层间介质层及其层内接触孔的刻蚀方法 |
| CN111627808A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN111627808B (zh) * | 2019-02-28 | 2023-10-20 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN110211921A (zh) * | 2019-05-23 | 2019-09-06 | 上海华力集成电路制造有限公司 | 接触孔的制造方法 |
| CN110660757A (zh) * | 2019-10-10 | 2020-01-07 | 武汉新芯集成电路制造有限公司 | 切割道结构及其制造方法、半导体器件及其制造方法 |
| CN112885774A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 高深宽比接触孔的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102087992B (zh) | 2013-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308101B1 (ko) | 반도체장치와그의제조방법 | |
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| CN102142393B (zh) | 互连结构的形成方法 | |
| JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
| KR100695513B1 (ko) | 반도체 소자의 제조방법 | |
| CN102087992B (zh) | 接触孔的形成方法 | |
| CN101196691B (zh) | 改善通孔金属连接缺陷的方法 | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| CN100539074C (zh) | 双镶嵌结构的制作方法 | |
| CN103050433A (zh) | 半导体的接触孔结构及其制作方法 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| CN100483676C (zh) | 金属布线结构的制作方法 | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| KR100985409B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| CN102693935A (zh) | 互连结构的制造方法 | |
| CN102339791B (zh) | 一种半导体器件制作方法 | |
| KR100548570B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
| US20090072402A1 (en) | Semiconductor device and method of fabricating the same | |
| KR100791688B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| KR100866683B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| US6673719B2 (en) | Method for etching using a multilevel hard mask | |
| JP4338748B2 (ja) | 半導体装置の製造方法 | |
| CN101179047A (zh) | 在低-k材料中使用双镶嵌工艺形成接触结构的方法 | |
| KR100450569B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121114 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121114 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20191204 |