CN112885774A - 高深宽比接触孔的形成方法 - Google Patents

高深宽比接触孔的形成方法 Download PDF

Info

Publication number
CN112885774A
CN112885774A CN201911204062.3A CN201911204062A CN112885774A CN 112885774 A CN112885774 A CN 112885774A CN 201911204062 A CN201911204062 A CN 201911204062A CN 112885774 A CN112885774 A CN 112885774A
Authority
CN
China
Prior art keywords
layer
dielectric layer
etching
sub
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911204062.3A
Other languages
English (en)
Other versions
CN112885774B (zh
Inventor
赵哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201911204062.3A priority Critical patent/CN112885774B/zh
Publication of CN112885774A publication Critical patent/CN112885774A/zh
Application granted granted Critical
Publication of CN112885774B publication Critical patent/CN112885774B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种高深宽比接触孔的形成方法，包括如下步骤：提供衬底，在衬底上形成介质层，介质层包括非易过刻蚀区域及易过刻蚀区域，且介质层包括至少两层子介质层，一辅助层设置在子介质层之间，辅助层位于易过刻蚀区域，子介质层位于非易过刻蚀区域，刻蚀物质对辅助层的刻蚀速率小于对介质层的刻蚀速率；在介质层上形成图形化的掩膜层，掩膜层具有图形窗口，图形窗口暴露出介质层；以掩膜层为阻挡层，刻蚀所介质层及所述辅助层，形成高深宽比接触孔。本发明的优点在于，在所述介质层的易过刻蚀区域添加所述辅助层，加强了该区域对等离子体轰击的抵抗能力，则该区域不会被等离子体过刻蚀，不会对后续导电材料的填充造成影响，大大提高了器件性能。

Description

高深宽比接触孔的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种高深宽比接触孔的形成方法。
背景技术
动态随机存储器(英文：Dynamic Random Access Memory，简称：DRAM)是一种广泛应用多计算机系统的半导体存储器。DRAM结构包括晶体管、字元线、位元线、电容、金属互连及外缘区域。
随着半导体工艺集成度的提高，器件的线宽会进一步缩小，半导体制程中接触孔的深宽比不断增加。在制作高深宽比接触孔时，其侧壁(profile)会出现弓形弯曲(bow),并导致底部关键尺寸(bottom CD)较小，影响后续接触孔中导电材料的填充，增加RC延迟，影响器件的稳定性。
图1A～图1D是现有技术中在高深宽比的接触孔中填充导电材料的工艺流程图。
请参阅图1A，在介质层130中形成导电接触孔100，由于所述到点接触孔100的深宽比较大，则在导电接触孔100的侧壁会出现弓形弯曲，如图1A中箭头指示的区域，该处的关键尺寸比其他区域的关键尺寸大。
请参阅图1B，在所述导电接触孔100中填充导电材料110，受到所述导电接触孔100侧壁的弓形弯曲影响，在具有弓形弯曲的区域，所述导电材料110未充满所述导电材料100，形成缝隙120。
请参阅图1C，刻蚀所述导电材料110上部，暴露出所述缝隙120。
请参阅图1D，再次在所述导电材料100中填充导电材料110，以减小所述缝隙120。
可见，现有技术中采用刻蚀-填充-刻蚀-再填充(etch-dep-etch-dep)的方法来规避接触孔侧壁的弓形弯曲对导电材料填充的影响，但是，此方法增加了工艺周期，降低了产能和效率，需优化工艺提高生产效率。
发明内容
本发明所要解决的技术问题是，提供一种高深宽比接触孔的形成方法，能够避免在高深宽比接触孔的侧壁产生弓形弯曲，方便后续导电材料的填充。
为了解决上述问题，本发明提供了一种高深宽比接触孔的形成方法，其包括如下步骤：提供一衬底，在所述衬底上形成介质层，所述介质层包括非易过刻蚀区域及易过刻蚀区域，且所述介质层包括至少两层子介质层，一辅助层设置在所述子介质层之间，所述辅助层位于所述易过刻蚀区域，所述子介质层位于所述非易过刻蚀区域，刻蚀物质对所述辅助层的刻蚀速率小于对所述介质层的刻蚀速率；在所述介质层上形成图形化的掩膜层，所述掩膜层具有图形窗口，所述图形窗口暴露出所述介质层；以所述掩膜层为阻挡层，刻蚀所述介质层及所述辅助层，形成深宽比高的接触孔结构。
进一步，所述介质层与所述辅助层的刻蚀选择比为2～10。
进一步，所述辅助层的材料为SiN、SiON，或氮氧的组合中至少一组氮化硅，所述介质层的材料为氧化物、BPSG、或氧化碲二氧化硅中的至少一种。
进一步，形成所述介质层的方法包括：在所述衬底上生长一子介质层，至所述易过刻蚀区域停止；在所述子介质层上生长一辅助层，所述辅助层位于所述易过刻蚀区域；在所述辅助层上再生长一子介质层，所述子介质层位于所述非易过刻蚀区域。
进一步，位于所述辅助层上方的子介质层的厚度小于位于所述辅助层下方的子介质层的厚度。
进一步，所述易过刻蚀区域至所述介质层顶面的距离与所述掩膜层的厚度成反比。
进一步，所述辅助层至所述介质层顶面的高度小于400nm。
进一步，所述辅助层的厚度为20～40nm。
进一步，所述掩膜层包括碳层、多晶硅层、二氧化硅层或氮化硅层中的至少一层。
进一步，在所述衬底上形成介质层的步骤之前，还包括在所述衬底上形成阻挡层的步骤。
本发明的优点在于，在介质层的易过刻蚀区域添加所述辅助层，加强了该区域对等离子体轰击的抵抗能力，则该区域不会被等离子体过刻蚀，刻蚀后形成的高深宽比接触孔的侧壁不会存在弓形弯曲，或者弓形弯曲的程度很小，不会对后续导电材料的沉积造成影响，从而能够降低RC阻值，降低RC延迟，进而改善了性能，提高了器件的导通速度。
附图说明
图1A～图1D是现有技术中在高深宽比的接触孔中填充导电材料的工艺流程图；
图2是本发明高深宽比接触孔的形成方法的一具体实施方式的步骤示意图；
图3A～图3D是本发明高深宽比接触孔的形成方法的一具体实施方式的工艺流程图；
图4A～图4F是本发明高深宽比接触孔的形成方法的一具体实施方式中图形化掩膜层的工艺流程图。
具体实施方式
下面结合附图对本发明提供的高深宽比接触孔形成方法的具体实施方式做详细说明。
图2是本发明高深宽比接触孔的形成方法的一具体实施方式的步骤示意图，请参阅图2，本发明高深宽比接触孔的形成方法包括如下步骤：步骤S20，提供一衬底；步骤S21，在所述衬底上形成介质层，所述介质层包括非易过刻蚀区域及易过刻蚀区域，且所述介质层包括至少两层子介质层及位于所述子介质层之间的辅助层，所述辅助层位于所述易过刻蚀区域，所述子介质层位于所述非易过刻蚀区域，刻蚀物质对所述辅助层的刻蚀速率小于对所述子介质层的刻蚀速率；步骤S22，在所述介质层上形成图形化的掩膜层，所述掩膜层具有图形窗口，所述图形窗口暴露出所述介质层；步骤S23，以所述掩膜层为阻挡层，刻蚀所述介质层及所述辅助层，形成高深宽比接触孔。
图3A～图3D是本发明高深宽比接触孔的形成方法的一具体实施方式的工艺流程图。
请参阅步骤S20及图3A，提供一衬底300。所述衬底300包括但不限于硅晶体或锗晶体、绝缘缘体上硅(Silicon On Insulator，SOI)结构或硅上外延层结构、化合物半导体(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、或镝化铟)、合金半导体(例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或者它们的组合)。在本具体实施方式中，在所述衬底300中设置有导电插塞500。在后续工艺中形成的高深宽比接触孔用作与所述导电插塞500电连接。
在步骤S20之后，还包括在所述衬底300上形成阻挡层390的步骤。后续工艺在所述阻挡层390上进行。所述阻挡层390包括但不限于SiN层。
请参阅步骤S21及图3B，在所述衬底300上形成介质层310。在本具体实施方式中，在所述阻挡层390上形成所述介质层310。
所述介质层310包括非易过刻蚀区域A及易过刻蚀区域B。其中，所述易过刻蚀区域B位于所述非易过刻蚀区域A之间。所述非易过刻蚀区域A是指在同等刻蚀条件下，该区域不容易被过刻蚀，所述易过刻蚀区域B是指在同等刻蚀条件下，该区域容易被过刻蚀。对介质层310而言，在进行刻蚀时，在易过刻蚀区域B介质层容易被过刻蚀，使介质层310的侧壁形成弓形弯曲。
其中，所述易过刻蚀区域B至所述介质层310顶面的距离与后续刻蚀步骤中的掩膜层340的厚度成反比。增加掩膜层340的厚度，可提高所述易过刻蚀区域B的高度，即减小所述易过刻蚀区域B至所述介质层310顶面的距离；减小掩膜层340的高度，可降低所述易过刻蚀区域B的高度，即增大所述易过刻蚀区域B至所述介质层310顶面的距离。
所述介质层310包括至少两层子介质层。在本具体实施方式中，所述介质层310包括子介质层310A及子介质层310B。所述子介质层310A与所述子介质层310B平行设置。其中，所述子介质层310A与所述子介质层310B的材料相同。
辅助层320设置在所述子介质层310A与子介质层310B之间。并且，所述辅助层320位于所述易过刻蚀区域B。所述子介质层310A及所述子介质层310B位于所述非易过刻蚀区域A。在本具体实施中，所述子介质层310A位于所述辅助层320下方，所述子介质层310B位于所述辅助层320上方。其中，位于所述辅助层320上方的子介质层310B的厚度小于位于所述辅助层320下方的子介质层310A的厚度，即所述辅助层320位于所述介质层310的偏上的位置。例如，在一具体实施方式中，所述辅助层320至所述介质层310顶面的高度小于400nm。
辅助层320及介质层310的材料的选择标准是：刻蚀物质对所述辅助层320的刻蚀速率小于对所述介质层310的刻蚀速率，则在后续刻蚀工艺中，所述辅助层320相对刻蚀较慢，所述介质层310相对刻蚀较快。优选地，所述介质层310与所述辅助层320的刻蚀选择比为2～10。
其中，所述辅助层320的材料选自SiN、SiON，或氮氧的组合中至少一种，所述介质层310的材料选自氧化物、BPSG(硼磷硅玻璃)、或氧化碲中的至少一种。在本具体实施方式中，所述辅助层320为氮化硅，所述介质层310为二氧化硅，则在后续刻蚀工艺中需要选择对氮化硅刻蚀速率小，对二氧化硅刻蚀速率大的刻蚀物质。在本具体实施方式中，形成所述介质层310的方法包括如下步骤：在所述衬底300上生长一子介质层310A，至所述易过刻蚀区域B停止；在所述子介质层上310A生长一辅助层320，所述辅助层320位于所述易过刻蚀区域B；在所述辅助层320上再生长一子介质层310B，所述子介质层310B位于所述非易过刻蚀区域A。
在本具体实施方式中，所述介质层310仅包括两层子介质层，在两层子介质层之间设置有辅助层，在本发明其他具体实施方式中，所述介质层310可包括多层子介质层，在相邻的两层子介质层之间设置有所述辅助层。
请参阅步骤S22及图3C，在所述介质层310上形成图形化的掩膜层340，所述掩膜层340具有图形窗口341，所述图形窗口341暴露出所述介质层310。在该步骤中，可采用光刻及刻蚀的方法形成图形化的掩膜层340。
下面列举一形成所述图形化掩膜层340的具体实施方式。
请参阅图4A，在图3B所示结构的基础上，在所述介质层310依次上覆盖一底部掩膜层400、硬掩膜层410、防反射涂层(BARC)420及光阻层430。其中，所述底部掩膜层400包括碳层、多晶硅层、二氧化硅层或氮化硅层中的至少一层。在本具体实施方式中，所述底部掩膜层400为碳层。
请参阅图4B，图形化所述光阻层430，在所述光阻层430上形成工艺窗口。
请参阅图4C，以所述光阻层430为阻挡层，刻蚀所述防反射涂层420、硬掩膜层410，在所述防反射涂层420、硬掩膜层410上形成工艺窗口。
请参阅图4D，去除所述光阻层430。其中，可采用灰化等方法去除所述光阻层430。
请参阅图4E，以所述硬掩膜层410、防反射涂层420位阻挡层，刻蚀所述底部掩膜层400，形成图形化的底部掩膜层400，所述图形化的底部掩膜层400具有工艺窗口，所述工艺窗口暴露出所述介质层310。
请参阅图4F，去除所述硬掩膜层410及所述防反射涂层420，仅暴露图形化的底部掩膜层400，所述底部掩膜层400作为后续工艺的掩膜层340。在本具体实施方式中，所述底部掩膜层400为碳层，则所述碳层作为后续工艺的掩膜层340。
其中，在本具体实施方式中，所述底部掩膜层400作为所述掩膜层340，则所述辅助层320的设置位置取决于所述底部掩膜层400的厚度。
请参阅步骤S23及图3D，以所述掩膜层340为阻挡层，刻蚀所述介质层310及所述辅助层320，形成高深宽比接触孔330。在本具体实施方式中，在该步骤中，所述阻挡层390也被刻蚀。
在该步骤中，选择刻蚀物质的标准在于，刻蚀物质对所述辅助层320及所述介质层310的刻蚀速率不同。具体地说，刻蚀物质对所述辅助层320的刻蚀速率小于对所述介质层310的刻蚀速率。则在进行该步骤的刻蚀工艺时，在所述介质层310的易过刻蚀区域B，所述辅助层320加强了该区域的抗刻蚀能力，则该区域不会被过刻蚀，进而避免在该步骤中形成的高深宽比接触孔的侧壁在该区域发生弓形弯曲。
在步骤S23后，还可包括去除所述掩膜层340的步骤。
采用本发明高深宽比接触孔的方法形成高深宽比接触孔，接触孔的侧壁不会存在弓形弯曲，或者弓形弯曲的程度很小，不会对后续导电材料的沉积造成影响，显著提高了器件的性能。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种高深宽比接触孔的形成方法，其特征在于，包括如下步骤：
提供一衬底，
在所述衬底上形成介质层，所述介质层包括非易过刻蚀区域及易过刻蚀区域，且所述介质层包括至少两层子介质层，一辅助层设置在所述子介质层之间，所述辅助层位于所述易过刻蚀区域，所述子介质层位于所述非易过刻蚀区域，刻蚀物质对所述辅助层的刻蚀速率小于对所述介质层的刻蚀速率；
在所述介质层上形成图形化的掩膜层，所述掩膜层具有图形窗口，所述图形窗口暴露出所述介质层；
以所述掩膜层为阻挡层，刻蚀所述介质层及所述辅助层，形成高深宽比接触孔。
2.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述介质层与所述辅助层的刻蚀选择比为2～10。
3.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述辅助层的材料选自SiN、SiON，或氮氧的组合中至少一种，所述介质层的材料选自氧化物、BPSG、或氧化碲中的至少一种。
4.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，形成所述介质层的方法包括：
在所述衬底上生长一子介质层，至所述易过刻蚀区域停止；
在所述子介质层上生长一辅助层，所述辅助层位于所述易过刻蚀区域；
在所述辅助层上再生长一子介质层，所述子介质层位于所述非易过刻蚀区域。
5.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，位于所述辅助层上方的子介质层的厚度小于位于所述辅助层下方的子介质层的厚度。
6.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述易过刻蚀区域至所述介质层顶面的距离与所述掩膜层的厚度成反比。
7.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述辅助层至所述介质层顶面的高度小于400nm。
8.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述辅助层的厚度为20～40nm。
9.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，所述掩膜层包括碳层、多晶硅层、二氧化硅层或氮化硅层中的至少一层。
10.根据权利要求1所述的高深宽比接触孔的形成方法，其特征在于，在所述衬底上形成介质层的步骤之前，还包括在所述衬底上形成阻挡层的步骤。
CN201911204062.3A 2019-11-29 2019-11-29 高深宽比接触孔的形成方法 Active CN112885774B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911204062.3A CN112885774B (zh) 2019-11-29 2019-11-29 高深宽比接触孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911204062.3A CN112885774B (zh) 2019-11-29 2019-11-29 高深宽比接触孔的形成方法

Publications (2)

Publication Number Publication Date
CN112885774A true CN112885774A (zh) 2021-06-01
CN112885774B CN112885774B (zh) 2022-09-02

Family

ID=76038774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911204062.3A Active CN112885774B (zh) 2019-11-29 2019-11-29 高深宽比接触孔的形成方法

Country Status (1)

Country Link
CN (1) CN112885774B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568031A (zh) * 2023-07-12 2023-08-08 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261025A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
US20050090117A1 (en) * 2003-10-23 2005-04-28 Min-Suk Lee Method for fabricating semiconductor device with fine pattern
JP2011009770A (ja) * 2010-08-23 2011-01-13 Fujitsu Semiconductor Ltd 半導体装置
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
CN106952863A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261025A (ja) * 1998-03-13 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2003332421A (ja) * 2002-05-10 2003-11-21 Sony Corp 半導体装置の製造方法
US20050090117A1 (en) * 2003-10-23 2005-04-28 Min-Suk Lee Method for fabricating semiconductor device with fine pattern
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
JP2011009770A (ja) * 2010-08-23 2011-01-13 Fujitsu Semiconductor Ltd 半導体装置
US9184060B1 (en) * 2014-11-14 2015-11-10 Lam Research Corporation Plated metal hard mask for vertical NAND hole etch
CN106952863A (zh) * 2016-01-06 2017-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107731739A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116568031A (zh) * 2023-07-12 2023-08-08 长鑫存储技术有限公司 半导体结构及其制备方法
CN116568031B (zh) * 2023-07-12 2023-11-17 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
CN112885774B (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
KR102102735B1 (ko) 다중 패터닝 방법
CN109786236B (zh) 蚀刻和由此形成的结构
US9716007B2 (en) Semiconductor structure including patterned feature
CN109216168B (zh) 图案化方法
CN110416067B (zh) 半导体装置的制造方法
TW202018764A (zh) 積體電路結構的形成方法
KR20190066389A (ko) 반도체 장치 제조 방법
CN112885774B (zh) 高深宽比接触孔的形成方法
US6465346B2 (en) Conducting line of semiconductor device and manufacturing method thereof using aluminum oxide layer as hard mask
CN109559978B (zh) 半导体结构及其形成方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US6245657B1 (en) Self-aligned, low contact resistance, via fabrication process
KR100471401B1 (ko) 반도체소자의 콘택 패드 형성 방법
US11532517B2 (en) Localized etch stop layer
US20020072217A1 (en) Method for improving contact reliability in semiconductor devices
CN116325080A (zh) 半导体结构及半导体结构的形成方法
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
CN108933132B (zh) 半导体器件及其形成方法
US11805640B2 (en) Manufacturing method of a semiconductor device using a protect layer along a top sidewall of a trench to widen the bottom of the trench
US11842899B2 (en) Methods of cutting a fine pattern, methods of forming active patterns using the same, and methods of manufacturing a semiconductor device using the same
US11784056B2 (en) Self-aligned double patterning
US20220359718A1 (en) Sacrificial gate capping layer for gate protection
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100745058B1 (ko) 반도체 소자의 셀프 얼라인 콘택홀 형성방법
KR20000004548A (ko) 반도체 소자의 콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant