CN102142393B - 互连结构的形成方法 - Google Patents
互连结构的形成方法 Download PDFInfo
- Publication number
- CN102142393B CN102142393B CN 201010102323 CN201010102323A CN102142393B CN 102142393 B CN102142393 B CN 102142393B CN 201010102323 CN201010102323 CN 201010102323 CN 201010102323 A CN201010102323 A CN 201010102323A CN 102142393 B CN102142393 B CN 102142393B
- Authority
- CN
- China
- Prior art keywords
- photoresist
- layer
- photoresist layer
- hole
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种互连结构的形成方法，包括步骤提供半导体衬底，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；对第一光刻胶层进行曝光显影，定义出通孔位置；干法刻蚀绝缘介质层至露出布线层，形成通孔；在第一光刻胶层上以及所述通孔内形成第二光刻胶层；对第二光刻胶层进行曝光显影，定义出沟槽位置；以第二光刻胶为掩膜，干法刻蚀绝缘介质层形成沟槽；执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。由于以二次高低不同的反应腔压力值为工艺条件将光刻胶去除，避免在光刻胶去除过程中破坏半导体器件的低K材料。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及互连结构的形成方法。
背景技术
随着集成电路技术的发展，半导体工业已进入亚微米时代(小于0.35μm)。特征尺寸不断减小和金属连线高宽比增加导致互连电容快速上升，然后引起串扰问题。另一方面，层数增加引起的层间寄生电容的加大并产生额外的互连延时，这成了提高电路速度的主要障碍，寄生电容还增加了功耗。所有这些问题限制了电路性能的改进。寻找和开发新的低k材料作为介质已是技术关键。传统介质材料SiO2已不能满足提高集成电路性能的需要。65纳米集成电路用的新介电材料不仅要有低介电常数，还要具备的特征包括：足够高的击穿电压(达4MV/cm)、高杨氏模量、高机械强度、热稳定性好(达450℃)、足够低的漏电流(1MV/cm时低于10-9)、低吸湿性、薄膜应力小、热膨胀系数小、粘着强度高以及与CMP工艺有兼容性等等。
而在集成电路的制造中，通常通过刻蚀工艺将沉积在半导体衬底上的材料，比如二氧化硅、氮化硅、多晶硅、金属、金属硅化物和单晶硅以预定好的图形刻蚀形成栅、通路、沟槽、沟道或者互连线。
在刻蚀工艺中，刻蚀残余物(经常指聚合物)会沉积在刻蚀腔内的腔壁和其它部件的表面上，刻蚀残余物的组成依赖于蒸发的刻蚀气体的类型、被刻蚀的材料、以及衬底上掩膜层的化学组成。例如，当被刻的是金属层，例如铝等，对金属层的刻蚀会导致金属物质的蒸发。另外，衬底上的掩膜层也会部分的被刻蚀气体蒸发出来形成气态的烃、氟代烃、氯代烃或者含氧物质。这些蒸发的气态物质冷凝下来，形成包括聚合副产物的刻蚀剂的残余物。所述聚合副产物包括硅氟化物、金属氯化物或者氧气以及高度氟代和/或氯代的烃。
现有制作沟槽的工艺参考图1A至图1F。如图1A所示，提供半导体衬底100，所述半导体衬底100上已依次包含有布线层101、绝缘介质层102和第一光刻胶层103，其中布线层101的材料可以为铝或铝铜合金或多晶硅；第一光刻胶层103，如图1B所示，经过曝光显影工艺后，在第一光刻胶层103上定义出通孔位置。
如图1C所示，以第一光刻胶层103为掩膜，用干法刻蚀法沿光刻胶刻蚀绝缘介质层102至露出布线层101，形成通孔104。
如图1D所示，在第一光刻胶层103上以及通孔104内再次形成一层光刻胶，作为第二光刻层103a。如图1E所示，对第一光刻胶层103和第二光刻胶层103a进行曝光显影。
如图1F所示，继续以第二光刻胶层103a为掩膜，用干法刻蚀绝缘介质层形成沟槽105。刻蚀完成后，需要清除残留在布线层101和绝缘介质层102上的光刻胶，现有技术采用的是O2和CO2的混合物作为去除气体去除光刻胶，但是由于在所述通孔和沟槽刻蚀过程中产生大量的聚合物仍然残留在刻蚀腔室、绝缘介质层102的侧壁上以及通孔104内，如图1F中的虚线环处，使得在光刻胶去除过程中聚合物与所述去除气体产生反应而破坏由低K材料组成的绝缘介质层102和布线层101，导致晶圆表面产生过多的颗粒，使沟槽的刻蚀不完全或产生短路现象。
发明内容
本发明解决的问题是光刻胶去除过程中聚合物与所述去除气体产生反应而破坏由低K材料组成的绝缘介质层和布线层，导致晶圆表面产生过多的颗粒，使沟槽的刻蚀不完全或产生短路现象。
本发明提供了一种互连结构的形成方法，包括：提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；对第一光刻胶层进行曝光显影，定义出通孔位置；干法刻蚀绝缘介质层至露出布线层，形成通孔；在第一光刻胶层上以及所述通孔内形成第二光刻胶层；对第二光刻胶层进行曝光显影，定义出沟槽位置，所述沟槽的位置与通孔位置对应，并且开口宽度大于所述通孔的开口宽度；以第二光刻胶为掩膜，干法刻蚀绝缘介质层至一定深度，形成沟槽；执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。
优选的，在第一次干法去胶去除部分第二光刻胶层之前，还包括步骤：清洗刻蚀工艺腔侧壁的聚合物，具体的工艺条件为去除气体为CO2，CO2的流量为1800～2000毫升每分钟，清洗时间为25～35秒。
优选的，所述执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层，工作频率为27兆赫兹的源功率设定为100～200瓦，工作频率为2兆赫兹的源功率设定为80～120瓦，反应腔内的压力为45～55毫托。
优选的，所述执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层，具体工艺参数如下：去除光刻胶的气体为CO2，CO2的流量为250～350毫升每分钟，去除时间为45～55秒。
优选的，所述第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，工作频率为27兆赫兹的源功率设定为100～200瓦，反应腔内的压力为90～110毫托。
优选的，所述第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，去除光刻胶的气体为CO2，CO2流量为250～350毫升每分钟，去除时间为25～35秒。
由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：
避免了由于在光刻胶去除过程中，光刻胶去除气体与残留在沟槽内的聚合物混合发生反应而破坏沟槽侧壁，并且保证了沟槽的表面完整而不会出现短路的现象。
附图说明
图1A到1F为现有互连结构形成方法的制作示意图；
图2A到2I为本发明互连结构形成方法的制作示意图；
图3为本发明互连结构形成方法的制作流程图。
具体实施方式
现有技术在干法刻蚀绝缘介质层形成沟槽的过程中，由于刻蚀腔室侧壁残留有过多的聚合物，使后续刻蚀形成沟槽时，会由于刻蚀腔侧壁形成的聚合物积聚过多，导致晶圆表面产生过多的颗粒，使沟槽的刻蚀不完全或产生短路现象，因此，本发明提供一种互连结构的制作方法，其核心思想在于：先通过清除刻蚀腔室内残留的聚合物，并且通过二次高低不同的反应腔压力值为工艺条件将光刻胶去除，避免在光刻胶去除过程中破坏半导体器件的低K材料。
图2A至图2I为制作互连结构过程中采用本发明的方法的示意图，包括以下步骤S201，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；S202，对第一光刻胶层进行曝光显影，定义出通孔位置；S203，干法刻蚀绝缘介质层至露出布线层，形成通孔；S204，在第一光刻胶层上以及所述通孔内形成第二光刻胶层；S205，对第二光刻胶层进行曝光显影，定义出沟槽位置；S206，干法刻蚀绝缘介质层，形成沟槽；S207，向刻蚀腔室内通入气体，对刻蚀腔室侧壁的聚合物进行清洗；S208，执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；S209，第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。
S201，提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；
如图2A所示，提供半导体衬底200，所述半导体衬底200上已包含有晶体管或存储器或金属连线等结构；在半导体衬底200上形成布线层201，其中布线层201的材料可以为铝或铝铜合金或多晶硅，如果布线层201的材料为铝、铜或铝铜合金的话，则形成方法为溅镀法或电镀法等；如果布线层201的材料为多晶硅，则形成方法为化学气相沉积法或等离子体增强化学气相沉积法等。
继续参考图2A，用化学气相沉积法或物理气相沉积法在布线层201上形成绝缘介质层202，用于膜层间的绝缘隔离以及互连结构的形成，所述绝缘介质层202的材料可以是未掺杂的硅玻璃或其它低介电常数材料，所述低介电常数材料例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)等。用旋涂法在绝缘介质层202旋涂第一光刻胶层203。
S202，对第一光刻胶层进行曝光显影，定义出通孔位置；
经过曝光显影工艺后，如图2B所示，在第一光刻胶层203上定义出通孔位置。
S203，干法刻蚀绝缘介质层至露出布线层，形成通孔；
参考图2C，将带有各膜层的半导体衬底200放入刻蚀腔室(未图示)内，以第一光刻胶层203为掩膜，用干法刻蚀法刻蚀绝缘介质层202至露出布线层201，形成通孔204。
S204，在第一光刻胶层上以及所述通孔内形成第二光刻胶层；
如图2D所示，在第一光刻胶层203和布线层201上覆盖一层光刻胶形成第二光刻胶层203a，整个通孔204内填充第二光刻胶层203a至完全充满。
S205，对第二光刻胶层进行曝光显影，定义出沟槽位置；
如图2E所示，对第二光刻胶层203a进行曝光显影，定义出沟槽位置，所述沟槽的位置与通孔204位置对应，并且开口宽度大于所述通孔204的开口宽度。
S206，干法刻蚀绝缘介质层，形成沟槽；
如图2F所示，以第二光刻胶层203a为掩膜，干法刻蚀绝缘介质层202至一定深度，并形成沟槽205。
S207，向刻蚀腔室内通入气体，对刻蚀腔室侧壁的聚合物进行清洗；
本实施例中的聚合物是在刻蚀形成沟槽时，刻蚀气体与绝缘介质层的氧化硅材料反应形成沉积至刻蚀腔室侧壁的物质。
本实施例中，去除上述刻蚀腔室侧壁聚合物的气体为CO2。CO2的流量为1800～2000毫升每分钟，清洗时间为25～35秒。
S208，执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；
如图2G所示，对于沟槽205和通孔204中的部分第二光刻胶层203a进行去除，具体工艺参数如下：工作频率为27兆赫兹的源功率设定为100～200瓦，工作频率为2兆赫兹的源功率设定为80～120瓦，反应腔内的压力为45～55毫托，去除光刻胶的气体为CO2，CO2的流量为250～350毫升每分钟，去除时间为45～55秒。由于反应腔压力值较低，使得去除方向为各向同性，即只有纵向方向，避免了产生横向等离子体而破坏绝缘介质层202侧壁上的超低K材料。第一次干法去胶去除部分第二光刻胶层203a完成后，沟槽205和通孔204内的第二光刻层203a彻底去除，同时绝缘介质层202上的部分第二光刻胶层203a被去除。
S209，第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层。
如图2H所示，对于绝缘介质层202上的剩余第二光刻胶层203a以及第一光刻胶层203去除，具体工艺参数如下：工作频率为27兆赫兹的源功率设定为100～200瓦，反应腔内的压力为90～110毫托，去除光刻胶的气体为CO2，CO2流量为250～350毫升每分钟，去除时间为25～35秒。由于第二次干法去胶去除第二光刻胶层203a反应腔内的压力值较高，因此去除方向为各向异性，如图2I所示，将绝缘介质层202上的剩余第二光刻胶层203a和第一光刻胶层203彻底去除。
由于在去除第一光刻层203和第二光刻胶层203a之前，在设定工作频率下，采用CO2气体对刻蚀腔室侧壁的聚合物进行了清洗，很好的减少了刻蚀腔室侧壁的聚合物，避免聚合物与光刻胶去除气体混合而破坏半导体衬底上的低K材料。接着，通过二次干法刻蚀工艺以高低不同的反应腔压力值为工艺条件去除第一光刻胶层和第二光刻胶层，使得积聚在沟槽侧壁上的聚合物不会受到各向异性的等离子灰化去除而破坏沟槽侧壁上的低K材料。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (3)
1.一种互连结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上依次已形成布线层、绝缘介质层和第一光刻胶层；
对第一光刻胶层进行曝光显影，定义出通孔位置；
干法刻蚀绝缘介质层至露出布线层，形成通孔；
在第一光刻胶层上以及所述通孔内形成第二光刻胶层；
对第二光刻胶层进行曝光显影，定义出沟槽位置，所述沟槽的位置与通孔位置对应，并且开口宽度大于所述通孔的开口宽度；
以第二光刻胶为掩膜，干法刻蚀绝缘介质层至一定深度，形成沟槽；
执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层；其中，工作频率为27兆赫兹的源功率设定为100～200瓦，工作频率为2兆赫兹的源功率设定为80～120瓦，反应腔内的压力为45～55毫托；
第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层；其中，第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，所述工作频率为27兆赫兹的源功率设定为100～200瓦，反应腔内的压力为90～110毫托；
其中，在第一次干法去胶去除部分第二光刻胶层之前，还包括步骤：清洗刻蚀工艺腔侧壁的聚合物，具体的工艺条件为去除气体为CO2，CO2的流量为1800～2000毫升每分钟，清洗时间为25～35秒。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述执行第一次干法去胶工艺，去除沟槽和通孔内的残留的第二光刻胶层，具体工艺参数如下：去除光刻胶的气体为CO2，CO2的流量为250～350毫升每分钟，去除时间为45～55秒。
3.根据权利要求1所述的互连结构的形成方法，其特征在于，第二次干法去胶去除剩余的第一光刻胶和第二光刻胶层，去除光刻胶的气体为CO2，CO2流量为250～350毫升每分钟，去除时间为25～35秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010102323 CN102142393B (zh) | 2010-01-28 | 2010-01-28 | 互连结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010102323 CN102142393B (zh) | 2010-01-28 | 2010-01-28 | 互连结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102142393A CN102142393A (zh) | 2011-08-03 |
| CN102142393B true CN102142393B (zh) | 2013-07-03 |
Family
ID=44409810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010102323 Active CN102142393B (zh) | 2010-01-28 | 2010-01-28 | 互连结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102142393B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103794550B (zh) * | 2012-10-31 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 电互连结构的形成方法 |
| CN106158726B (zh) * | 2015-03-27 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US9425087B1 (en) * | 2015-05-29 | 2016-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming semiconductor device structure |
| CN105093823B (zh) | 2015-06-03 | 2019-09-20 | 京东方科技集团股份有限公司 | 一种狭缝电极的制造方法、狭缝电极及显示面板 |
| CN106783555B (zh) * | 2017-01-03 | 2019-12-03 | 京东方科技集团股份有限公司 | 一种多层膜层图案、多层膜层图案的制作方法及阵列基板 |
| CN111199954A (zh) * | 2018-11-16 | 2020-05-26 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器的制作方法、存储器单元 |
| CN111199955A (zh) * | 2018-11-16 | 2020-05-26 | 格科微电子（上海）有限公司 | 金属层-绝缘层-金属层电容器的制作方法、存储器单元 |
| CN111769074B (zh) * | 2019-04-02 | 2024-09-27 | 长鑫存储技术有限公司 | 半导体互连结构及其制作方法 |
| CN110223956B (zh) * | 2019-05-10 | 2020-06-23 | 长江存储科技有限责任公司 | 多孔结构及其制作方法 |
| CN111900128B (zh) * | 2020-09-30 | 2020-12-25 | 晶芯成(北京)科技有限公司 | 一种金属互连结构的形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| US6583046B1 (en) * | 2001-07-13 | 2003-06-24 | Advanced Micro Devices, Inc. | Post-treatment of low-k dielectric for prevention of photoresist poisoning |
| CN1941321A (zh) * | 2005-09-30 | 2007-04-04 | 台湾积体电路制造股份有限公司 | 利用超临界流体处理的双镶嵌结构及其形成方法 |
| CN101238551A (zh) * | 2005-08-03 | 2008-08-06 | 东京毅力科创株式会社 | 用于低k刻蚀后的无损灰化工艺和系统 |
| CN101325172A (zh) * | 2007-06-15 | 2008-12-17 | 台湾积体电路制造股份有限公司 | 低介电常数电介质与铜线的制造方法 |
-
2010
- 2010-01-28 CN CN 201010102323 patent/CN102142393B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702982A (en) * | 1996-03-28 | 1997-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits |
| US6583046B1 (en) * | 2001-07-13 | 2003-06-24 | Advanced Micro Devices, Inc. | Post-treatment of low-k dielectric for prevention of photoresist poisoning |
| CN101238551A (zh) * | 2005-08-03 | 2008-08-06 | 东京毅力科创株式会社 | 用于低k刻蚀后的无损灰化工艺和系统 |
| CN1941321A (zh) * | 2005-09-30 | 2007-04-04 | 台湾积体电路制造股份有限公司 | 利用超临界流体处理的双镶嵌结构及其形成方法 |
| CN101325172A (zh) * | 2007-06-15 | 2008-12-17 | 台湾积体电路制造股份有限公司 | 低介电常数电介质与铜线的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102142393A (zh) | 2011-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102142393B (zh) | 互连结构的形成方法 | |
| US6168726B1 (en) | Etching an oxidized organo-silane film | |
| KR100878015B1 (ko) | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 | |
| US7351661B2 (en) | Semiconductor device having trench isolation layer and a method of forming the same | |
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| US7790601B1 (en) | Forming interconnects with air gaps | |
| US7803713B2 (en) | Method for fabricating air gap for semiconductor device | |
| US6355572B1 (en) | Method of dry etching organic SOG film | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
| US6350670B1 (en) | Method for making a semiconductor device having a carbon doped oxide insulating layer | |
| KR20020042274A (ko) | 반도체 장치의 상하층 접속 형성 방법 및 그 방법에 의해형성된 반도체 장치 | |
| JPH10209118A (ja) | アッシング方法 | |
| CN102087992B (zh) | 接触孔的形成方法 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100701692B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US20020173157A1 (en) | Dual damascene method employing composite low dielectric constant dielectric layer having intrinsic etch stop characteristics | |
| JP2004064089A (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
| JP2001085389A (ja) | 半導体装置のドライエッチング方法 | |
| JP2008198990A (ja) | 半導体素子の金属配線形成方法 | |
| KR20060133606A (ko) | 콘택홀 세정방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| CN104241114A (zh) | 一种半导体器件的制造方法 | |
| US6875688B1 (en) | Method for reactive ion etch processing of a dual damascene structure | |
| KR100909175B1 (ko) | 듀얼 다마신 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |