JP2004064089A - ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 - Google Patents
ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 Download PDFInfo
- Publication number
- JP2004064089A JP2004064089A JP2003279329A JP2003279329A JP2004064089A JP 2004064089 A JP2004064089 A JP 2004064089A JP 2003279329 A JP2003279329 A JP 2003279329A JP 2003279329 A JP2003279329 A JP 2003279329A JP 2004064089 A JP2004064089 A JP 2004064089A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- etching
- wiring
- hsq
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Abstract
【解決手段】デュアルダマシン領域の形成される絶縁膜は誘電率3.3以下のハイブリッド型絶縁膜であって、ビア充填材は炭素を含まない無機物で形成するデュアルダマシン配線の製造方法。これにより、電気的特性が向上され、欠陥が発生しない。
【選択図】 図10
Description
エッチング停止膜としてSiC(k=5.0)を、層間絶縁膜としてCVDOSG(k=2.9)を7000Å厚さに形成した後、直径が0.132μmのビアを形成した。次いで、ビア充填材でHSQ(ダウコニン社のFoxTM)をスピンコーティングした。HSQビア充填材が充填されたテストサンプルの断面を電子顕微鏡で測定した断面が図14A及び図14Bに示されている。図14A及び図14BからHSQがビア充填力が良好であり、OSG膜上に非常によく平坦化されて形成できることが分かる。また、ビア密度の低い領域に形成されたHSQ膜の厚さT1(図14A)とビア密度の高い領域に形成されたHSQ膜の厚さT2(図14B)との差が2000Å以下になるように形成されることが分かる。
実験例1と同一にHSQ膜を形成した後、HSQ膜上に有機反射防止膜及びKrF用フォトレジストを順に形成した後、248nm波長の露光源を使用する露光及びテトラメチルアンモニウムヒドロキシド現像液を使用した現像を経てトレンチを定義するフォトレジストパターンを形成することによってテストサンプルを準備した。
実験例1と同一にHSQ膜を形成した後、HSQ膜表面をプラズマ処理した後、有機反射防止膜を形成した。有機反射防止膜上にKrF用フォトレジストを塗布した後、248nm波長の露光源を使用する露光及びテトラメチルアンモニウムヒドロキシド現像液を使用した現像を経てトレンチを定義するフォトレジストパターンを形成することによってテストサンプルを用意した。
実験例3のテストサンプルと同一にフォトレジストパターンを形成した後、CxFyを主なエッチングガスにしてHSQ:OSGのエッチング比が1:1になるようにしてドライエッチングを進行してトレンチを形成することによってテストサンプルを用意した。テストサンプルの電子顕微鏡写真らが図17A及び図17Bに示されている。図17Aはトレンチの幅方向に切った断面図であり、図17Bはトレンチの長手方向に切った断面図である。図17A及び図17Bからデュアルダマシン領域のトレンチプロファイルが良好に形成されて50%程度のオーバーエッチングが進められてもHSQビア充填材がSiCエッチング停止膜を非常によく保護していることが分かる。
実験例4のテストサンプルと同一にトレンチを形成した後、500:1に希釈されたHF溶液を処理してビアに残留するHSQ膜を除去することによってテストサンプルを用意した。テストサンプルの電子顕微鏡写真が図18に示されている。HSQ膜が完全に除去され、フェンスの発生なしに良好なプロファイルと所望の臨界サイズのデュアルダマシン領域が形成されたことが分かる。
実験例1ないし5のテストサンプルを製造する工程によってデュアルダマシン領域を形成した後、デュアルダマシン領域内に通常の銅配線形成工程を適用して銅配線を形成した。デュアルダマシン配線製造工程を複数回繰り返して90nmのデザインルールで、1.1μm2 6Tr−SRAMセルが埋め込まれ、9層のデュアルダマシン配線を有するロジック素子を完成した後、電子顕微鏡で測定した写真が図19に示されている。図19から本発明によるデュアルダマシン製造方法が微細デザインルールの素子の製造に適しており、無欠陥の丈夫な製造方法であることが分かる。
実験例6で製造された素子の電気的な特性を測定した。その結果が図20ないし図24に示されている。
14μmと0.12μmとに別にして製造した後、配線の面抵抗と漏れ電流とを測定した結果が図23に示されている。
105 下部層間絶縁膜
110 下部配線
120 エッチング停止膜
130 低誘電率層間絶縁膜
140 キャピング膜
150 ビア
160 充填材
180 反射防止膜
185a フォトレジストパターン
190 トレンチ
Claims (52)
- (a)基板上に誘電率3.3以下のハイブリッド型絶縁膜を形成する段階と、
(b)前記絶縁膜内にビアを形成する段階と、
(c)前記ビアを炭素を含まない無機物充填材で満たす段階と、
(d)前記ビアを埋め込んだ前記無機物充填材と前記絶縁膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
(e)前記ビアに残留する前記無機物充填材を除去する段階と、
(f)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。 - 前記(a)段階の前に、
前記基板上に下部配線を形成する段階と、
前記下部配線上にエッチング停止膜を形成する段階と、をさらに含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。 - 前記エッチング停止膜は、SiC、SiNまたはSiCNよりなることを特徴とする請求項2に記載のデュアルダマシン配線の製造方法。
- 前記誘電率3.3以下のハイブリッド型絶縁膜は有機シリケートガラス膜であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
- 前記誘電率3.3以下のハイブリッド型絶縁膜は化学気相蒸着法で形成することを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
- 前記(b)段階の前に、
前記誘電率3.3以下のハイブリッド型絶縁膜上にキャピング膜を形成する段階をさらに含み、
前記(b)段階は前記キャピング膜及び前記絶縁膜内にビアを形成する段階であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。 - 前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項6に記載のデュアルダマシン配線の製造方法。
- 前記キャピング膜はSiO2、SiOF、SiON、SiC、SiN、またはSiCNよりなることを特徴とする請求項6に記載のデュアルダマシン配線の製造方法。
- 前記(b)段階は、
前記絶縁膜上に前記ビアを定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして使用して前記絶縁膜をドライエッチングして前記エッチング停止膜を露出させる前記ビアを形成する段階と、を含むことを特徴とする請求項2に記載のデュアルダマシン配線の製造方法。 - 前記炭素を含まない無機物充填材は、HSQ系充填材であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
- 前記炭素を含まない無機物充填材は、吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
- 前記(d)段階の前に、
前記炭素を含まない無機物充填材の表面をプラズマ処理する段階、前記炭素を含まない無機物充填材の表面上に反射防止膜を形成する段階及び前記炭素を含まない無機物充填材の表面をプラズマ処理した後、その上に反射防止膜を形成する段階を含むグループで選択された段階、をさらに実施することを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。 - 前記プラズマは、O2、H2、He、NH3、N2、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項12に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は有機反射防止膜であることを特徴とする請求項12に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は500Å〜700Åの厚さに形成することを特徴とする請求項14に記載のデュアルダマシン配線の製造方法。
- 前記(d)段階は、
前記無機物充填材上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして前記無機物充填材:前記絶縁膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。 - 前記ドライエッチングは、CxFyまたはCxHyFzガスを主なエッチングガスに使用し、
前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項16に記載のデュアルダマシン配線の製造方法。 - 前記(e)段階は、
前記無機物充填材:前記絶縁膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。 - 前記ウェットエッチングは希釈されたHFまたはNH4F、HFと脱イオン水の混合液を使用することを特徴とする請求項18に記載のデュアルダマシン配線の製造方法。
- 前記(f)段階で前記配線は銅配線であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
- (a)基板上に有機シリケートガラス膜を形成する段階と、
(b)前記有機シリケートガラス膜内にビアを形成する段階と、
(c)前記ビアをHSQ系充填材で満たす段階と、
(d)前記ビアを埋め込んだ前記HSQ系充填材と前記有機シリケートガラス膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
(e)前記ビアに残留する前記HSQ系充填材を除去する段階と、
(f)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。 - 前記(a)段階は前記有機シリケートガラス膜を化学気相蒸着法で形成する段階であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
- 前記(a)段階の前に、
前記基板上に下部配線を形成する段階と、
前記下部配線上にエッチング停止膜を形成する段階と、をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。 - 前記エッチング停止膜はSiC、SiNまたはSiCNよりなることを特徴とする請求項23に記載のデュアルダマシン配線の製造方法。
- 前記(b)段階の前に、
前記有機シリケートガラス膜上にキャピング膜を形成する段階をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。 - 前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項25に記載のデュアルダマシン配線の製造方法。
- 前記キャピング膜はSiO2、SiOF、SiON、SiC、SiNまたはSiCNよりなることを特徴とする請求項25に記載のデュアルダマシン配線の製造方法。
- 前記(b)段階は、
前記有機シリケートガラス膜上に前記ビアを定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして使用して前記有機シリケートガラス膜をドライエッチングして前記エッチング停止膜を露出させる前記ビアを形成する段階と、を含むことを特徴とする請求項23に記載のデュアルダマシン配線の製造方法。 - 前記HSQ系充填材は吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
- 前記(d)段階の前に、
前記HSQ系充填材の表面をプラズマ処理する段階、前記HSQ系充填材の表面上に反射防止膜を形成する段階及び前記HSQ系充填材の表面をプラズマ処理した後、その上に反射防止膜を形成する段階を含むグループで選択された段階をさらに実施することを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。 - 前記プラズマは、O2、H2、He、NH3、N2、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項30に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は有機反射防止膜であることを特徴とする請求項30に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は500Å〜700Åの厚さに形成することを特徴とする請求項32に記載のデュアルダマシン配線の製造方法。
- 前記(d)段階は、
前記HSQ系充填材上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。 - 前記ドライエッチングは、CxFyまたはCxHyFzガスを主なエッチングガスに使用し、
前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項34に記載のデュアルダマシン配線の製造方法。 - 前記(e)段階は、
前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。 - 前記ウェットエッチングは希釈されたHFまたはNH4F、HFと脱イオン水の混合液を使用することを特徴とする請求項36に記載のデュアルダマシン配線の製造方法。
- 前記(f)段階で前記配線は銅配線であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
- (a)基板上に下部配線を形成する段階と、
(b)前記下部配線上にエッチング停止膜を形成する段階と、
(c)前記エッチング停止膜上に化学気相蒸着法で有機シリケートガラス膜を形成する段階と、
(d)前記有機シリケートガラス膜を貫通して前記エッチング停止膜を露出させるビアを形成する段階と、
(e)前記ビアをHSQ系充填材で満たす段階と、
(f)前記HSQ系充填材の表面をプラズマ処理する段階と、
(g)前記プラズマ処理されたHSQ系充填材の表面上に反射防止膜を形成する段階と、
(h)前記反射防止膜、前記ビアを埋め込んだ前記HSQ系充填材と前記有機シリケートガラス膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
(i)前記ビアに残留する前記HSQ系充填材を除去する段階と、
(j)前記ビアに露出された前記エッチング停止膜をエッチングして前記下部配線を露出させる段階と、
(k)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。 - 前記エッチング停止膜は、SiC、SiNまたはSiCNよりなることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
- 前記(d)段階の前に、
前記有機シリケートガラス膜上にキャピング膜を形成する段階をさらに含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。 - 前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項41に記載のデュアルダマシン配線の製造方法。
- 前記キャピング膜は、SiO2、SiOF、SiON、SiC、SiN、またはSiCNよりなることを特徴とする請求項41に記載のデュアルダマシン配線の製造方法。
- 前記HSQ系充填材は吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
- 前記プラズマは、O2、H2、He、NH3、N2、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は有機反射防止膜であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
- 前記反射防止膜は、500Å〜700Åの厚さに形成することを特徴とする請求項46に記載のデュアルダマシン配線の製造方法。
- 前記(h)段階は、
前記反射防止膜上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。 - 前記ドライエッチングは、CxFy、CxHyFzガスを主なエッチングガスに使用し、
前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項48に記載のデュアルダマシン配線の製造方法。 - 前記(i)段階は、
前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。 - 前記ウェットエッチングは希釈されたHFまたはNH4F、HFと脱イオン水の混合液を使用することを特徴とする請求項50に記載のデュアルダマシン配線の製造方法。
- 前記(k)段階で前記配線は銅配線であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20020043477 | 2002-07-24 | ||
KR2002-043477 | 2002-07-24 | ||
KR1020030044852A KR100546337B1 (ko) | 2002-07-24 | 2003-07-03 | 하이브리드형 저 유전율 물질과 탄소가 없는 무기충전재를 사용하는 미세 전자 소자의 듀얼 다마신 배선의제조 방법 |
KR2003-044852 | 2003-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004064089A true JP2004064089A (ja) | 2004-02-26 |
JP4994566B2 JP4994566B2 (ja) | 2012-08-08 |
Family
ID=30002424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003279329A Expired - Fee Related JP4994566B2 (ja) | 2002-07-24 | 2003-07-24 | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1385201B1 (ja) |
JP (1) | JP4994566B2 (ja) |
CN (1) | CN100376026C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049908A (ja) * | 2004-08-03 | 2006-02-16 | Samsung Electronics Co Ltd | 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013190A (ja) | 2004-06-28 | 2006-01-12 | Rohm Co Ltd | 半導体装置の製造方法 |
JP4728153B2 (ja) | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
CN102201365B (zh) * | 2010-03-22 | 2014-06-04 | 中芯国际集成电路制造(上海)有限公司 | 用于制造半导体器件的方法 |
CN102983098A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 后栅工艺中电极和连线的制造方法 |
CN102446745A (zh) * | 2011-10-13 | 2012-05-09 | 上海华力微电子有限公司 | 一种减少双层前金属介电质层开裂的方法 |
CN102543680A (zh) * | 2012-01-18 | 2012-07-04 | 上海华力微电子有限公司 | 一种减小双层前金属介电质层开裂现象的方法 |
US9390937B2 (en) * | 2012-09-20 | 2016-07-12 | Applied Materials, Inc. | Silicon-carbon-nitride selective etch |
CN104183540B (zh) * | 2013-05-21 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
CN105226005B (zh) * | 2014-05-30 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
US9793212B2 (en) * | 2015-04-16 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structures and methods of forming same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04322425A (ja) * | 1991-04-23 | 1992-11-12 | Toshiba Corp | 銅膜のエッチング方法 |
JPH11233618A (ja) * | 1997-12-12 | 1999-08-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH11274299A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 配線形成方法 |
JP2000216153A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 多孔質膜の形成方法、配線構造体及びその形成方法 |
JP2000243749A (ja) * | 1999-02-17 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法 |
JP2000340649A (ja) * | 1999-04-29 | 2000-12-08 | Texas Instr Inc <Ti> | 酸化物充填によるデュアルダマシン製作の歩留まり改善 |
US6329118B1 (en) * | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
WO2002052642A2 (en) * | 2000-12-26 | 2002-07-04 | Honeywell International Inc. | Method for eliminating reaction between photoresist and organosilicate glass |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5364813A (en) * | 1993-09-01 | 1994-11-15 | Industrial Technology Research Institute | Stacked DRAM poly plate capacitor |
US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
US6168726B1 (en) * | 1998-11-25 | 2001-01-02 | Applied Materials, Inc. | Etching an oxidized organo-silane film |
US6211068B1 (en) * | 1999-05-25 | 2001-04-03 | United Microelectronics Corp. | Dual damascene process for manufacturing interconnects |
US6030901A (en) * | 1999-06-24 | 2000-02-29 | Advanced Micro Devices, Inc. | Photoresist stripping without degrading low dielectric constant materials |
US6348736B1 (en) * | 1999-10-29 | 2002-02-19 | International Business Machines Corporation | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process |
JP2001230317A (ja) * | 2000-02-15 | 2001-08-24 | Nec Corp | 多層配線構造の形成方法及び半導体装置の多層配線構造 |
US6362109B1 (en) * | 2000-06-02 | 2002-03-26 | Applied Materials, Inc. | Oxide/nitride etching having high selectivity to photoresist |
-
2003
- 2003-07-23 EP EP20030016761 patent/EP1385201B1/en not_active Expired - Fee Related
- 2003-07-24 CN CNB031470769A patent/CN100376026C/zh not_active Expired - Lifetime
- 2003-07-24 JP JP2003279329A patent/JP4994566B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04322425A (ja) * | 1991-04-23 | 1992-11-12 | Toshiba Corp | 銅膜のエッチング方法 |
JPH11233618A (ja) * | 1997-12-12 | 1999-08-27 | Toshiba Corp | 半導体装置の製造方法 |
JPH11274299A (ja) * | 1998-03-26 | 1999-10-08 | Toshiba Corp | 配線形成方法 |
JP2000216153A (ja) * | 1999-01-27 | 2000-08-04 | Matsushita Electric Ind Co Ltd | 多孔質膜の形成方法、配線構造体及びその形成方法 |
JP2000243749A (ja) * | 1999-02-17 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法 |
JP2000340649A (ja) * | 1999-04-29 | 2000-12-08 | Texas Instr Inc <Ti> | 酸化物充填によるデュアルダマシン製作の歩留まり改善 |
US6329118B1 (en) * | 1999-06-21 | 2001-12-11 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
WO2002052642A2 (en) * | 2000-12-26 | 2002-07-04 | Honeywell International Inc. | Method for eliminating reaction between photoresist and organosilicate glass |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049908A (ja) * | 2004-08-03 | 2006-02-16 | Samsung Electronics Co Ltd | 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1385201A3 (en) | 2005-06-29 |
CN100376026C (zh) | 2008-03-19 |
EP1385201B1 (en) | 2012-09-05 |
CN1495879A (zh) | 2004-05-12 |
JP4994566B2 (ja) | 2012-08-08 |
EP1385201A2 (en) | 2004-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5052771B2 (ja) | 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
US7183195B2 (en) | Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler | |
KR100745986B1 (ko) | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 | |
KR100690881B1 (ko) | 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자 | |
US6740566B2 (en) | Ultra-thin resist shallow trench process using high selectivity nitride etch | |
US7268071B2 (en) | Dual damascene interconnections having low K layer with reduced damage arising from photoresist stripping | |
KR100870616B1 (ko) | 트랜치 절연 영역 형성 방법 | |
JP5122106B2 (ja) | 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法 | |
KR100546337B1 (ko) | 하이브리드형 저 유전율 물질과 탄소가 없는 무기충전재를 사용하는 미세 전자 소자의 듀얼 다마신 배선의제조 방법 | |
US7291553B2 (en) | Method for forming dual damascene with improved etch profiles | |
JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
US20050245075A1 (en) | Semiconductor device and method of manufacturing same | |
US7790601B1 (en) | Forming interconnects with air gaps | |
US10229918B2 (en) | Methods of forming semiconductor devices using semi-bidirectional patterning | |
US20070232048A1 (en) | Damascene interconnection having a SiCOH low k layer | |
US8058176B2 (en) | Methods of patterning insulating layers using etching techniques that compensate for etch rate variations | |
JP4994566B2 (ja) | ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 | |
TWI660071B (zh) | 半導體裝置的形成方法及化學溶液 | |
WO2007116515A1 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法 | |
CN1661799B (zh) | 半导体器件 | |
TW200824002A (en) | Method for fabricating semiconductor device | |
US9136164B2 (en) | Semiconductor device and fabrication method | |
US7135406B2 (en) | Method for damascene formation using plug materials having varied etching rates | |
KR100527572B1 (ko) | 콘택홀 형성 방법 | |
JP4768732B2 (ja) | 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120509 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |