JP2004064089A - ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 - Google Patents

ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 Download PDF

Info

Publication number
JP2004064089A
JP2004064089A JP2003279329A JP2003279329A JP2004064089A JP 2004064089 A JP2004064089 A JP 2004064089A JP 2003279329 A JP2003279329 A JP 2003279329A JP 2003279329 A JP2003279329 A JP 2003279329A JP 2004064089 A JP2004064089 A JP 2004064089A
Authority
JP
Japan
Prior art keywords
film
forming
etching
wiring
hsq
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003279329A
Other languages
English (en)
Other versions
JP4994566B2 (ja
Inventor
Kyoung-Woo Lee
李 敬雨
Shukon Ri
李 守根
Wan-Jae Park
朴 玩哉
Jae-Hak Kim
金 在鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030044852A external-priority patent/KR100546337B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004064089A publication Critical patent/JP2004064089A/ja
Application granted granted Critical
Publication of JP4994566B2 publication Critical patent/JP4994566B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Abstract

【課題】ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法を提供する。
【解決手段】デュアルダマシン領域の形成される絶縁膜は誘電率3.3以下のハイブリッド型絶縁膜であって、ビア充填材は炭素を含まない無機物で形成するデュアルダマシン配線の製造方法。これにより、電気的特性が向上され、欠陥が発生しない。
【選択図】 図10

Description

 本発明は、微細電子素子に係り、より具体的には、微細電子素子のデュアルダマシン配線の製造方法に関する。
 微細電子素子の高性能化及び高集積化のために多層配線構造が広く適用されている。多層配線構造を採択した素子を高い信頼度に具現するためには各配線層を全体的に平坦に形成しなければならない。このために、デュアルダマシン配線が適用され始めた。
 一方、微細電子素子の高性能化のために、デザインルールが0.18μm以下、ひいては、90nmまで減少するにつれて現れるRC信号遅延と相互干渉及び電力消費の増加を解決するためには層間絶縁膜を低誘電率物質に替えねばならない。
 したがって、低誘電率の層間絶縁膜を使用してデュアルダマシン配線を形成できる技術についての要求が増大されている。
 デュアルダマシン配線の製造方法は、特許文献1及び非特許文献1に開示されている。しかし、特許文献1は誘電率が4〜4.3の酸化膜を層間絶縁膜として使用するデュアルダマシン配線の製造方法だけを開示している。
 非特許文献1はトレンチエッチング及び洗浄工程時にエッチング停止膜がエッチングされて下部配線が露出されて電気的特性が不良になることを防ぐためにトレンチエッチング前にビアを底部反射防止膜などの有機充填材で満たす方法について開示している。ところが、有機充填材とフォトレジストパターンとが共に有機物であるので、この2つのエッチング率がほとんど類似していて層間絶縁膜上に形成された有機充填材エッチング時にフォトレジストパターンもほとんど除去される。その結果、実際トレンチを形成するための層間絶縁膜エッチング時、フォトレジストパターンがエッチングマスクとしての機能を十分に遂行できない。したがって、これを防止するために、図1Aに示されているように、フォトレジストパターン22を形成する前に有機充填材20をエッチバッグしてビア19内にだけ有機充填材20が残るようにせねばならないので、工程が複雑である。また、有機充填材20と低誘電率層間絶縁膜18のエッチング率の差によって、図1Bの点円24に示されているように有機充填材20の側壁に低誘電率層間絶縁膜18がエッチングされずに残留する。これは図1Cに示されているようにフェンス形状の欠陥26を発生させる。図1A及び図1Bで説明されていない10は基板を、12は下部層間絶縁膜を、14は下部配線を、16はエッチング停止膜を各々示す。
 一方、フェンス状の欠陥26の形成を防止するために有機充填材20をオーバーエッチバッグしてビア19の一部領域だけ有機充填材20で満たす場合には、ビア密度の高い領域とビア密度の低い領域でフォトレジスト膜の厚さ偏差が激しくなり、その結果、写真エッチング工程時に焦点深度(DOF)マージンが減少する。
 また、フォトレジストパターン22を形成するための露光工程時に層間絶縁膜18からアミンなどの塩基性物質が有機充填材20を通じてフォトレジスト膜に伝えられてフォトレジストパターンが損傷するという問題点がある。
 したがって、低誘電率の層間絶縁膜内に電気的特性を維持しながらデュアルダマシン配線を信頼性高く製造する方法の開発が要求される。
米国特許第6,057,239号公報 米国特許第6,455,445号明細書 米国特許第6,432,846号明細書 米国特許第6,514,880号明細書 米国特許第6,559,520号明細書 米国特許第6,352,945号明細書 米国特許第6,383,955号明細書 米国特許第6,410,463号明細書 大韓民国登録特許第0364053号公報 大韓民国出願第2002−57192号公報 P.Jiangなど著、J. Vac. Sci. Technol.A19(2001年)p.1388
 本発明が解決しようとする技術的課題は、低誘電率の層間絶縁膜内にデュアルダマシン配線を信頼性高く製造できる方法を提供することにある。
 本発明が解決しようととする他の技術的課題は、無欠陥のデュアルダマシン配線の製造方法を提供することにある。
 前記技術的課題を達成するための本発明の実施例は、(a)基板上に誘電率3.3以下のハイブリッド型絶縁膜を形成する段階と、(b)絶縁膜内にビアを形成する段階と、(c)ビアを炭素を含まない無機物充填材で満たす段階と、(d)ビアを埋め込んだ無機物充填材と絶縁膜とを一部エッチングしてビアと連結され、配線が形成されるトレンチを形成する段階と、(e)ビアに残留する無機物充填材を除去する段階と、(f)トレンチ及びビアを配線物質で満たす段階とを含む。
 前記技術的課題を達成するための本発明の他の実施例は、(a)基板上に有機シリケートガラス膜を形成する段階と、(b)有機シリケートガラス膜内にビアを形成する段階と、(c)ビアをHSQ系充填材で満たす段階と、(d)ビアを埋め込んだHSQ系充填材と有機シリケートガラス膜を一部エッチングしてビアと連結され、配線が形成されるトレンチを形成する段階と、(e)ビアに残留するHSQ系充填材を除去する段階と、(f)トレンチ及びビアを配線物質で満たして配線を完成する段階とを含む。
 望ましくは、有機シリケートガラス膜は化学気相蒸着法で形成する。
 前記技術的課題を達成するための本発明のまた他の実施例は、(a)基板上に下部配線を形成する段階と、(b)下部配線上にエッチング停止膜を形成する段階と、(c)エッチング停止膜上に化学気相蒸着法で有機シリケートガラス膜を形成する段階と、(d)有機シリケートガラス膜を貫通してエッチング停止膜を露出させるビアを形成する段階と、(e)ビアをHSQ系充填材で満たす段階と、(f)HSQ系充填材の表面をプラズマ処理する段階と、(g)プラズマ処理されたHSQ系充填材の表面上に反射防止膜を形成する段階と、(h)反射防止膜、ビアを埋め込んだHSQ系充填材と有機シリケートガラス膜を一部エッチングしてビアと連結され、配線が形成されるトレンチを形成する段階と、(i)ビアに残留するHSQ系充填材を除去する段階と、(j)ビアに露出されたエッチング停止膜をエッチングして下部配線を露出させる段階と、(k)トレンチ及びビアを配線物質で満たして配線を完成する段階と、を含む。
 その他の実施例の具体的な事項は詳細なる説明及び図面に含まれている。
 本発明のデュアルダマシン製造方法によれば、層間絶縁膜を低誘電率物質に形成することによってRC信号遅延を防止して相互干渉及び電力消費の増加を抑制できる。 また、本発明のデュアルダマシン製造方法は、層間絶縁膜はハイブリッド型の低誘電率物質であって、ビア充填材は炭素を含まない無機物で形成することによって下部配線を保護するエッチング停止膜が損傷されず、フォトレジスト損傷が発生せず、写真エッチング工程時に焦点深度マージンが向上され、デュアルダマシン配線の電気的特性に致命的な影響を与えないフェンスなどの欠陥が発生しなくて、トレンチの幅も臨界サイズもそのまま維持できる。
 図面及び実施例には、本発明の典型的な望ましい実施例が開示されて、たとえ、特定な用語を使用しているが、これらはただ一般的で描写的な意味に使われたことであり、後述される特許請求の範囲によって定められる本発明の思想を制限するために使われたことではない。
 本発明の利点及び特徴、そして、それを達成する方法は図面と共に後述する実施例を参照すれば明確になるであろう。しかし、本発明は以下に開示される実施例に限定されることではなく、相異なる多様な形態に具現されることであり、ただ本実施例は本発明の開示を完全にして、当業者に発明の範囲を完全に知らせるために提供されるものであり、本発明は特許請求の範囲によって定義されるだけである。明細書全体にわたって同一参照符号は同一構成要素を示す。
 本発明の実施例では、層間絶縁膜をハイブリッド型低誘電率物質で形成する。ハイブリッド型低誘電率物質は低誘電率特性を有する有機物の長所と、既存のシリコン酸化膜の構造が一部変形された形態に既存の装備及び工程を大きく変化させずに使用でき、熱的安定性にも優れた無機物の長所を共に兼備した低誘電率物質である。特に、誘電率が3.3以下のハイブリッド型低誘電率物質で層間絶縁膜を形成することによってRC信号遅延を防止して相互干渉及び電力消費の増加を抑制する。
 本発明の実施例では、ビア充填材をギャップ充填能力に優れ、エッチング方法及び条件によって低誘電率層間絶縁膜と実質的に同じエッチング率を示す場合もあり、逆に非常に大きいエッチング選択比を示す場合もある物質で形成する。特に、ビア充填材を炭素を含まない無機物質で形成することによってドライエッチング時は層間絶縁膜と実質的に同一にエッチングされ、ウェットエッチング時は層間絶縁膜に比べて非常に速い速度にエッチング可能にする。また、窒素またはアミンなどの塩基性物質に対して障壁膜の役割を果たせる物質としてビア充填材を形成する。本発明の特定な実施例ではビア充填材を吸光物質またはフォトレジスト膜の現像液に対する溶解抑制剤を含む物質で形成する。前記した特性を有する物質でビア充填材を形成することによって下部配線を保護するエッチング停止膜が損傷されず、フォトレジスト損傷が発生せず、写真エッチング工程時に焦点深度マージンが向上し、デュアルダマシン配線の電気的特性に致命的な影響を及ぼすフェンスなどの欠陥が発生せず、トレンチの幅も臨界サイズもそのまま維持できる高い信頼度の堅固なデュアルダマシン配線の製造方法を提供する。
 本発明のデュアルダマシン配線の製造方法が適用される素子は、高集積回路半導体素子、プロセッサー、MEM’s(Micro Electro Mechanical)素子、光電子素子、ディスプレー素子などの微細電子素子である。特に、本発明のデュアルダマシン配線の製造方法は、高速特性の要求されるCPU、DSP(Digital Signal Processor)、CPUとDSPとの組合せ、ASIC(Application Specific Integrated Circuit)、ロジック素子、SRAMなどにさらに有用である。
 以下、本発明の実施例では下部配線を露出させる開口部をビアと言い、配線が形成される領域をトレンチと言う。また、非整列が発生してもビアのサイズがそのまま維持できる方法であるビア先行デュアルダマシン配線の製造方法を例としてデュアルダマシン配線の製造方法を説明する。
 以下、図2ないし図13を参考にして本発明の一実施例によるデュアルダマシン配線の製造方法について説明する。
 まず、図2に示されているようにデュアルダマシン配線の製造方法が適用される基板100を準備する。デュアルダマシン配線の製造方法が適用される基板100上には下部配線110を具備する下部層間絶縁膜105が形成されている。基板100としてはシリコン基板、SOI基板、ガリウムヒ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、またはディスプレー用ガラス基板などを例に挙げられる。基板100上には、多様な種類の能動素子及び受動素子などを含むことができる。下部配線110は多様な種類の配線物質、例えば、銅、銅合金、アルミニウム、アルミニウム合金よりなることができる。低抵抗観点で下部配線110は銅に形成されることが望ましい。下部配線110の表面また平坦化されていることが望ましい。
 図3を参照すれば、下部配線110が形成されている基板100の前面にエッチング停止膜120、低誘電率層間絶縁膜130、キャピング膜140を次第に形成した後、キャピング膜140上にビアを定義するフォトレジストパターン145を形成する。
 エッチング停止膜120は後続のビア形成のためのドライエッチング工程時、そして、トレンチ形成後に残留する充填材除去のためのウェットエッチング工程時に下部配線110がエッチング工程に露出されて電気的特性が損傷されることを防止するために形成する。したがって、エッチング停止膜120はその上に形成される層間絶縁膜130に対するエッチング選択比の大きい物質で形成する。望ましくは、エッチング停止膜120は誘電率が4〜5であるSiC、SiN、SiCNなどで形成する。エッチング停止膜120の厚さは全体層間絶縁膜の誘電率に及ぼす影響を考慮してできる限り最小化するが、エッチング停止膜120としての機能を遂行するに十分な厚さに形成する。
 層間絶縁膜130は有機物の低誘電率特性と既存の装備及び工程をそのまま使用でき、熱的安定性の優れた無機物の特性を共に有するハイブリッド型低誘電率物質で形成する。下部配線110と形成しようとするデュアルダマシン配線間のRC信号遅延を防止し、相互干渉及び電力消費の増加を抑制するために層間絶縁膜130は誘電率が3.3以下のハイブリッド型物質で形成する。最も望ましくは、低誘電率OSG(low k Organo Silicate Glass)で層間絶縁膜130を形成する。低誘電率OSGで層間絶縁膜130を形成する場合にはCVD法で、より具体的にはPECVD(Plasma Enhanced CVD)法で形成する。OSG膜内の炭素の含量が多ければ多いほど誘電率は減少するが、熱的機械的特性が低下する。ところで、CVDでOSG膜を形成すればOSG膜内の炭素の含量を調節することによってOSG膜の誘電率と熱的機械的特性とを共に満すように調節できる。したがって、CVD法によって形成されたOSG膜が層間絶縁膜130に適している。CVD法によってOSG膜を形成する時に使用するソースガス(炭素、シリコン、酸素ソースガスなD)、CVDチャンバ、工程条件(温度、時間)などは当業者に公知された技術を使用して多様に変形して実施できることは言うまでもない。CVD法でOSGを製造する方法は当業者に公知された方法、または特許文献2〜9に開示された方法により進行でき、この特許は本明細書に十分に開示したように援用、統合される。層間絶縁膜130は3000〜20000Å厚さに、望ましくは、6000〜7000Å厚さに形成する。しかし、層間絶縁膜130の厚さは当業者によって多様に変形可能なのは言うまでもない。
 キャピング膜140はデュアルダマシン配線の平坦化のためのCMP時にCMPが安定的に層間絶縁膜130の損傷なしに進行できるために形成する。したがって、SiO、SiOF、SiON、SiC、SiN、SiCNなどで形成する。その上にキャピング膜140は後続トレンチ形成のための写真エッチング工程で反射防止機能もするのが望ましい。したがって、キャピング膜140は前記列挙した物質のうちでもSiO、SiON、SiC、SiCNなどで形成するのがさらに望ましい。しかし、CMP工程の調節だけでも層間絶縁膜130の損傷が防止でき、後続工程で反射防止機能を有する物質層が形成されれば、キャピング膜140の形成は選択的に省略できる。
 フォトレジストパターン145は、248nm以下の光源に適したフォトレジストを塗布した後、ビアを定義するフォトマスクを使用した露光及び現像を経て形成する。
 図4を参照すれば、フォトレジストパターン145をエッチングマスクとして使用して層間絶縁膜130をドライエッチング147してビア150を形成する。層間絶縁膜130のエッチングはCxFyまたはCxHyFzなどの主なエッチングガスとArガスなどの不活性ガスの混合ガス、またはここにO、N、及びCOxから選択された1つ以上のガスがさらに添加された混合ガスを使用する反応性イオンエッチング(RIE)で進行する。この時、層間絶縁膜130だけ選択的にエッチングし、エッチング停止膜120はエッチングしないようにRIE条件を調節して進行する。
 図5を参照すれば、フォトレジストパターン145を除去した後、ビア150を充填材160で充填する。フォトレジストパターン145は水素系プラズマ処理後、ストリッパーを使用する工程で除去する。水素系プラズマは、H、N/H、NH/H、He/Hまたはこれらの混合ガスから得られたプラズマを言う。フォトレジストパターン除去に広く使われるOアッシングによってフォトレジストパターン145を除去すれば、炭素を含んで有機物の性質を有する層間絶縁膜130がOプラズマによって損傷されるので、水素系プラズマを使用する。
ビア充填材160は、ギャップ充填能力に優れた物質で形成する。また、層間絶縁膜130とドライエッチング率とが実質的に同一であったり、ビア充填材160:層間絶縁膜130のドライエッチング比が4:1以下の物質で形成する。その上、後続ウェットエッチング工程で層間絶縁膜130に比べて非常に速いウェットエッチング速度を有する物質で形成する。望ましくは、ビア充填材160:層間絶縁膜130のウェットエッチング比が20:1以上の特性を有する物質でビア充填材160を形成する。また、後続のトレンチを定義するためのフォトレジストパターンを形成するための露光工程時に層間絶縁膜130内に含まれている窒素またはアミンなどの塩基性物質がフォトレジスト膜に拡散されることが防止できる物質でビア充填材160を形成する。すなわち、有機物と無機物とのハイブリッド型の層間絶縁膜130とドライエッチング率は実質的に同一でウェットエッチング率は相対的に非常に速い物質であるために、ビア充填材160は炭素を含まない無機物であることが望ましい。炭素を含まない無機物のうちHSQ(Hydrogen Silses Quioxane)であることが前記条件に最も適している。
 さらには、ビア充填材160は吸光物質または溶解抑制剤を含むことが望ましい。溶解抑制剤はフォトレジスト膜の現像液に対する溶解を抑制できる物質であって、当業者に公知された物質が使用できる。吸光物質と溶解抑制剤の機能は後述する。本明細書では純粋HSQと吸光物質または溶解抑制剤などの添加制を含むHSQを通称してHSQ系物質という。
 スピンコーティング法によってビア150を満たすビア充填材160を形成する。ビア150だけを満たすように形成することもでき、キャピング膜140上に所定厚さに形成することもできるが、後者の場合が工程調節マージンの側面で望ましい。望ましくは、ビア150密度の低い領域に形成されるビア充填材160の高さT1とビア150密度の高い領域に形成されるビア充填材160の高さT2との差T1−T2を2000Å以下にすることが焦点深度マージン確保の側面で望ましい。HSQ系物質の場合、コーティング条件、ビア150間の間隔、ビア150臨界サイズ及び高さなどの変数を考慮してその厚さを容易に調節でき、前記制限条件(T1−T2≦2000Å)を容易に合せられる。
 図6を参照すれば、ビア充填材160の表面をプラズマ170処理する。プラズマ170処理はO、H、He、NH、N、Ar、またはこれらの混合ガスのプラズマ170を使用して常温ないし500℃の温度で1秒ないし120秒間進行する。プラズマ170処理によってビア充填材160の表面が緻密になる。プラズマ170処理目的のうちの一つはビア充填材160がフォトレジスト現像液に溶解されることを防止することである。したがって、ビア充填材160が溶解抑制剤を含む場合にはプラズマ170処理を省略できる。また、ビア充填材160上に現像液から保護できる膜、例えば、反射防止膜(図7の180参考)を形成する場合にはプラズマ170処理を省略することもできる。
 図7を参照すれば、プラズマ処理されたビア充填材160上に反射防止膜180を形成する。反射防止膜180は無機反射防止膜または有機反射防止膜共に可能であるが、有機反射防止膜である方が除去の容易性の観点で有利である。反射防止膜180は当業者に公知された248nm、193nmまたはその以下の波長の露光源を吸収できる反射防止物質または本出願と共同譲渡された米国出願第10/400,029号公報に開示されている物質が使われ、前記出願は本明細書に十分に開示されたように援用、統合される。反射防止膜180は、500Å〜700Åの厚さに形成する。
 図8を参照すれば、フォトレジスト膜185を形成した後、トレンチを定義するマスク200を使用してフォトレジスト膜185を露光する。マスク200の投光領域201を通過した248nm、193nm、またはその以下の波長の露光源がフォトレジスト膜185に照射されれば、フォトレジスト膜185の露光部185bに含まれている光酸発生剤から酸H+が発生する。この時、露光部185b下部の反射防止膜180がフォトレジスト膜185bを透過した光が再びフォトレジスト膜185に反射されることを防止する。したがって、ビア充填材160が吸光物質を含む場合には、ビア充填材160が反射防止機能をするので、この場合には反射防止膜160の形成を省略できる。露光部185b内に発生した酸H+によってフォトレジスト膜185が現像液に溶解可能な物質に加水分解される。露光後、ベークによって酸加水分解がさらに活発になる。露光及び露光後のベーク時、ビア充填材160は窒素またはアミンに対する拡散障壁膜として機能する。したがって、ビア150エッチング時に使用したエッチングガスまたはビア150を定義したフォトレジストパターン(図4の145)を除去するためのプラズマ処理によって層間絶縁膜に残留する窒素またはアミンなどの塩基性物質がビア充填材160によって拡散(点線)されて露光部185’に発生した酸を中和させてフォトレジスト欠陥を発生させる機作が防止される。
 図9を参照すれば、フォトレジストパターン185aを形成する。露光後、ベークされたフォトレジスト膜185をテトラメチルアンモニウムヒドロキシド現像液に浸漬すれば露光部185bだけ現像液に溶解されて除去されるので、図9に示されているようなフォトレジストパターン185aが形成される。この時、露光部185b下部に反射防止膜180があるので、ビア充填材160が現像液に露出されない。ビア充填材160がプラズマ処理された場合には反射防止膜180が形成されていなくても現像液によってビア充填材160が損傷しない。また、ビア充填材160が溶解抑制剤を含む場合には反射防止膜180を形成しなくても現像液によってビア充填材160が損傷しない。
 図10は、トレンチ190を形成する段階を示す。フォトレジストパターン185をエッチングマスクとして使用して反射防止膜180、ビア充填材160、キャピング膜140を順にエッチングした後、層間絶縁膜130及びビア充填材160を所定深さにエッチングしてトレンチ190を形成する。トレンチ190エッチングはドライエッチングに進行するが、層間絶縁膜130及びビア充填材160のエッチング率が実質的に同一であるかビア充填材160:層間絶縁膜130のエッチング比が4:1以下になれる条件で進行する。したがって、フェンス(図1参考)のような欠陥が発生せずに、ビア充填材160が相変らずビア150内に一部残留するので、エッチング停止膜120がエッチングに露出されて下部配線110が損傷するのを防止できる。層間絶縁膜130がOSGで、ビア充填材160がHSQ系物質で形成された場合に2つの物質ともに無機物の性格を帯びているので、CxFyまたはCxHyFzなどの主なエッチングガスとArガスなどの不活性ガスの混合ガス、またはここにO、N、及びCOxから選択された1つ以上のガスがさらに添加された混合ガスを使用するRIEで進行すれば前記条件を充足させられる。
 図11は、フォトレジストパターン185a及び残留するビア充填材160を除去した結果物を示す断面図である。トレンチ190エッチングが完了した後、フォトレジストパターン185aをH、N/H、NH/H、He/Hまたはこれらの混合ガスから得られた水素系プラズマを使用して除去する。次いで、ビア充填材160を除去してビア150とトレンチ190で構成されたデュアルダマシン配線領域195を形成する。ビア充填材160除去のためのエッチングはウェットエッチングで進行する。層間絶縁膜130はほとんどエッチングされず、ビア充填材160だけ選択的にエッチングできる条件に、少なくともビア充填材160:層間絶縁膜130のウェットエッチング比が20:1以上になれる条件に進行する。またエッチング停止膜120に対してビア充填材160を選択的に除去できるようにエッチングが進行されねばならない。層間絶縁膜130が有機物的な性質を帯びる一方、ビア充填材160及びエッチング停止膜120が無機物で形成されるので、有機物の除去に選択比の大きいエチェントを使用すれば前記条件を満足させうる。特に、ビア充填材160がHSQ系物質で、層間絶縁膜130がOSGで、エッチング停止膜120がSiC(N)で形成された場合、100:1以上に脱イオン水に希釈されたHF溶液またはNHF、HFと脱イオン水の混合液のBOE(Buffered Oxide Etchant)に浸漬する方式にウェットエッチングを進行すれば、HSQ系物質:OSG:SiC(N)エッチング比を100:1:1より高くできる。したがって、ビア充填材160除去時に層間絶縁膜130もエッチングされてトレンチ190の臨界サイズを正確に調節できなかった従来の問題点が解決される。
 前記ビアエッチング、トレンチエッチング、ウェットエッチングについての詳細なる内容は、本出願と共同譲渡された特許文献10に開示されており、前記出願は本明細書に十分に開示されたように援用、統合される。
 図12を参考にすれば、ビア150に露出されているエッチング停止膜120をエッチングして下部配線110を露出させてビア150とトレンチ190で構成されたデュアルダマシン領域195を完成する。エッチング停止膜120エッチングは下部配線110に影響を及ぼさずにエッチング停止膜120だけを選択的に除去できるエッチング条件に実施する。
 図13を参考にすれば、デュアルダマシン領域195に導電膜を形成した後、平坦化してデュアルダマシン配線210を完成する。導電膜はアルミニウム、タングステン、銅またはこれらの合金を含むことができ、低抵抗の観点では銅が最も望ましい。また、拡散障壁膜及び主配線膜の積層構造で形成でき、当業者に公知された技術を使用して多様に変形できる。
 前記図2ないし図13を参照して説明したビア先行デュアルダマシン配線の製造方法をトレンチ先行デュアルダマシン配線の製造方法に適用できることは言うまでもない。
 本発明は以下の非制限的な実験例を通じてより詳細に説明する。
 以下の実験例は半導体ウェーハ上に90nmのデザインルールで、1.1μm6Tr−SRAMセルが埋め込まれ、デュアルダマシン配線を有するロジック素子を製造する工程中にテストしたものである。
[実験例1]
 エッチング停止膜としてSiC(k=5.0)を、層間絶縁膜としてCVDOSG(k=2.9)を7000Å厚さに形成した後、直径が0.132μmのビアを形成した。次いで、ビア充填材でHSQ(ダウコニン社のFoxTM)をスピンコーティングした。HSQビア充填材が充填されたテストサンプルの断面を電子顕微鏡で測定した断面が図14A及び図14Bに示されている。図14A及び図14BからHSQがビア充填力が良好であり、OSG膜上に非常によく平坦化されて形成できることが分かる。また、ビア密度の低い領域に形成されたHSQ膜の厚さT1(図14A)とビア密度の高い領域に形成されたHSQ膜の厚さT2(図14B)との差が2000Å以下になるように形成されることが分かる。
[実験例2]
 実験例1と同一にHSQ膜を形成した後、HSQ膜上に有機反射防止膜及びKrF用フォトレジストを順に形成した後、248nm波長の露光源を使用する露光及びテトラメチルアンモニウムヒドロキシド現像液を使用した現像を経てトレンチを定義するフォトレジストパターンを形成することによってテストサンプルを準備した。
 対照サンプルはHSQ膜上に直接トレンチを定義するフォトレジストパターンを形成して用意した。
 テストサンプルの電子顕微鏡写真が図15Aに、対照サンプルの電子顕微鏡写真が図15Bに示されている。図15A及び図15Bから有機反射防止膜を形成することによって良好なパターンを形成できることが分かる。
[実験例3]
 実験例1と同一にHSQ膜を形成した後、HSQ膜表面をプラズマ処理した後、有機反射防止膜を形成した。有機反射防止膜上にKrF用フォトレジストを塗布した後、248nm波長の露光源を使用する露光及びテトラメチルアンモニウムヒドロキシド現像液を使用した現像を経てトレンチを定義するフォトレジストパターンを形成することによってテストサンプルを用意した。
 対照サンプルはHSQ膜の代わりに有機底反射防止膜をビア充填材として使用した後、フォトレジストパターンを形成して用意した。
 テストサンプルの電子顕微鏡写真が図16Aに、対照サンプルの電子顕微鏡写真が図16Bに示されている。HSQビア充填材がアミンなどのアルカリ性物質に対する拡散障壁膜として作用して良好なフォトレジストパターンが形成(図16B)される一方、有機底反射防止膜を使用する場合にはアルカリ性物質が拡散されてフォトレジスト膜内の酸H+を中和させて損傷したフォトレジストパターンが形成(図16B)されることがわかる。
[実験例4]
 実験例3のテストサンプルと同一にフォトレジストパターンを形成した後、CxFyを主なエッチングガスにしてHSQ:OSGのエッチング比が1:1になるようにしてドライエッチングを進行してトレンチを形成することによってテストサンプルを用意した。テストサンプルの電子顕微鏡写真らが図17A及び図17Bに示されている。図17Aはトレンチの幅方向に切った断面図であり、図17Bはトレンチの長手方向に切った断面図である。図17A及び図17Bからデュアルダマシン領域のトレンチプロファイルが良好に形成されて50%程度のオーバーエッチングが進められてもHSQビア充填材がSiCエッチング停止膜を非常によく保護していることが分かる。
[実験例5]
 実験例4のテストサンプルと同一にトレンチを形成した後、500:1に希釈されたHF溶液を処理してビアに残留するHSQ膜を除去することによってテストサンプルを用意した。テストサンプルの電子顕微鏡写真が図18に示されている。HSQ膜が完全に除去され、フェンスの発生なしに良好なプロファイルと所望の臨界サイズのデュアルダマシン領域が形成されたことが分かる。
[実験例6]
 実験例1ないし5のテストサンプルを製造する工程によってデュアルダマシン領域を形成した後、デュアルダマシン領域内に通常の銅配線形成工程を適用して銅配線を形成した。デュアルダマシン配線製造工程を複数回繰り返して90nmのデザインルールで、1.1μm6Tr−SRAMセルが埋め込まれ、9層のデュアルダマシン配線を有するロジック素子を完成した後、電子顕微鏡で測定した写真が図19に示されている。図19から本発明によるデュアルダマシン製造方法が微細デザインルールの素子の製造に適しており、無欠陥の丈夫な製造方法であることが分かる。
[実験例7]
 実験例6で製造された素子の電気的な特性を測定した。その結果が図20ないし図24に示されている。
 図20及び図21から良好な特性のビア抵抗を有するデュアルダマシン配線の具現が可能であることが分かる。
 図22から400℃で6時間アニーリングしてもビア抵抗特性が劣化されないことが分かる。
 実験例6の製造方法によって素子を製造するが配線のラインアンドスペースを0.
14μmと0.12μmとに別にして製造した後、配線の面抵抗と漏れ電流とを測定した結果が図23に示されている。
 図23から配線の面抵抗と漏れ電流特性も非常に良好であることが分かる。
 実験例6で製造した素子のRC値とエッチング停止膜と層間絶縁膜とに各々SiNとSiOFとを使用して製造した素子のRC値を測定した結果が図24に示されている。
 図24から本発明のようにエッチング停止膜と層間絶縁膜とに各々SiCとOSGとを使用する場合、エッチング停止膜と層間絶縁膜としてSiNとSiOFとを使用した場合に比べてRC値が約20%減少したことが分かる。
 本発明は、微細電子素子の製造方法、特に微細電子素子の配線形成方法に有用に利用できる。
従来のデュアルダマシン配線の製造方法を説明するための断面図及び電子顕微鏡写真である。 従来のデュアルダマシン配線の製造方法を説明するための断面図である。 従来のデュアルダマシン配線の製造方法を説明するための電子顕微鏡写真である。 本発明の一実施例によるデュアルダマシン配線の製造方法の第1の工程を説明するための断面図である。 図2の工程の次の工程を説明するための断面図である。 図3の工程の次の工程を説明するための断面図である。 図4の工程の次の工程を説明するための断面図である。 図5の工程の次の工程を説明するための断面図である。 図6の工程の次の工程を説明するための断面図である。 図7の工程の次の工程を説明するための断面図である。 図8の工程の次の工程を説明するための断面図である。 図9の工程の次の工程を説明するための断面図である。 図10の工程の次の工程を説明するための断面図である。 図11の工程の次の工程を説明するための断面図である。 図12の工程の次の工程を説明するための断面図である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 従来の方法が適用される対照サンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 従来の方法が適用される対照サンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法が適用されるテストサンプルを電子顕微鏡で観察した写真である。 本発明によるデュアルダマシン配線の製造方法によって製造された素子の電気的特性を測定したグラフである。 本発明によるデュアルダマシン配線の製造方法によって製造された素子の電気的特性を測定したグラフである。 本発明によるデュアルダマシン配線の製造方法によって製造された素子の電気的特性を測定したグラフである。 本発明によるデュアルダマシン配線の製造方法によって製造された素子の電気的特性を測定したグラフである。 本発明によるデュアルダマシン配線の製造方法によって製造された素子の電気的特性を測定したグラフである。
符号の説明
 100  基板
 105  下部層間絶縁膜
 110  下部配線
 120  エッチング停止膜
 130  低誘電率層間絶縁膜
 140  キャピング膜
 150  ビア
 160  充填材
 180  反射防止膜
 185a  フォトレジストパターン
 190  トレンチ

Claims (52)

  1.  (a)基板上に誘電率3.3以下のハイブリッド型絶縁膜を形成する段階と、
     (b)前記絶縁膜内にビアを形成する段階と、
     (c)前記ビアを炭素を含まない無機物充填材で満たす段階と、
     (d)前記ビアを埋め込んだ前記無機物充填材と前記絶縁膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
     (e)前記ビアに残留する前記無機物充填材を除去する段階と、
     (f)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。
  2.  前記(a)段階の前に、
     前記基板上に下部配線を形成する段階と、
     前記下部配線上にエッチング停止膜を形成する段階と、をさらに含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  3.  前記エッチング停止膜は、SiC、SiNまたはSiCNよりなることを特徴とする請求項2に記載のデュアルダマシン配線の製造方法。
  4.  前記誘電率3.3以下のハイブリッド型絶縁膜は有機シリケートガラス膜であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  5.  前記誘電率3.3以下のハイブリッド型絶縁膜は化学気相蒸着法で形成することを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  6.  前記(b)段階の前に、
     前記誘電率3.3以下のハイブリッド型絶縁膜上にキャピング膜を形成する段階をさらに含み、
     前記(b)段階は前記キャピング膜及び前記絶縁膜内にビアを形成する段階であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  7.  前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項6に記載のデュアルダマシン配線の製造方法。
  8.  前記キャピング膜はSiO、SiOF、SiON、SiC、SiN、またはSiCNよりなることを特徴とする請求項6に記載のデュアルダマシン配線の製造方法。
  9.  前記(b)段階は、
     前記絶縁膜上に前記ビアを定義するフォトレジストパターンを形成する段階と、
     前記フォトレジストパターンをエッチングマスクとして使用して前記絶縁膜をドライエッチングして前記エッチング停止膜を露出させる前記ビアを形成する段階と、を含むことを特徴とする請求項2に記載のデュアルダマシン配線の製造方法。
  10.  前記炭素を含まない無機物充填材は、HSQ系充填材であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  11.  前記炭素を含まない無機物充填材は、吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  12.  前記(d)段階の前に、
     前記炭素を含まない無機物充填材の表面をプラズマ処理する段階、前記炭素を含まない無機物充填材の表面上に反射防止膜を形成する段階及び前記炭素を含まない無機物充填材の表面をプラズマ処理した後、その上に反射防止膜を形成する段階を含むグループで選択された段階、をさらに実施することを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  13.  前記プラズマは、O、H、He、NH、N、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項12に記載のデュアルダマシン配線の製造方法。
  14.  前記反射防止膜は有機反射防止膜であることを特徴とする請求項12に記載のデュアルダマシン配線の製造方法。
  15.  前記反射防止膜は500Å〜700Åの厚さに形成することを特徴とする請求項14に記載のデュアルダマシン配線の製造方法。
  16.  前記(d)段階は、
     前記無機物充填材上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
     前記フォトレジストパターンをエッチングマスクとして前記無機物充填材:前記絶縁膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
     前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  17.  前記ドライエッチングは、CxFyまたはCxHyFzガスを主なエッチングガスに使用し、
     前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項16に記載のデュアルダマシン配線の製造方法。
  18.  前記(e)段階は、
     前記無機物充填材:前記絶縁膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  19.  前記ウェットエッチングは希釈されたHFまたはNHF、HFと脱イオン水の混合液を使用することを特徴とする請求項18に記載のデュアルダマシン配線の製造方法。
  20.  前記(f)段階で前記配線は銅配線であることを特徴とする請求項1に記載のデュアルダマシン配線の製造方法。
  21.  (a)基板上に有機シリケートガラス膜を形成する段階と、
     (b)前記有機シリケートガラス膜内にビアを形成する段階と、
     (c)前記ビアをHSQ系充填材で満たす段階と、
     (d)前記ビアを埋め込んだ前記HSQ系充填材と前記有機シリケートガラス膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
     (e)前記ビアに残留する前記HSQ系充填材を除去する段階と、
     (f)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。
  22.  前記(a)段階は前記有機シリケートガラス膜を化学気相蒸着法で形成する段階であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  23.  前記(a)段階の前に、
     前記基板上に下部配線を形成する段階と、
     前記下部配線上にエッチング停止膜を形成する段階と、をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  24.  前記エッチング停止膜はSiC、SiNまたはSiCNよりなることを特徴とする請求項23に記載のデュアルダマシン配線の製造方法。
  25.  前記(b)段階の前に、
     前記有機シリケートガラス膜上にキャピング膜を形成する段階をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  26.  前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項25に記載のデュアルダマシン配線の製造方法。
  27.  前記キャピング膜はSiO、SiOF、SiON、SiC、SiNまたはSiCNよりなることを特徴とする請求項25に記載のデュアルダマシン配線の製造方法。
  28.  前記(b)段階は、
     前記有機シリケートガラス膜上に前記ビアを定義するフォトレジストパターンを形成する段階と、
     前記フォトレジストパターンをエッチングマスクとして使用して前記有機シリケートガラス膜をドライエッチングして前記エッチング停止膜を露出させる前記ビアを形成する段階と、を含むことを特徴とする請求項23に記載のデュアルダマシン配線の製造方法。
  29.  前記HSQ系充填材は吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  30.  前記(d)段階の前に、
     前記HSQ系充填材の表面をプラズマ処理する段階、前記HSQ系充填材の表面上に反射防止膜を形成する段階及び前記HSQ系充填材の表面をプラズマ処理した後、その上に反射防止膜を形成する段階を含むグループで選択された段階をさらに実施することを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  31.  前記プラズマは、O、H、He、NH、N、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項30に記載のデュアルダマシン配線の製造方法。
  32.  前記反射防止膜は有機反射防止膜であることを特徴とする請求項30に記載のデュアルダマシン配線の製造方法。
  33.  前記反射防止膜は500Å〜700Åの厚さに形成することを特徴とする請求項32に記載のデュアルダマシン配線の製造方法。
  34.  前記(d)段階は、
     前記HSQ系充填材上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
     前記フォトレジストパターンをエッチングマスクとして前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
     前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  35.  前記ドライエッチングは、CxFyまたはCxHyFzガスを主なエッチングガスに使用し、
     前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項34に記載のデュアルダマシン配線の製造方法。
  36.  前記(e)段階は、
     前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  37.  前記ウェットエッチングは希釈されたHFまたはNHF、HFと脱イオン水の混合液を使用することを特徴とする請求項36に記載のデュアルダマシン配線の製造方法。
  38.  前記(f)段階で前記配線は銅配線であることを特徴とする請求項21に記載のデュアルダマシン配線の製造方法。
  39.  (a)基板上に下部配線を形成する段階と、
     (b)前記下部配線上にエッチング停止膜を形成する段階と、
     (c)前記エッチング停止膜上に化学気相蒸着法で有機シリケートガラス膜を形成する段階と、
     (d)前記有機シリケートガラス膜を貫通して前記エッチング停止膜を露出させるビアを形成する段階と、
     (e)前記ビアをHSQ系充填材で満たす段階と、
     (f)前記HSQ系充填材の表面をプラズマ処理する段階と、
     (g)前記プラズマ処理されたHSQ系充填材の表面上に反射防止膜を形成する段階と、
     (h)前記反射防止膜、前記ビアを埋め込んだ前記HSQ系充填材と前記有機シリケートガラス膜とを一部エッチングして前記ビアと連結され、配線が形成されるトレンチを形成する段階と、
     (i)前記ビアに残留する前記HSQ系充填材を除去する段階と、
     (j)前記ビアに露出された前記エッチング停止膜をエッチングして前記下部配線を露出させる段階と、
     (k)前記トレンチ及び前記ビアを配線物質で満たして配線を完成する段階と、を含むことを特徴とするデュアルダマシン配線の製造方法。
  40.  前記エッチング停止膜は、SiC、SiNまたはSiCNよりなることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  41.  前記(d)段階の前に、
     前記有機シリケートガラス膜上にキャピング膜を形成する段階をさらに含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  42.  前記キャピング膜は反射防止機能のある物質よりなることを特徴とする請求項41に記載のデュアルダマシン配線の製造方法。
  43.  前記キャピング膜は、SiO、SiOF、SiON、SiC、SiN、またはSiCNよりなることを特徴とする請求項41に記載のデュアルダマシン配線の製造方法。
  44.  前記HSQ系充填材は吸光物質またはフォトレジスト現像液に対する溶解抑制剤をさらに含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  45.  前記プラズマは、O、H、He、NH、N、Ar、またはこれらの混合ガスのプラズマであることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  46.  前記反射防止膜は有機反射防止膜であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  47.  前記反射防止膜は、500Å〜700Åの厚さに形成することを特徴とする請求項46に記載のデュアルダマシン配線の製造方法。
  48.  前記(h)段階は、
     前記反射防止膜上に前記トレンチを定義するフォトレジストパターンを形成する段階と、
     前記フォトレジストパターンをエッチングマスクとして前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が4:1以下になるようにドライエッチングして前記トレンチを形成する段階と、
     前記フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  49.  前記ドライエッチングは、CxFy、CxHyFzガスを主なエッチングガスに使用し、
     前記フォトレジストパターンを除去する段階は水素系プラズマを使用して除去する段階であることを特徴とする請求項48に記載のデュアルダマシン配線の製造方法。
  50.  前記(i)段階は、
     前記HSQ系充填材:前記有機シリケートガラス膜のエッチング比が20:1以上になるようにウェットエッチングする段階であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。
  51.  前記ウェットエッチングは希釈されたHFまたはNHF、HFと脱イオン水の混合液を使用することを特徴とする請求項50に記載のデュアルダマシン配線の製造方法。
  52.  前記(k)段階で前記配線は銅配線であることを特徴とする請求項39に記載のデュアルダマシン配線の製造方法。

JP2003279329A 2002-07-24 2003-07-24 ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法 Expired - Fee Related JP4994566B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20020043477 2002-07-24
KR2002-043477 2002-07-24
KR1020030044852A KR100546337B1 (ko) 2002-07-24 2003-07-03 하이브리드형 저 유전율 물질과 탄소가 없는 무기충전재를 사용하는 미세 전자 소자의 듀얼 다마신 배선의제조 방법
KR2003-044852 2003-07-03

Publications (2)

Publication Number Publication Date
JP2004064089A true JP2004064089A (ja) 2004-02-26
JP4994566B2 JP4994566B2 (ja) 2012-08-08

Family

ID=30002424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003279329A Expired - Fee Related JP4994566B2 (ja) 2002-07-24 2003-07-24 ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法

Country Status (3)

Country Link
EP (1) EP1385201B1 (ja)
JP (1) JP4994566B2 (ja)
CN (1) CN100376026C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049908A (ja) * 2004-08-03 2006-02-16 Samsung Electronics Co Ltd 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP4728153B2 (ja) 2006-03-20 2011-07-20 富士通セミコンダクター株式会社 半導体装置の製造方法
CN102201365B (zh) * 2010-03-22 2014-06-04 中芯国际集成电路制造(上海)有限公司 用于制造半导体器件的方法
CN102983098A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 后栅工艺中电极和连线的制造方法
CN102446745A (zh) * 2011-10-13 2012-05-09 上海华力微电子有限公司 一种减少双层前金属介电质层开裂的方法
CN102543680A (zh) * 2012-01-18 2012-07-04 上海华力微电子有限公司 一种减小双层前金属介电质层开裂现象的方法
US9390937B2 (en) * 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
CN104183540B (zh) * 2013-05-21 2019-12-31 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105226005B (zh) * 2014-05-30 2018-06-01 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法
US9793212B2 (en) * 2015-04-16 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322425A (ja) * 1991-04-23 1992-11-12 Toshiba Corp 銅膜のエッチング方法
JPH11233618A (ja) * 1997-12-12 1999-08-27 Toshiba Corp 半導体装置の製造方法
JPH11274299A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 配線形成方法
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2000243749A (ja) * 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2000340649A (ja) * 1999-04-29 2000-12-08 Texas Instr Inc <Ti> 酸化物充填によるデュアルダマシン製作の歩留まり改善
US6329118B1 (en) * 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
WO2002052642A2 (en) * 2000-12-26 2002-07-04 Honeywell International Inc. Method for eliminating reaction between photoresist and organosilicate glass

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5364813A (en) * 1993-09-01 1994-11-15 Industrial Technology Research Institute Stacked DRAM poly plate capacitor
US6057239A (en) * 1997-12-17 2000-05-02 Advanced Micro Devices, Inc. Dual damascene process using sacrificial spin-on materials
US6127089A (en) * 1998-08-28 2000-10-03 Advanced Micro Devices, Inc. Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques
US6168726B1 (en) * 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
US6030901A (en) * 1999-06-24 2000-02-29 Advanced Micro Devices, Inc. Photoresist stripping without degrading low dielectric constant materials
US6348736B1 (en) * 1999-10-29 2002-02-19 International Business Machines Corporation In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
JP2001230317A (ja) * 2000-02-15 2001-08-24 Nec Corp 多層配線構造の形成方法及び半導体装置の多層配線構造
US6362109B1 (en) * 2000-06-02 2002-03-26 Applied Materials, Inc. Oxide/nitride etching having high selectivity to photoresist

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322425A (ja) * 1991-04-23 1992-11-12 Toshiba Corp 銅膜のエッチング方法
JPH11233618A (ja) * 1997-12-12 1999-08-27 Toshiba Corp 半導体装置の製造方法
JPH11274299A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 配線形成方法
JP2000216153A (ja) * 1999-01-27 2000-08-04 Matsushita Electric Ind Co Ltd 多孔質膜の形成方法、配線構造体及びその形成方法
JP2000243749A (ja) * 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法
JP2000340649A (ja) * 1999-04-29 2000-12-08 Texas Instr Inc <Ti> 酸化物充填によるデュアルダマシン製作の歩留まり改善
US6329118B1 (en) * 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
WO2002052642A2 (en) * 2000-12-26 2002-07-04 Honeywell International Inc. Method for eliminating reaction between photoresist and organosilicate glass

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049908A (ja) * 2004-08-03 2006-02-16 Samsung Electronics Co Ltd 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法

Also Published As

Publication number Publication date
EP1385201A3 (en) 2005-06-29
CN100376026C (zh) 2008-03-19
EP1385201B1 (en) 2012-09-05
CN1495879A (zh) 2004-05-12
JP4994566B2 (ja) 2012-08-08
EP1385201A2 (en) 2004-01-28

Similar Documents

Publication Publication Date Title
JP5052771B2 (ja) 塩基性物質拡散障壁膜を使用する微細電子素子のデュアルダマシン配線の製造方法
US7183195B2 (en) Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
KR100745986B1 (ko) 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
KR100690881B1 (ko) 미세 전자 소자의 듀얼 다마신 배선의 제조 방법 및 이에의해 제조된 듀얼 다마신 배선을 구비하는 미세 전자 소자
US6740566B2 (en) Ultra-thin resist shallow trench process using high selectivity nitride etch
US7268071B2 (en) Dual damascene interconnections having low K layer with reduced damage arising from photoresist stripping
KR100870616B1 (ko) 트랜치 절연 영역 형성 방법
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR100546337B1 (ko) 하이브리드형 저 유전율 물질과 탄소가 없는 무기충전재를 사용하는 미세 전자 소자의 듀얼 다마신 배선의제조 방법
US7291553B2 (en) Method for forming dual damascene with improved etch profiles
JP2006041519A (ja) デュアルダマシン配線の製造方法
US20050245075A1 (en) Semiconductor device and method of manufacturing same
US7790601B1 (en) Forming interconnects with air gaps
US10229918B2 (en) Methods of forming semiconductor devices using semi-bidirectional patterning
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US8058176B2 (en) Methods of patterning insulating layers using etching techniques that compensate for etch rate variations
JP4994566B2 (ja) ハイブリッド型低誘電率物質と炭素を含まない無機充填材を使用する微細電子素子のデュアルダマシン配線の製造方法
TWI660071B (zh) 半導體裝置的形成方法及化學溶液
WO2007116515A1 (ja) 半導体装置及びその製造方法、ドライエッチング方法、並びに配線材料の作製方法
CN1661799B (zh) 半导体器件
TW200824002A (en) Method for fabricating semiconductor device
US9136164B2 (en) Semiconductor device and fabrication method
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates
KR100527572B1 (ko) 콘택홀 형성 방법
JP4768732B2 (ja) 半導体装置及びその製造方法、ドライエッチング方法、配線材料の作製方法、並びにエッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees