CN105226005B - 双镶嵌结构的形成方法 - Google Patents
双镶嵌结构的形成方法 Download PDFInfo
- Publication number
- CN105226005B CN105226005B CN201410239086.3A CN201410239086A CN105226005B CN 105226005 B CN105226005 B CN 105226005B CN 201410239086 A CN201410239086 A CN 201410239086A CN 105226005 B CN105226005 B CN 105226005B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- dielectric layer
- etching
- medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种双镶嵌结构的形成方法,包括:提供基底;在所述基底上形成第一介质层;在所述第一介质层内形成第一通孔,所述第一通孔的底部露出所述基底;在所述第一通孔内填充满第二介质层,且第二介质层覆盖所述第一介质层,所述第二介质层与所述第一介质层的刻蚀选择比大于或等于10:1,在所述第二介质层内形成沟槽,所述沟槽底部露出所述第一通孔内的第二介质层;形成沟槽后,在第一通孔内的第二介质层中形成第二通孔,所述第二通孔与所述沟槽相通且露出所述基底;在所述沟槽和第二通孔内填充满导电层。采用本发明的方法形成的双镶嵌结构,能够提高后续形成的半导体器件的性能。
Description
技术领域
本发明涉及半导体领域,尤其涉及双镶嵌结构的形成方法。
背景技术
随着半导体器件制作技术的飞速发展,半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加,器件的尺寸也因集成度的提升而不断地缩小,器件之间的高性能、高密度连接不仅在单个互连层中进行,而且要在多层之间进行互连。因此,通常提供多层互连结构,用于连接半导体器件,其中多个互连层互相堆叠,并且层间介质层置于其间起绝缘作用。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构,其预先在层间介质层中形成沟槽(trench)和通孔(via),然后用导电材料填充所述沟槽和通孔。因为双镶嵌结构能避免重叠误差以及解决熟知金属工艺的限制,双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器件可靠度。因此,双镶嵌工艺已成为现今金属导线连结技术的主流。
现有技术中,双镶嵌结构的形成方法参考图1至图6。
参考图1,提供半导体衬底100,所述半导体衬底上具有晶体管等半导体器件。在所述半导体衬底100上依次形成有低k介质层102、氮化钛层103’、图形化的第一光刻胶层104。所述图形化的第一光刻胶层104内具有第一开口105,第一开口105定义氮化钛层103’中的图形。
结合参考图1和图2,沿图形化的第一光刻胶层104中的第一开口105刻蚀氮化钛层103’,形成图形化的氮化钛层103。图形化的氮化钛层103中具有第二开口106,所述第二开口106用于定义在低k介质层102中的沟槽的位置和大小。
接着,参考图3,在所述图形化的氮化钛层103上形成有机绝缘涂层(ODL)108,其中,有机绝缘涂层108将第二开口106(参考图2)填充满,且完全覆盖图形化的氮化钛层103。形成有机绝缘涂层108后,在所述有机绝缘涂层108上形成富含Si的抗反射涂层(Si-ARC)109。形成富含Si的抗反射涂层109后,在所述富含Si的抗反射涂层109上形成图形化的第二光刻胶层110。图形化的第二光刻胶层110中具有第三开口111,所述第三开口用于定义在低k介质层102中的通孔的位置和大小。图3中示意出图形化的第二光刻胶110中具有两个第三开口111。而且,图形化的氮化钛层103中的第二开口106的宽度H1等于两个第三开口111的宽度W1与该相邻的两个第三开口111间的光刻胶的宽度W2之和。
接着,参考图4,以所述图形化的第二光刻胶110为掩膜,沿两个第三开口111依次刻蚀富含Si的抗反射涂层109、有机绝缘涂层108和部分低k介质层102,在低k介质层102中形成两个第一通孔112(参考图5)。
接着,结合参考图4和图5,灰化去除图形化的第二光刻胶层110、富含Si的抗反射涂层109和有机绝缘涂层108。
接着,参考图6,沿所述图形化的氮化钛层103中的第二开口106继续刻蚀低k介质层102,在低k介质层102中形成沟槽114。刻蚀形成沟槽114的过程中,刻蚀气体还会沿着第一通孔112继续刻蚀低k介质层102,形成第二通孔113。第二通孔113形成后,沟槽114也已经形成。第二通孔113的底部露出半导体衬底100。
形成第二通孔113和沟槽114后,在第二通孔113和沟槽114内填充满铜层,形成双镶嵌结构。
采用现有技术的方法形成的双镶嵌结构的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的双镶嵌结构的性能不佳。
为解决上述问题,本发明提供一种双镶嵌结构的形成方法,包括:
提供基底;
在所述基底上形成第一介质层;
在所述第一介质层内形成至少两个第一通孔,所述第一通孔的底部露出所述基底;
在所述第一通孔内填充满第二介质层,且第二介质层覆盖所述第一介质层,所述第二介质层与所述第一介质层的刻蚀选择比大于或等于10:1;
在所述第二介质层内形成沟槽,所述沟槽底部露出所述第一通孔内的第二介质层;
形成沟槽后,在第一通孔内的第二介质层中形成第二通孔,所述第二通孔与所述沟槽相通且露出所述基底;
在所述沟槽和第二通孔内填充满导电层。
可选的,所述第一介质层为氧化硅、碳化硅或氮氧化硅,所述第二介质层为超低k介质层。
可选的,所述超低k介质层的介电常数小于或等于2.7。
可选的,在所述第一介质层内形成至少两个第一通孔的方法包括:
在所述第一介质层上形成图形化的第一掩膜层,所述第一掩膜层中的图形定义所述第一通孔的位置和大小;
沿所述第一掩膜层中的图形刻蚀第一介质层,在所述第一介质层内形成至少两个所述第一通孔。
可选的,在所述第二介质层内形成沟槽的方法包括:
在所述第二介质层上形成图形化的硬掩膜层,所述图形化的硬掩膜层定义所述沟槽的位置和大小;
沿所述硬掩膜层中的图形刻蚀第二介质层,在所述第二介质层内形成所述沟槽。
可选的,所述硬掩膜层的材料为氮化钛。
可选的,在所述基底上形成第一介质层之前,还包括在所述基底上形成第一刻蚀停止层的步骤。
可选的,所述第一介质层为氧化硅或碳化硅时,所述第一刻蚀停止层的材料为氮化硅或氮氧化硅;所述第一介质层为氮氧化硅时,所述第一刻蚀停止层的材料为氮化硅。
可选的,在所述第二介质层上形成图形化的硬掩膜层之前,还包括在所述第二介质层上形成第二刻蚀停止层的步骤;
沿所述硬掩膜层中的图形刻蚀所述第二介质层之前,还包括沿所述硬掩膜层的图形刻蚀所述第二停止层。
可选的,所述第二通孔的宽度尺寸小于或等于所述第一通孔的宽度尺寸。
与现有技术相比,本发明的技术方案具有以下优点:
在所述第一介质层内形成至少一个第一通孔,第一通孔的尺寸和位置已经确定,而且第一通孔的尺寸和位置就是最终形成的双镶嵌结构中的通孔的尺寸和位置,因此,后续工艺中形成的双镶嵌结构中通孔的尺寸和位置已经确定。形成沟槽后,在第一通孔内的第二介质层中形成第二通孔。形成第二通孔的过程中,一方面第一通孔内填充有第二介质层,避免刻蚀过程中刻蚀气体经过空的通孔而发生严重的横向刻蚀速度大于纵向刻蚀速度的现象,从而,避免刻蚀第一通孔内的第二介质层形成的第二通孔发生尺寸变大的现象。另一方面,由于第一介质层和第二介质层的刻蚀选择比相差大,刻蚀第一通孔内的第二介质层时,即使形成的第二通孔的宽度尺寸变大,也无法超过第一通孔的尺寸。因此,刻蚀第二介质层的过程中,最终形成的双镶嵌结构中的通孔的尺寸不会增加,从而使得双镶嵌结构中相邻的通孔之间距离也不会减小,提高了后续形成的器件的经时击穿性能,进而提高了后续形成器件性能的可靠性。
更进一步的,第二介质层与第一介质层的刻蚀选择比大于或等于10:1。这样,刻蚀第一通孔内的第二介质层时,第一通孔的尺寸和形貌保持的最好,形成第二通孔的尺寸误差也会最小。从而可以最大化的提高后续形成的器件的经时击穿性能,进而最大化的提高了后续形成的器件的可靠性。
附图说明
图1~图6是采用现有技术的方法形成的双镶嵌结构中的各步骤的剖面结构示意图;
图7是图6沿AA方向的剖面结构示意图;
图8~图13是本发明具体实施例中的形成双镶嵌结构的各步骤的剖面结构示意图;
图14是图13沿BB方向的剖面结构示意图。
具体实施方式
经过研究和发现,采用现有技术的方法形成的双镶嵌结构的性能不佳的原因如下:
参考图3,氮化钛层103中的第二开口106的宽度H1等于两个第三开口111的宽度W1与该相邻的两个第三开口111间的光刻胶的宽度W2之和。参考图5,在低k介质层102中形成两个第一通孔112后,其中一个第一通孔112侧壁处露出了第二开口106(参考图2)的一个侧壁;另一个第一通孔112侧壁同样也露出第二开口106的另一个侧壁。也就是说,从图5所示的剖面图看上去,第二开口106的一个侧壁边界与一个第一通孔112的侧壁边界在同一条直线上,第二开口106的另一个侧壁边界与另一个第一通孔112的侧壁边界在同一条直线上。
接着,参考图5和图6,以图形化的氮化钛层103为掩膜刻蚀低k介质层102形成沟槽114的过程中,刻蚀气体会对图形化的氮化钛层103产生侵蚀,使得图形化的氮化钛层103中的第二开口106的尺寸变大,这样在刻蚀沟槽的过程中,刻蚀气体同时会对原本被图形化的氮化钛层103挡住的低k介质层进行刻蚀,从而使第一通孔112的宽度尺寸会变大。刻蚀气体如果再沿宽度尺寸变大的第一通孔112向下继续刻蚀低k介质层102时,形成的第二通孔113的宽度尺寸也会变大。
再者,在低k介质层102中同时形成沟槽114和第二通孔113的过程中,虽然都是刻蚀低k介质层102,刻蚀形成第二通孔113时,刻蚀气体先要经过第一通孔112然后才能刻蚀低k介质层102。刻蚀气体沿着第一通孔112向下到达低k介质层102的过程中,在纵向方向由于没有低k介质层102,所以刻蚀气体在第一通孔内几乎不发生纵向刻蚀,而横向刻蚀就会非常明显。也就是说,此时的横向刻蚀的速度远大于纵向刻蚀的速度。这样,第一通孔112的尺寸也会进一步变大。如果沿着尺寸进一步变大的第一通孔112继续刻蚀低k介质层102时,形成的第二通孔113的尺寸也会进一步变大。
然而,刻蚀形成沟槽114时,虽然图形化的氮化钛层103中的第二开口106的尺寸变大,但是,与刻蚀形成第二通孔113相比,刻蚀气体不需要经过第一通孔112就可以直接对低k介质层102进行刻蚀,这样纵向刻蚀的速度远大于横向刻蚀的速度。因此,同样是刻蚀低k介质层,刻蚀后形成的沟槽114的宽度误差要远小于刻蚀后形成的第二通孔113的宽度误差。
按照现有技术的方法形成的器件中,参考图7,由于第二通孔113的宽度尺寸增加程度要比沟槽114的宽度尺寸增加程度明显,则相邻的第二通孔113之间的距离H2减小程度也比相邻沟槽114之间的距离H3减小程度明显。而后续形成的器件的经时击穿性能(timedependent dielectric breakdown,TDDB)与相邻第二通孔113之间的距离H2成正比。这样,后续形成器件的时击穿性能也会有大幅度减小,进而后续形成器件的可靠性会受到很大程度的影响。
为此,本发明提供了一种双镶嵌结构的形成方法,采用本发明的方法形成的双镶嵌结构能够提高后续形成器件的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图8,提供基底200。本实施例中,基底200包括:形成有晶体管等半导体元件的衬底层(图未示),形成于衬底层上的金属布线层(图未示)。
其他实施例中,所述基底为形成有晶体管等半导体元件的衬底层。
接着,继续参考图8,在所述基底200上形成第一刻蚀停止层201。第一刻蚀停止层201的作用为:一方面,第一刻蚀停止层201可防止基底200上的金属布线层扩散到第一介质层202中。另一方面,后续工艺中,刻蚀形成第一通孔和第二通孔时,防止刻蚀气体对第一介质层202产生过刻蚀,而使得基底200中的金属布线层受损。再者,当后续形成的双镶嵌结构的过程中,如果需要形成多个第二通孔时,第一刻蚀停止层201还可以使上述多个第二通孔的刻蚀深度相同,进而使第三通孔的深度相同。其中,后续形成的双镶嵌结构的过程中,形成多个第二通孔包括两种情况:第一种情况为一个双镶嵌结构中具有一个第二通孔,多个双镶嵌结构就会具有多个第二通孔。第二种情况为一个双镶嵌结构中就具有多个第二通孔。本实施例中,第一刻蚀停止层201的材料为氮化硅或氮氧化硅。
继续参考图8,形成第一刻蚀停止层201后,在第一刻蚀停止层201上形成第一介质层202。本实施例中,第一介质层202的材料为氧化硅、碳化硅或氮氧化硅。第一介质层202的形成方法为沉积。具体可以为高密度等离子体(High Density Plasma,HDP)化学气相沉积或者是高纵深比填沟工艺(High Aspect Ratio Process,HARP)或者流动化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)。采用上述三种方法填充能力较强,形成的第一介质层202致密度比较高。当然,第一介质层也可以是本领域技术人员熟知的其他沉积工艺,也属于本发明的保护范围。
需要说明的是,第一介质层202为氧化硅或碳化硅时,第一刻蚀停止层201的材料为氮化硅或氮氧化硅;第一介质层202为氮氧化硅时,所述第一刻蚀停止层201的材料为氮化硅。
接着,继续参考图8,形成第一介质层202后,在第一介质层202上形成图形化的第一掩膜层,所述图形化的第一掩膜层包括底部抗反射层(Bottom Anti-reflectionCoating,BARC)203和具有图形化的第一光刻胶层204。图形化的第一光刻胶层204上至少具有一个第一开口205,第一开口205定义了在第一介质层202上形成的第一通孔206(参考图9)的位置和尺寸。图8只是示意出了在第一光刻胶层204上形成两个第一开口205。其他实施例中,第一开口205的数量也可以为一个或多个。
底部抗反射层203的材料为有机材料。在具体实施例中,所述有机材料呈液态,形成底部抗反射层203的方法可以为:利用旋涂或喷涂等方法在第一介质层202上涂覆有机材料层,接着对有机材料层进行软烘形成底部抗反射层203。在本实施例中,有机材料的底部抗反射层203具有很好的流动性,因此形成的底部抗反射层203具有较均匀的表面。另外,在后续形成具有图形化的第一光刻胶层204进行曝光的过程中,底部抗反射层203起到抗反射的作用,进一步确保后续形成的图形化的第一光刻胶层204具有较高的分辨率。
其他实施例中,图形化的第一掩膜层也可以只为具有图形化的第一光刻胶层。
本实施例中,沿着图形化的第一光刻胶层204中的第一开口205依次刻蚀底部抗反射层203、第一介质层202。在第一介质层202内形成第一通孔206。第一通孔206的底部露出所述第一刻蚀停止层201。
本实施例中,参考图9,两个第一通孔206的底部不仅露出了第一刻蚀停止层201,而且还对第一刻蚀停止层201发生了过刻蚀,刻蚀气体虽然对第一刻蚀停止层201发生了过刻蚀,也不会影响本发明的进行。
其他实施例中,如果没有第一刻蚀停止层,也属于本发明的保护范围。此时两个第一通孔的底部会露出基底,刻蚀第一介质层形成第一通孔的工艺条件需要精确控制,以防止对基底进行过刻蚀,从而防止对基底中的金属布线造成损伤。
继续参考图10,在第一介质层202中形成第一通孔206(参考图9)后,在所述第一通孔206内填充满第二介质层207,且第二介质层207覆盖所述第一介质层202。
本实施例中,第二介质层207的材料为超低k介质层。其中超低k介质层的介电常数小于2.7。本实施例中,第二介质层207的形成方法为沉积。以正硅酸乙酯(TEOS)或聚氧化乙烯(PEOX)为前驱物。本实施例中,对第二介质层207的形成方式也不作限制。
形成第二介质层207后,在第二介质层207上依次形成第二刻蚀停止层208、硬掩膜层209和图形化的第二掩膜层。图形化的第二掩膜层包括底部抗反射层210和具有图形化的第二光刻胶211。图形化的第二光刻胶211上具有第二开口212,第二开口212用来定义在硬掩膜层209上形成的图形。
以图形化的第二光刻胶211为掩膜,沿第二开口212依次对底部抗反射层210、硬掩膜层209进行刻蚀,形成图形化的硬掩膜层209。本实施例中,硬掩膜层209的材料为氮化硼。
其中,第二刻蚀停止层208的作用为:刻蚀形成图形化的硬掩膜层209的过程中,防止刻蚀硬掩膜层的刻蚀气体对硬掩膜层209下的第二介质层207中造成过刻蚀,一方面第二介质层207中的金属布线会损伤;另一方面,影响后续工艺中在第二介质层207中形成的沟槽或第二通孔的形貌。另外,第二刻蚀停止层208也是硬掩膜层209与第二介质层207之间的应力缓冲层。
参考图11,形成图形化的硬掩膜层209后,图形化的硬掩膜层209上具有第三开口213。
接着,参考图11和图12,以图形化的硬掩膜层209为掩膜,沿第三开口213对第二介质层207进行刻蚀,在第二介质层207内形成沟槽214,所述沟槽214底部露出第一通孔206(参考图9)内的第二介质层207。形成沟槽214后,继续以第三开口213刻蚀第二介质层207,在第一通孔206内的第二介质层207中形成第二通孔215,所述第二通孔215露出所述第一刻蚀停止层201。
本实施例中,第一介质层202与第二介质层207的刻蚀选择比相差比较大,之所以需要第一介质层202与第二介质层207的刻蚀选择比相差比较大,是因为,可以使最终形成的双镶嵌结构中通孔的位置和尺寸误差不大。具体如下:
第一介质层202中具有第一通孔206,该第一通孔206为后续双镶嵌结构的通孔。因此,形成第一通孔206后,最终形成的双镶嵌结构中的通孔的尺寸与位置已经确定。本实施例中,采用刻蚀气体在第二介质层207中形成沟槽214,如果继续刻蚀第二介质层207,第一通孔206中的第二介质层207也会被刻蚀。这样,第二介质层207中会形成第二通孔215。本实施例中,第二通孔215与第一通孔206的位置有以下几种情况:
第一种情况为:参考图12,当硬掩膜层209中的第三开口213的宽度尺寸T1小于两个第一通孔206(参考图9)的宽度尺寸D1与相邻第一通孔206之间的第一介质层202的宽度尺寸D2之和时,在第一通孔206内的第二介质层207中形成的第二通孔215的宽度尺寸D3会小于第一通孔206的宽度尺寸D1。此时,第二通孔215嵌套于第一通孔206。
第二种情况(图未示)为:当硬掩膜层中的第三开口的宽度尺寸大于或等于两个第一通孔的宽度尺寸与相邻第一通孔之间的第一介质层的宽度尺寸之和时,由于第二介质层与第一介质层的刻蚀选择比大,则,刻蚀第二介质层形成第二通孔的过程中,会受到第一介质层的限制。也就是说,形成第二通孔的刻蚀气体刻蚀第二介质层的过程中,不会刻蚀第一介质层。在第一通孔内的第二介质层中形成的第二通孔的宽度尺寸会等于第一通孔的宽度尺寸。
需要说明的是,本实施例中,不管是上述哪种情况,刻蚀第二介质层207以形成沟槽214的刻蚀气体依然会对硬掩膜层209有损伤。这样,在刻蚀第二介质层207形成沟槽214的过程中,硬掩膜层209中的第三开口213的宽度尺寸会有增加,后续在第二介质层207中形成的第二通孔215的尺寸也会增大。但是,正因为,第一介质层202与第二介质层207的刻蚀选择比相差比较大,由于第一介质层202中的第一通孔206的存在,从而使得第二通孔215的宽度尺寸不会超过第一通孔206的宽度尺寸。也就是说,第二通孔215的宽度尺寸与第一通孔206的宽度尺寸重合时,第二通孔215的宽度尺寸无法再继续增加。
参考图14,由上所述,采用本实施例的方法形成的第二通孔215,第二通孔215的宽度尺寸不会增加过多,至少不会超过第一通孔206的宽度尺寸,相对于现有技术,增加了相邻两个第二通孔215之间距离T2,从而提高了后续形成的器件的经时击穿性能,进而提高了后续形成器件的可靠性。
更进一步的,本实施例中,第二介质层207与第一介质层202的刻蚀选择比大于或等于10:1。原因如下:刻蚀第一通孔206内的第二介质层207时,第一通孔206的尺寸、位置和形貌保持的最好,形成第二通孔215的尺寸误差也会最小。从而可以最大化的提高后续形成的器件的经时击穿性能,进而最大化的提高了后续形成的器件的可靠性。
需要再次说明的是,本实施例中,之所以需要形成致密度比较高的第一介质层202。原因如下,一方面,形成的第一介质层202的隔离效果好。另一方面,致密度好的第一介质层202会与第二介质层207的刻蚀选择比会更高,更有利于确定第二通孔215宽度尺寸和第二通孔215位置,从而可以进一步提高后续形成的器件的经时击穿性能。
本实施例中,还需要说明的是,在第一通孔206内填充满第二介质层207。对第一通孔206内的第二介质层207进行刻蚀时,刻蚀气体不会经过空的第一通孔206然后再刻蚀第二介质层207。刻蚀气体在刻蚀形成沟槽214后直接刻蚀第一通孔206内的第二介质层207,纵向刻蚀速度远大于横向刻蚀速度,才能形成第二通孔215。因此,形成第二通孔215的过程中,发生严重的横向刻蚀使形成的第二通孔215的尺寸变大的现象明显减少。这样,第二通孔215的宽度尺寸也不会进一步增加,从而使得相邻两个第二通孔215之间距离T2也不会进一步减小,从而进一步提高了后续形成的器件的经时击穿性能,进而提高了后续形成器件性能的可靠性。
本实施例中,参考图13,形成第二通孔215后,将第二通孔215底部的第一刻蚀停止层湿法腐蚀去除,以形成第三通孔216。
接着,在所述沟槽214和第三通孔216内填充满导电层(图未示),以形成双镶嵌结构。
填充导电层的方法为本领域技术人员熟知技术,在此不再赘述。
其他实施例中,在第一介质层层中形成一个通孔或者其他数量的通孔,形成的双镶嵌结构中沟槽与一个通孔相连或者沟槽与其他数量的通孔同时相连,也适用于本发明。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种双镶嵌结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成第一介质层;
在所述第一介质层内形成至少两个第一通孔,所述第一通孔的底部露出所述基底;
在所述第一通孔内填充满第二介质层,且第二介质层覆盖所述第一介质层,所述第二介质层与所述第一介质层的刻蚀选择比大于或等于10:1;
在所述第二介质层内形成沟槽,所述沟槽底部露出所述第一通孔内的第二介质层;
形成沟槽后,在第一通孔内的第二介质层中形成第二通孔,所述第二通孔与所述沟槽相通且露出所述基底;
在所述沟槽和第二通孔内填充满导电层。
2.如权利要求1所述的形成方法,其特征在于,所述第一介质层为氧化硅、碳化硅或氮氧化硅,所述第二介质层为超低k介质层。
3.如权利要求2所述的形成方法,其特征在于,所述超低k介质层的介电常数小于或等于2.7。
4.如权利要求1所述的形成方法,其特征在于,在所述第一介质层内形成至少两个第一通孔的方法包括:
在所述第一介质层上形成图形化的第一掩膜层,所述第一掩膜层中的图形定义所述第一通孔的位置和大小;
沿所述第一掩膜层中的图形刻蚀第一介质层,在所述第一介质层内形成至少两个所述第一通孔。
5.如权利要求1所述的形成方法,其特征在于,在所述第二介质层内形成沟槽的方法包括:
在所述第二介质层上形成图形化的硬掩膜层,所述图形化的硬掩膜层定义所述沟槽的位置和大小;
沿所述硬掩膜层中的图形刻蚀第二介质层,在所述第二介质层内形成所述沟槽。
6.如权利要求5所述的形成方法,其特征在于,所述硬掩膜层的材料为氮化钛。
7.如权利要求1所述的形成方法,其特征在于,在所述基底上形成第一介质层之前,还包括在所述基底上形成第一刻蚀停止层的步骤。
8.如权利要求7所述的形成方法,其特征在于,所述第一介质层为氧化硅或碳化硅时,所述第一刻蚀停止层的材料为氮化硅或氮氧化硅;所述第一介质层为氮氧化硅时,所述第一刻蚀停止层的材料为氮化硅。
9.如权利要求5所述的形成方法,其特征在于,在所述第二介质层上形成图形化的硬掩膜层之前,还包括在所述第二介质层上形成第二刻蚀停止层的步骤;
沿所述硬掩膜层中的图形刻蚀所述第二介质层之前,还包括沿所述硬掩膜层的图形刻蚀所述第二刻蚀停止层。
10.如权利要求1所述的形成方法,其特征在于,所述第二通孔的宽度尺寸小于或等于所述第一通孔的宽度尺寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410239086.3A CN105226005B (zh) | 2014-05-30 | 2014-05-30 | 双镶嵌结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410239086.3A CN105226005B (zh) | 2014-05-30 | 2014-05-30 | 双镶嵌结构的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105226005A CN105226005A (zh) | 2016-01-06 |
CN105226005B true CN105226005B (zh) | 2018-06-01 |
Family
ID=54994869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410239086.3A Active CN105226005B (zh) | 2014-05-30 | 2014-05-30 | 双镶嵌结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105226005B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004010495A1 (ja) * | 2002-07-19 | 2004-01-29 | Sony Corporation | 半導体装置の製造方法 |
CN1495879A (zh) * | 2002-07-24 | 2004-05-12 | 三星电子株式会社 | 微电子器件的双镶嵌互连的制造方法 |
US6875688B1 (en) * | 2004-05-18 | 2005-04-05 | International Business Machines Corporation | Method for reactive ion etch processing of a dual damascene structure |
CN1790666A (zh) * | 2004-11-18 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 半导体装置及内连线的制造方法 |
CN1831643A (zh) * | 2005-03-08 | 2006-09-13 | 台湾积体电路制造股份有限公司 | 改善双镶嵌蚀刻轮廓的方法 |
CN102403263A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构中的沟槽刻蚀方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6899796B2 (en) * | 2003-01-10 | 2005-05-31 | Applied Materials, Inc. | Partially filling copper seed layer |
US7148089B2 (en) * | 2004-03-01 | 2006-12-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper fuse links |
-
2014
- 2014-05-30 CN CN201410239086.3A patent/CN105226005B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004010495A1 (ja) * | 2002-07-19 | 2004-01-29 | Sony Corporation | 半導体装置の製造方法 |
CN1495879A (zh) * | 2002-07-24 | 2004-05-12 | 三星电子株式会社 | 微电子器件的双镶嵌互连的制造方法 |
US6875688B1 (en) * | 2004-05-18 | 2005-04-05 | International Business Machines Corporation | Method for reactive ion etch processing of a dual damascene structure |
CN1790666A (zh) * | 2004-11-18 | 2006-06-21 | 台湾积体电路制造股份有限公司 | 半导体装置及内连线的制造方法 |
CN1831643A (zh) * | 2005-03-08 | 2006-09-13 | 台湾积体电路制造股份有限公司 | 改善双镶嵌蚀刻轮廓的方法 |
CN102403263A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 双大马士革结构中的沟槽刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105226005A (zh) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5362985B2 (ja) | 空隙を有する半導体デバイスの形成方法および該方法によって形成された構造 | |
US11011421B2 (en) | Semiconductor device having voids and method of forming same | |
US9613903B2 (en) | Fine line space resolution lithography structure for integrated circuit features using double patterning technology | |
US20030100181A1 (en) | Semiconductor device having multi-layer copper line and method of forming the same | |
US10636698B2 (en) | Skip via structures | |
KR20140018546A (ko) | 반도체 장치 및 그 제조 방법 | |
CN110890315A (zh) | 具有大马士革结构的半导体结构及其制备方法 | |
KR20150067748A (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
US11114338B2 (en) | Fully aligned via in ground rule region | |
US10833149B2 (en) | Capacitors | |
CN105226005B (zh) | 双镶嵌结构的形成方法 | |
CN104851835B (zh) | 金属互连结构及其形成方法 | |
CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
US11361993B2 (en) | Method for inverse via patterning for back end of line dual damascene structures | |
CN102437091B (zh) | 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 | |
US9275873B2 (en) | Masking process and structures formed thereby | |
US6599825B2 (en) | Method for forming wiring in semiconductor device | |
CN103545246B (zh) | 半导体结构的形成方法 | |
CN102437090A (zh) | 无金属阻挡层的铜后道互连工艺 | |
CN114220791A (zh) | 互连结构及其制作方法、存储器 | |
KR20030059393A (ko) | 반도체 소자의 다층배선 형성방법 | |
JP2014116556A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |