CN102437091B - 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 - Google Patents
采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 Download PDFInfo
- Publication number
- CN102437091B CN102437091B CN2011102064220A CN201110206422A CN102437091B CN 102437091 B CN102437091 B CN 102437091B CN 2011102064220 A CN2011102064220 A CN 2011102064220A CN 201110206422 A CN201110206422 A CN 201110206422A CN 102437091 B CN102437091 B CN 102437091B
- Authority
- CN
- China
- Prior art keywords
- layer
- copper alloy
- etching barrier
- metal
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺解决了现有技术中由于存在刻蚀阻挡层导致的器件整体电容高，器件速度慢，并容易产生电迁移的问题，利用铜合金取代金属层及以后各层金属的刻蚀阻挡层的铜互连工艺集成方案，降低了器件的整体电容，提高了器件的速度，并改善了铜工艺的电迁移问题。
Description
技术领域
本发明涉及一种铜后道互连工艺，尤其涉及一种采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺。
背景技术
随着集成电路制造工艺的不断进步，半导体器件的体积正变得越来越小，要将它们连接起来也更加困难。在过去的30年中，半导体工业界都是以铝作为连接器件的材料，但随着芯片的缩小，工业界需要更细，更薄的连接，而且铝的高电阻特性也越来越难以符合需求。而且在高密度特大规模集成电路的情况下，高电阻容易造成电子发生“跳线”，导致附近的器件产生错误的开关状态。也就是说，以铝作为导线的芯片可能产生无法与预测的运作情况，同时稳定性也较差。在如此细微的电路上，铜的传输信号速度比铝更快、而且也更加稳定。
传统集成电路的金属连线是以金属层的刻蚀方式来制作金属导线，然后进行介电层的填充、介电层的化学机械抛光，重复上述工序，进而成功进行多层金属叠加。但当金属导线的材料由铝转换成电阻铝更低的铜的时候，由于铜的干刻较为困难，因此新的镶嵌技术对铜的制程来说就极为必须。
镶嵌技术又称为大马士革工艺，该技术首先在介电层上刻蚀金属导线槽，然后再填充金属，再对金属进行金属机械抛光，重复上述工序，进而成功进行多层金属叠加。镶嵌技术的最主要特点是不需要进行金属层的刻蚀工艺，这对铜工艺的推广和应用极为重要。
集成电路制造技术已经跨入130nm的时代。目前的绝大多数铜布线处于180到130nm工艺阶段，约40%的逻辑电路生产线会用到铜布线工艺。到了90nm工艺阶段，则有90%的半导体生产线采用铜布线工艺。采用Cu-CMP的大马士革镶嵌工艺是目前唯一成熟和已经成功应用到IC制造中的铜图形化工艺。
多层连线电容的计算公式：
其中，k为介电常数； L为金属导线长；T为金属导线深度；W为金属导线宽度；
为真空介电常数，由公式1可见，介电常数越低，电容越小。
多层连线电阻—电容时间延迟计算公式：
其中，（k为介电常数； L为金属导线长；T为金属导线深度；W为金属导线宽度；
为真空介电常数；为金属电阻率）由公式2可见，介电常数越低，电阻率小，多层连线电阻—电容时间延迟也越短。
其具体结构请参见图1，由公式可见器件的整体电容取决于金属层绝缘介质和金属层刻蚀阻挡层。通常为氮化硅或碳化硅等材质，它们可以提供较高的刻蚀选择比防止金属导线槽刻蚀时损伤下层器件或金属。但是这些材料由于其介电常数远高于，进而导致整体的电容数值上升。
此外，随着线宽的不断缩小，铜工艺的电致迁移问题也严重影响产品的可靠性，它通常发生在铜导线顶部与电介质相接的交界处，这也是业界面临的又一问题。
发明内容
本发明公开了一种采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，用以解决现有技术中由于存在刻蚀阻挡层导致的器件整体电容高，器件速度慢，并容易产生电迁移的问题。
本发明的上述目的是通过以下技术方案实现的：
一种采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，在一衬底中形成有金属氧化物场效应晶体管的源/漏掺杂区域，在衬底上形成有金属氧化物场效应管的栅极；一接触孔刻蚀阻挡层覆盖在衬底及设置在衬底上的栅极上，并且接触孔刻蚀阻挡层的上方还覆盖有一层接触孔绝缘氧化层薄膜，并形成贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层的多个通孔，部分通孔接触栅极，部分通孔接触源/漏掺杂区，且通孔中还填充有金属材料；在接触孔绝缘氧化层薄膜上依次淀积一金属层刻蚀阻挡层和一第一金属层绝缘介质，刻蚀通孔上方的金属层刻蚀阻挡层和第一金属层绝缘介质形成多个导线槽，并且在导线槽内填充金属铜，其中，包括以下步骤：
步骤a：在第一金属层绝缘介质层上淀积一层金属铜合金层；
步骤b：对金属铜合金层进行刻蚀，仅保留位于导线槽上方并与导线槽接触的金属铜合金层的残留区域，其余的金属铜合金层刻蚀去除；
步骤c：在第一金属层绝缘介质层上淀积一层第二金属层绝缘介质层，第二金属层绝缘介质层同时覆盖在残留的金属铜合金层上；
步骤d：刻蚀第二金属层绝缘介质层形大马士革铜互连结构。
如上所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其中，将步骤a中的金属铜合金层的厚度控制在1纳米至1000纳米之间。
如上所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其中，采用选择性淀积技术淀积形成金属铜合金层。
如上所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其中，淀积金属铜合金层采用的合金为钴钨磷化物或钴钨硼化物。
如上所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其中，步骤d中的大马士革铜互连结构包括沟槽与通孔的组合结构，将沟槽开设在第二金属层绝缘介质层上，将通孔开设在沟槽的下方，使通孔的底部止于残留的金属铜合金层上。
如上所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其中，步骤b之前还包括：在金属层刻蚀阻挡层上旋涂光刻胶，并进行光刻。
综上所述，由于采用了上述技术方案，本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺解决了现有技术中由于存在刻蚀阻挡层导致的器件整体电容高，器件速度慢，并容易产生电迁移的问题，利用铜合金取代金属层及以后各层金属的刻蚀阻挡层的铜互连工艺集成方案，降低了器件的整体电容，提高了器件的速度，并改善了铜工艺的电迁移问题。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。
图1是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的器件前道工艺完成后的结构示意图；
图2是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的刻蚀去除部分金属铜合金后的结构示意图；
图3是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的淀积形成第二金属层绝缘介质层后的结构示意图；
图4是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的完成大马士革铜互联结构后的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图1是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的器件前道工艺完成后的结构示意图，请参见图1，一种采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，在一衬底10中形成有金属氧化物场效应晶体管的源/漏掺杂区域，衬底10上设有器件绝缘区域101，且在衬底10上表面还设有器件离子注入区域102，在衬底10上形成有金属氧化物场效应管的栅极20；一接触孔刻蚀阻挡层30覆盖在衬底10及设置在衬底10上的栅极20上，并且接触孔刻蚀阻挡层30的上方还覆盖有一层接触孔绝缘氧化层薄膜40，并形成贯穿接触孔绝缘氧化层薄膜40和接触孔刻蚀阻挡层30的多个通孔，部分通孔接触栅极20，部分通孔401接触源/漏掺杂区，且通孔401中还填充有金属材料；在接触孔绝缘氧化层薄膜40上依次淀积一金属层刻蚀阻挡层50和一第一金属层绝缘介质层60，刻蚀通孔上方的金属层刻蚀阻挡层50和第一金属层绝缘介质形成多个导线槽，并且在导线槽内填充金属铜70，其中，包括以下步骤：
步骤a：在第一金属层绝缘介质层60上淀积一层金属铜合金层80，将第一金属绝缘介质层60的上表面以及导线沟槽内填充的金属铜70的上表面完全覆盖；
本发明中采用选择性淀积技术淀积形成金属铜合金层80，淀积金属铜合金层80采用的合金为钴钨磷化物或钴钨硼化物。
其中，将步骤a中的金属铜合金层80的厚度控制在1纳米至1000纳米之间。
图2是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的刻蚀去除部分金属铜合金后的结构示意图，请参见图2，步骤b：对金属铜合金层80进行刻蚀，仅保留位于导线槽上方并与导线槽接触的金属铜合金层80的残留区域，其余的金属铜合金层80刻蚀去除，其所保留的金属铜合金层80将导线槽完全覆盖；
其中，步骤b之前还包括：在金属层刻蚀阻挡层50上旋涂光刻胶，并进行光刻。
进一步的，可以在步骤b之后将光刻胶去除。
图3是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的淀积形成第二金属层绝缘介质层后的结构示意图，请参见图3，步骤c：在第一金属层绝缘介质层60上淀积一层第二金属层绝缘介质层90，第二金属层绝缘介质层90同时覆盖在残留的金属铜合金层80上；
图4是本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺的完成大马士革铜互联结构后的结构示意图，请参见图4，步骤d：刻蚀第二金属层绝缘介质层90形大马士革铜互连结构100。
其中，步骤d中的大马士革铜互连结构100包括沟槽与通孔的组合结构，将沟槽开设在第二金属层绝缘介质层90上，将通孔开设在沟槽的下方，使通孔的底部止于残留的金属铜合金层80上。
进一步的，形成大马士革铜互连结构100的方法有多种，可首先通过光刻和刻蚀形成沟槽，之后再通过光刻和刻蚀形成通孔，也可以首先刻蚀形成通孔，之后再刻蚀形成沟槽的剩余部分。
综上所述，本发明采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺解决了现有技术中由于存在刻蚀阻挡层导致的器件整体电容高，器件速度慢，并容易产生电迁移的问题，利用铜合金取代金属层及以后各层金属的刻蚀阻挡层的铜互连工艺集成方案，降低了器件的整体电容，提高了器件的速度，并改善了铜工艺的电迁移问题。
本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。
因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (4)
1.一种采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，在一衬底中形成有金属氧化物场效应晶体管的源/漏掺杂区域，在衬底上形成有金属氧化物场效应管的栅极；一接触孔刻蚀阻挡层覆盖在衬底及设置在衬底上的栅极上，并且接触孔刻蚀阻挡层的上方还覆盖有一层接触孔绝缘氧化层薄膜，并形成贯穿接触孔绝缘氧化层薄膜和接触孔刻蚀阻挡层的多个通孔，部分通孔接触栅极，部分通孔接触源/漏掺杂区，且通孔中还填充有金属材料；在接触孔绝缘氧化层薄膜上依次淀积一金属层刻蚀阻挡层和一第一金属层绝缘介质层，刻蚀通孔上方的金属层刻蚀阻挡层和第一金属层绝缘介质层形成多个导线槽，并且在导线槽内填充金属铜，其特征在于，包括以下步骤：
步骤a：在第一金属层绝缘介质层上淀积一层金属铜合金层；
步骤b：对金属铜合金层进行刻蚀，仅保留位于导线槽上方并与导线槽接触的金属铜合金层的残留区域，其余的金属铜合金层刻蚀去除；
步骤c：在第一金属层绝缘介质层上淀积一层第二金属层绝缘介质层，第二金属层绝缘介质层同时覆盖在残留的金属铜合金层上；
步骤d：刻蚀第二金属层绝缘介质层形大马士革铜互连结构；
其中，步骤d中的大马士革铜互连结构包括沟槽与通孔的组合结构，将沟槽开设在第二金属层绝缘介质层上，将通孔开设在沟槽的下方，使通孔的底部止于残留的金属铜合金层上；
淀积金属铜合金层采用的合金为钴钨磷化物或钴钨硼化物。
2.根据权利要求1所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其特征在于，将步骤a中的金属铜合金层的厚度控制在1纳米至1000纳米之间。
3.根据权利要求1所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其特征在于，采用选择性淀积技术淀积形成金属铜合金层。
4.根据权利要求1所述的采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺，其特征在于，步骤b之前还包括：在金属铜合金层上旋涂光刻胶，并进行光刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102064220A CN102437091B (zh) | 2011-07-22 | 2011-07-22 | 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011102064220A CN102437091B (zh) | 2011-07-22 | 2011-07-22 | 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102437091A CN102437091A (zh) | 2012-05-02 |
| CN102437091B true CN102437091B (zh) | 2013-12-04 |
Family
ID=45985081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011102064220A Active CN102437091B (zh) | 2011-07-22 | 2011-07-22 | 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437091B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9627316B1 (en) * | 2015-12-15 | 2017-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor devices having interconnect structures and manufacturing method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380084B1 (en) * | 2000-10-02 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | Method to form high performance copper damascene interconnects by de-coupling via and metal line filling |
| CN101834196A (zh) * | 2009-03-12 | 2010-09-15 | 索尼公司 | 固态图像拾取装置及其制造方法和图像拾取装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6770570B2 (en) * | 2002-11-15 | 2004-08-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer |
-
2011
- 2011-07-22 CN CN2011102064220A patent/CN102437091B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380084B1 (en) * | 2000-10-02 | 2002-04-30 | Chartered Semiconductor Manufacturing Inc. | Method to form high performance copper damascene interconnects by de-coupling via and metal line filling |
| CN101834196A (zh) * | 2009-03-12 | 2010-09-15 | 索尼公司 | 固态图像拾取装置及其制造方法和图像拾取装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102437091A (zh) | 2012-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100770486B1 (ko) | 반도체 장치의 제조방법 | |
| CN108461477B (zh) | 用于超(跳跃)通孔整合的金属互连 | |
| US10636698B2 (en) | Skip via structures | |
| CN110121766A (zh) | 在混合键合半导体器件中形成引线的方法 | |
| CN102511078A (zh) | 具有铜插塞的半导体器件 | |
| US20180145025A1 (en) | Stress Reduction Apparatus | |
| CN105321925A (zh) | 金属线结构和方法 | |
| CN102569176A (zh) | 制备双大马士革结构的方法 | |
| US11114338B2 (en) | Fully aligned via in ground rule region | |
| CN102437091B (zh) | 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺 | |
| CN102437090B (zh) | 无金属阻挡层的铜后道互连工艺 | |
| CN102339790A (zh) | 半导体器件制作方法 | |
| CN104112702B (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| US6977216B2 (en) | Method for forming metal wire in semiconductor device | |
| US10186491B2 (en) | Integrated circuit chip reinforced against front side deprocessing attacks | |
| US9754819B2 (en) | Interlevel airgap dielectric | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| CN110504210A (zh) | 铜互连工艺的制造过程 | |
| CN103956333A (zh) | 基于中通孔制作方法的tsv、m1、ct金属层一次成型方法 | |
| KR100835423B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| CN102339792A (zh) | 半导体器件制作方法 | |
| CN102693937B (zh) | 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法 | |
| CN102969270A (zh) | 半导体器件及其制作方法 | |
| CN105226005B (zh) | 双镶嵌结构的形成方法 | |
| CN103137545A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |