CN110890315A - 具有大马士革结构的半导体结构及其制备方法 - Google Patents

具有大马士革结构的半导体结构及其制备方法 Download PDF

Info

Publication number
CN110890315A
CN110890315A CN201811041883.5A CN201811041883A CN110890315A CN 110890315 A CN110890315 A CN 110890315A CN 201811041883 A CN201811041883 A CN 201811041883A CN 110890315 A CN110890315 A CN 110890315A
Authority
CN
China
Prior art keywords
layer
hole
interconnection
photoresist
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811041883.5A
Other languages
English (en)
Other versions
CN110890315B (zh
Inventor
陈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811041883.5A priority Critical patent/CN110890315B/zh
Publication of CN110890315A publication Critical patent/CN110890315A/zh
Application granted granted Critical
Publication of CN110890315B publication Critical patent/CN110890315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有大马士革结构的半导体结构及其制备方法，包括如下步骤：1）提供半导体衬底；2）于半导体衬底上形成介质层；3）于介质层内形成互连通孔；4）于互连通孔的底部、侧壁及介质层上形成阻挡层；5）于阻挡层的上表面形成掩膜层；6）于掩膜层的上表面形成光刻胶层；7）去除位于互连通孔底部的光刻胶层；8）去除位于互连通孔底部的掩膜层；9）去除光刻胶层；10）去除暴露出的阻挡层；11）去除掩膜层；12）于阻挡层的上表面及互连通孔的底部形成籽晶层；13）于籽晶层的上表面形成金属层；14）去除位于介质层上的阻挡层及金属层得到大马士革结构。本发明可以减小大马士革结构与导电层之间的接触电阻。

Description

具有大马士革结构的半导体结构及其制备方法
技术领域
本发明属于集成电路技术领域，特别是涉及一种具有大马士革结构的半导体结构及其制备方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，超大规模集成电路的布线更为复杂，两层以上的多层金属互连结构广泛使用。同时，金属铝互连线已经部分被金属铜互连线替代，但铜无法被直接蚀刻，因此只能采用大马士革工艺。
大马士革结构一般位于半导体衬底上表面依次叠置的刻蚀停止层、低k介质层及以正硅酸乙酯(TEOS)作为反应源形成二氧化硅层中，所述半导体衬底内形成有金属导电层，所述大马士革结构与所述刻蚀停止层、所述低k介质层、所述二氧化硅层、所述半导体衬底及所述金属导电层之间还形成有阻挡层，所述大马士革结构经由所述阻挡层与所述金属导电层相接触。所述大马士革结构、所述阻挡层及所述金属导电层三者之间形成接触电阻，以所述大马士革结构的材料为铜，所述阻挡层的材料为钽与氮化钽，及所述金属导电层的材料为铜为例，铜的电阻率为1.67Ω·m，钽的电阻率为15Ω·m，氮化钽的电阻率为100Ω·m。随着线宽的不断减小，接触电阻对电路中功耗贡献率也随之增加，以所述阻挡层的厚度为10nm、电流为0.1mA为例，当线宽为200nm、导线长度为100nm时，接触电阻功耗约占8％；当线宽为100nm、导线长度为80nm时，接触电阻功耗约占14％。因此，随着节点的不断减小，去除所述阻挡层显得尤为迫切。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有大马士革结构的半导体结构及其制备方法，用于解决现有技术中大马士革结构与导电层之间具有阻挡层而导致的接触电阻过大的问题。
为实现上述目的及其他相关目的，本发明提供一种具有大马士革结构的半导体结构的制备方法，包括如下步骤：
1)提供半导体衬底，所述半导体衬底内形成有导电层；
2)于所述半导体衬底上形成介质层；
3)于所述介质层内形成互连通孔，所述互连通孔包括通孔及沟槽，所述沟槽位于所述通孔上，与所述通孔相连通，且所述沟槽的宽度大于所述通孔的宽度；所述互连通孔暴露出所述导电层；
4)于所述互连通孔的底部、侧壁及所述介质层上形成阻挡层；
5)于所述阻挡层的上表面形成掩膜层；
6)于所述掩膜层的上表面形成光刻胶层，位于所述互连通孔底部的所述光刻胶层的厚度大于位于所述互连通孔侧壁的所述光刻胶层的厚度；
7)对位于所述互连通孔底部的所述光刻胶层进行曝光显影，以去除位于所述互连通孔底部的所述光刻胶层；
8)依据所述光刻胶层去除位于所述互连通孔底部的所述掩膜层，以暴露出至少部分位于所述互连通孔底部的所述阻挡层；
9)去除所述光刻胶层；
10)依据所述掩膜层去除暴露出的所述阻挡层；
11)去除所述掩膜层；
12)于所述阻挡层的上表面及所述互连通孔的底部形成籽晶层；
13)于所述籽晶层的上表面形成金属层；及
14)去除位于所述介质层上的所述阻挡层及所述金属层，以得到大马士革结构，所述大马士革结构包括位于所述通孔内的导电栓塞及位于所述沟槽内且与所述导电栓塞接触连接的导线层。
作为本发明的一种优选方案，步骤2)中，于所述半导体衬底上形成所述介质层之前还包括于所述半导体衬底的上表面形成刻蚀停止层的步骤，所述介质层形成于所述刻蚀停止层的上表面；于所述半导体衬底上形成所述介质层后还包括以正硅酸乙酯作为反应源于所述介质层的上表面沉积形成二氧化硅层的步骤；步骤3)中，于所述二氧化硅层层、所述介质层及所述刻蚀停止层内形成所述互连通孔，其中，所述通孔自所述介质层内向下贯穿所述刻蚀停止层，所述沟槽自所述介质层内向上贯穿所述二氧化硅层层。
作为本发明的一种优选方案，所述刻蚀停止层的材料包括氮化硅。
作为本发明的一种优选方案，步骤3)中，采用原子层沉积工艺于所述互连通孔的底部、侧壁及所述介质层上形成所述阻挡层。
作为本发明的一种优选方案，步骤4)中，采用原子沉积工艺、化学气相沉积工艺或炉管工艺于所述阻挡层的上表面形成所述掩膜层。
作为本发明的一种优选方案，步骤8)中，采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺或反应离子刻蚀工艺刻蚀去除位于所述互连通孔底部的所述掩膜层；步骤9)中，采用干法刻蚀工艺去除所述光刻胶层；步骤10)中，采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺或反应离子刻蚀工艺刻蚀去除暴露出的所述阻挡层；步骤11)中，使用热磷酸去除掩膜层。
作为本发明的一种优选方案，步骤10)中，采用电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺刻蚀去除暴露出的所述阻挡层时，刻蚀气体包括氯化硼、氯气、氩气、三氟化氮、四氟化碳、三氟甲烷及氧气中的至少一种。
作为本发明的一种优选方案，步骤12)中，采用物理气相沉积工艺或化学气相沉积工艺于所述阻挡层的上表面及所述互连通孔的底部形成铜籽晶层作为所述籽晶层；步骤13)中，采用电镀工艺于所述籽晶层的上表面形成铜层作为所述金属层。
作为本发明的一种优选方案，所述介质层的材料包括低k材料；所述阻挡层的材料包括钽及氮化钽中的至少一种；所述掩膜层的材料包括二氧化硅、氮化硅、碳化硅或多晶硅。
作为本发明的一种优选方案，步骤6)中，所述半导体衬底于倾斜5°～10°的状态下，采用旋涂工艺于所述掩膜层的上表面形成所述光刻胶层，以确保所述光刻胶层未填满所述通孔。
作为本发明的一种优选方案，步骤6)中，将光刻胶溶于溶剂中后采用旋涂工艺旋涂于所述掩膜层的上表面以形成所述光刻胶层，所述光刻胶与所述溶剂的体积比或质量比介于1:4～3:7之间。
作为本发明的一种优选方案，步骤6)中，于所述掩膜层的上表面形成的所述光刻胶层包括化学放大型光刻胶层，所述化学放大型光刻胶层包括聚乙烯及光酸产生剂。
作为本发明的一种优选方案，步骤7)包括如下步骤：
7-1)将位于所述互连通孔底部的部分所述光刻胶层进行曝光，以形成第一曝光区域；所述第一曝光区域的所述光刻胶发生光化学反应而变性为可被显影液去除，并产生光酸分子；
7-2)对曝光后的所述光刻胶层进行加热，使所述光酸分子扩散至位于所述互连通孔底部的所述光刻胶层内，以使得位于所述互连通孔底部的所述光刻胶层均变性为可被所述显影液去除的第二曝光区域；及
7-3)对所述第二曝光区域的所述光刻胶层进行显影，以去除位于所述互连通孔底部的所述光刻胶层。
本发明还提供一种具有大马士革结构的半导体结构，包括：
半导体衬底，所述半导体衬底内形成有导电层；
介质层，位于所述半导体衬底上；
大马士革结构，位于所述介质层内；所述大马士革结构包括导电栓塞及导线层，其中，所述导电栓塞与所述导电层接触连接，所述导线层位于所述导电栓塞上，与所述导电栓塞接触连接，且所述导线层的宽度大于所述导电栓塞的宽度；
阻挡层，至少位于所述大马士革结构与所述介质层之间。
作为本发明的一种优选方案，所述具有大马士革结构的半导体结构还包括：
刻蚀停止层，位于所述半导体衬底与所述介质层之间；所述导电栓塞自所述介质层内向下贯穿所述刻蚀停止层；
二氧化硅层，位于所述介质层的上表面，所述导线层自所述介质层内向上贯穿所述二氧化硅层；
所述阻挡层位于所述大马士革结构与所述二氧化硅层层、所述介质层及所述刻蚀停止层之间。
作为本发明的一种优选方案，所述大马士革结构的上表面与所述二氧化硅层的上表面相平齐。
作为本发明的一种优选方案，所述刻蚀停止层包括氮化硅层。
作为本发明的一种优选方案，所述介质层包括低k介质层，所述阻挡层包括钽层及氮化钽层中的至少一种。
作为本发明的一种优选方案，所述阻挡层还位于所述大马士革结构与所述导电层之间，位于所述大马士革结构与所述导电层之间的所述阻挡层内形成有开口，以确保所述导电栓塞与所述导电层接触连接。
如上所述，本发明具有大马士革结构的半导体结构及其制备方法，具有以下有益效果：本发明的大马士革结构与位于半导体衬底中的导电层直接接触，使得所述大马士革结构与所述导电层之间具有更好的连接，可以显著减小所述大马士革结构与所述导电层之间的接触电阻，从而降低集成电路金属导线在工作时的功耗、其他电学性能问题及其发热问题。
附图说明
图1显示为本发明提供的具有大马士革结构的半导体结构的制备方法的流程图。
图2显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤1)所得结构的截面结构示意图。
图3显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤2)所得结构的截面结构示意图。
图4显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤3)所得结构的截面结构示意图。
图5显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤4)所得结构的截面结构示意图。
图6显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤5)所得结构的截面结构示意图。
图7显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤6)所得结构的截面结构示意图。
图8至图10显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤7)所得结构的截面结构示意图。
图11显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤8)所得结构的截面结构示意图。
图12显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤9)所得结构的截面结构示意图。
图13显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤10)所得结构的截面结构示意图。
图14显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤11)所得结构的截面结构示意图。
图15显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤12)所得结构的截面结构示意图。
图16显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤13)所得结构的截面结构示意图。
图17显示为本发明提供的具有大马士革结构的半导体结构的制备方法中步骤14)所得结构的截面结构示意图。
元件标号说明
10 半导体衬底
11 导电层
12 介质层
13 互连通孔
131 通孔
132 沟槽
14 阻挡层
141 开口
15 掩膜层
16 光刻胶层
161 第一曝光区域
162 第二曝光区域
17 籽晶层
18 金属层
19 大马士革结构
191 导电栓塞
192 导线层
20 刻蚀停止层
21 二氧化硅层
d1 位于互连通孔底部的光刻胶层的厚度
d2 位于互连通孔侧壁的光刻胶层的厚度
S1～S14 步骤1)～步骤14)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
请参阅图1，本发明提供一种具有大马士革结构的半导体结构的制备方法，所述具有大马士革结构的半导体结构的制备方法包括如下步骤：
1)提供半导体衬底，所述半导体衬底内形成有导电层；
2)于所述半导体衬底上形成介质层；
3)于所述介质层内形成互连通孔，所述互连通孔包括通孔及沟槽，所述沟槽位于所述通孔上，与所述通孔相连通，且所述沟槽的宽度大于所述通孔的宽度；所述互连通孔暴露出所述导电层；
4)于所述互连通孔的底部、侧壁及所述介质层上形成阻挡层；
5)于所述阻挡层的上表面形成掩膜层；
6)于所述掩膜层的上表面形成光刻胶层，位于所述互连通孔底部的所述光刻胶层的厚度大于位于所述互连通孔侧壁的所述光刻胶层的厚度；
7)对位于所述互连通孔底部的所述光刻胶层进行曝光显影，以去除位于所述互连通孔底部的所述光刻胶层；
8)依据所述光刻胶层去除位于所述互连通孔底部的所述掩膜层，以暴露出至少部分位于所述互连通孔底部的所述阻挡层；
9)去除所述光刻胶层；
10)依据所述掩膜层去除暴露出的所述阻挡层；
11)去除所述掩膜层；
12)于所述阻挡层的上表面及所述互连通孔的底部形成籽晶层；
13)于所述籽晶层的上表面形成金属层；及
14)去除位于所述介质层上的所述阻挡层及所述金属层，以得到大马士革结构，所述大马士革结构包括位于所述通孔内的导电栓塞及位于所述沟槽内且与所述导电栓塞接触连接的导线层。
在步骤1)中，请参阅图1中的S1步骤及图2，提供半导体衬底10，所述半导体衬底10内形成有导电层11。
作为示例，所述半导体衬底10可以为硅衬底、氮化镓衬底或蓝宝石衬底等等。当然，在其他示例中，所述半导体衬底10也可以换成任意一种内部形成有所述导电层11的材料层，譬如，介质层等等。
作为示例，所述导电层11可以为金属导电层，譬如，铜层、铝层或镍层等等，也可以为其他的导电层，譬如多晶硅层等等。
在步骤2)中，请参阅图1中的S2步骤及图3，于所述半导体衬底10上形成介质层12。
作为示例，所述介质层12的材料可以包括低k介质材料，即所述介质层12可以包括低k介质层。
作为示例，于所述半导体衬底10上形成所述介质层12之前还包括于所述半导体衬底10的上表面形成刻蚀停止层20的步骤，所述介质层12形成于所述刻蚀停止层20的上表面。所述刻蚀停止层20的材料可以包括但不仅限于氮化硅(Si3N4)。
作为示例，于所述半导体衬底10上形成所述介质层12后，还包括以正硅酸乙酯(TEOS)作为反应源于所述介质层12的上表面沉积形成二氧化硅层的步骤。
在步骤3)中，请参阅图1中的S3步骤及图4，于所述介质层12内形成互连通孔13，所述互连通孔12包括通孔131及沟槽132，所述沟槽132位于所述通孔131上，所述沟槽132与所述通孔131相连通，且所述沟槽132的宽度大于所述通孔131的宽度；所述互连通孔131暴露出所述导电层11。
作为示例，可以采用大马士革工艺形成所述互连通孔12；具体的，可以先采用干法刻蚀工艺或湿法刻蚀工艺在所述介质层12内(若所述具有大马士革结构的半导体结构具有所述刻蚀停止层20，则先在所述介质层12及所述刻蚀停止层20内)形成所述通孔131，然后再采用干法刻蚀工艺或湿法刻蚀工艺在所述介质层12内(若所述具有大马士革结构的半导体结构具有所述二氧化硅层21时，则于所述二氧化硅层21及所述介质层21内)形成所述沟槽132。
在步骤4)中，请参阅图1中的S4步骤及图5，于所述互连通孔13的底部、侧壁及所述介质层上形成阻挡层14。
作为示例，可以采用但不仅限于原子层沉积(ALD)工艺于所述互连通孔13的底部、侧壁及所述介质层12上形成所述阻挡层14。
需要说明的是，当所述具有大马士革结构的半导体结构还具有所述刻蚀停止层20及所述二氧化硅层21时，所述阻挡层14位于所述互连通孔13的底部、侧壁及所述二氧化硅层21的上表面。
作为示例，所述阻挡层14的材料可以包括钽及氮化钽中的至少一种，譬如，所述阻挡层14可以为钽层，也可以为氮化钽层，还可以钽层及氮化钽层组成的复合层。
在步骤5)中，请参阅图1中的S5步骤及图6，于所述阻挡层14的上表面形成掩膜层15。
作为示例，采用原子沉积工艺(ALD)、化学气相沉积工艺(CVD)或炉管工艺(DF)于所述阻挡层14的上表面形成所述掩膜层15。优选地，本实施例中，采用原子层沉积工艺形成所述掩膜层15；采用原子沉积工艺形成所述掩膜层15时，可以减小所述互连通孔13侧壁部分的所述掩膜层15的厚度，从而在后续依据刻蚀后的所述掩膜层15去除所述阻挡层14时，可以尽可能地增大去除所述阻挡层14的面积，从而增大后续形成的所述大马士革结构与所述导电层11的接触面积，最大限度地减小所述大马士革结构与所述导电层11之间的接触电阻。
作为示例，所述掩膜层15的材料可以包括二氧化硅、氮化硅、碳化硅或多晶硅。
在步骤6)中，请参阅图1中的S6步骤及图7，于所述掩膜层15的上表面形成光刻胶层16，位于所述互连通孔13底部的所述光刻胶层16的厚度d1大于位于所述互连通孔13侧壁的所述光刻胶层16的厚度d2。
作为示例，将光刻胶溶于溶剂中后形成旋涂液，采用旋涂工艺将所述旋涂液旋涂于所述掩膜层15的上表面后烘干以形成所述光刻胶层16。所述旋涂液中，所述光刻胶与所述溶剂的体积比或质量比介于1:4～3:7之间，以使得旋涂后形成的所述光刻胶层16不会填满所述通孔131。
作为示例，所述半导体衬底10于倾斜5°～10°的状态下，采用旋涂工艺于所述掩膜层15的上表面形成所述光刻胶层16，以确保所述光刻胶层16未填满所述通孔131。
作为示例，于所述掩膜层15的上表面形成的所述光刻胶层16包括化学放大型光刻胶层，所述化学放大型光刻胶层包括聚乙烯(PHS)及光酸产生剂(PAG)。曝光时，位于曝光区域的所爱光刻胶层中的所述光酸产生剂发生化学反应并产生光酸分子，在曝光后的加热热烘(PEB)时，所述光酸分子作为化学催化剂将所述保护团移走，从而使得曝光区域的所述光刻胶层由原来不溶于水转变成高度溶于以水为主要成分的显影液。
在步骤7)中，请参阅图1中的S7步骤及图8至图10，对位于所述互连通孔13底部的所述光刻胶层16进行曝光显影，以去除位于所述互连通孔13底部的所述光刻胶层16。
作为示例，步骤7)包括如下步骤：
7-1)将位于所述互连通孔13底部的部分所述光刻胶层16进行曝光，以形成第一曝光区域161；所述第一曝光区域161的所述光刻胶发生光化学反应而变性为可被显影液去除，并产生光酸分子，如图8所示；所述第一曝光区域161的宽度小于位于所述互连通孔13底部的所述光刻胶层16的宽度；
7-2)对曝光后的所述光刻胶层16进行加热，使所述光酸分子扩散至位于所述互连通孔13底部的所述光刻胶层16内，以使得位于所述互连通孔13底部的所述光刻胶层16均变性为可被所述显影液去除的第二曝光区域162，如图9所示；所述第二曝光区域162的宽度与位于所述互连通孔13底部的所述光刻胶层16的宽度相同；及
7-3)对所述第二曝光区域162的所述光刻胶层16进行显影，以使用显影液去除位于所述互连通孔13底部的所述光刻胶层16，如图10所示。去除位于所述互连通孔13底部的所述光刻胶层13之后，位于所述互连通孔13底部的所述掩膜层15被暴露出来。
在步骤8)中，请参阅图1中的S8步骤及图11，依据所述光刻胶层16去除位于所述互连通孔13底部的所述掩膜层15，以暴露出至少部分位于所述互连通孔13底部的所述阻挡层14。
作为示例，采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺(ICP)、电容耦合等离子体刻蚀工艺(CCP)或反应离子刻蚀工艺(RIE)刻蚀去除位于所述互连通孔13底部的所述掩膜层15。
在步骤9)中，请参阅图1中的S9步骤及图12，去除所述光刻胶层16。
作为示例，可以采用但不仅限于干法刻蚀工艺去除所述光刻胶层16，去除所述光刻胶层16的方法为本领域技术人员所知晓，此处不再累述。
在步骤10)中，请参阅图1中的S10步骤及图13，依据所述掩膜层15去除暴露出的所述阻挡层14。
作为示例，可以采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺或反应离子刻蚀工艺刻蚀去除暴露出的所述阻挡层14。具体的，采用电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺刻蚀去除暴露出的所述阻挡层14时，刻蚀气体包括氯化硼(BCl3)、氯气(Cl2)、氩气(Ar)、三氟化氮(NF3)、四氟化碳(CF4)、三氟甲烷(CHF3)及氧气(O2)中的至少一种。
在步骤11)中，请参阅图1中的S11步骤及图14，去除所述掩膜层15。
作为示例，可以采用湿法刻蚀工艺去除所述掩膜层15，具体的，可以采用热磷酸去除所述掩膜层15。所述热磷酸的温度可以根据实际需要进行设定，但必须确保在对应温度下所述热磷酸性能稳定而不会被分解；譬如，所述热磷酸的温度可以介于155℃～165℃之间。
在步骤12)中，请参阅图1中的S12步骤及图15，于所述阻挡层14的上表面及所述互连通孔13的底部形成籽晶层17。
作为示例，可以采用物理气相沉积工艺(PVD)或化学气相沉积工艺(CVD)于所述阻挡层14的上表面及所述互连通孔13的底部形成铜籽晶层作为所述籽晶层17，所述籽晶层17的底部与所述导电层11接触连接。
在步骤13)中，请参阅图1中的S13步骤及图16，于所述籽晶,17的上表面形成金属层18。
作为示例，采用电镀工艺于所述籽晶层17的上表面形成铜层作为所述金属层18。
作为示例，所述金属层18填满所述互连通孔13，并覆盖于位于所述介质层12上的所述籽晶层17的表面。
在步骤14)中，请参阅图1中的S14步骤及图17，去除位于所述介质层12上的所述阻挡层14及所述金属层18，以得到大马士革结构19，所述大马士革结构19包括位于所述通孔131内的导电栓塞191及位于所述沟槽132内且与所述导电栓塞191接触连接的导线层192。
作为示例，所述导电栓塞191的底部与位于所述半导体衬底10内的所述导电层11接触连接。
需要说明的是，位于所述介质层12上的所述籽晶层17也被同时去除。具体的，可以采用化学机械研磨工艺(CMP)去除位于所述介质层12上的所述阻挡层14、所述籽晶层17及所述金属层18。
请结合图2至图16继续参阅图17，本发明还提供一种具有大马士革结构的半导体结构，所述具有大马士革结构的半导体结构包括：半导体衬底10，所述半导体衬底10内形成有导电层11；介质层12，所述介质层12位于所述半导体衬底10上；大马士革结构19，所述大马士革结构19位于所述介质层12内；所述大马士革结构19包括导电栓塞191及导线层192，其中，所述导电栓塞191与所述导电层11接触连接，所述导线层192位于所述导电栓塞191上，与所述导电栓塞191接触连接，且所述导线层192的宽度大于所述导电栓塞191的宽度；阻挡层14，所述阻挡层14至少位于所述大马士革结构19与所述介质层12之间。
作为示例，所述半导体衬底10可以为硅衬底、氮化镓衬底或蓝宝石衬底等等。当然，在其他示例中，所述半导体衬底10也可以缓冲任意一种内部形成有所述导电层11的材料层，譬如，介质层等等。
作为示例，所述导电层11可以为金属导电层，譬如，铜层、铝层或镍层等等，也可以为其他的导电层，譬如多晶硅层等等。
作为示例，所述介质层12的材料可以包括低k介质材料，即所述介质层12可以包括低k介质层。
作为示例，所述阻挡层14的材料可以包括钽及氮化钽中的至少一种，譬如，所述阻挡层14可以为钽层，也可以为氮化钽层，还可以钽层及氮化钽层组成的复合层。
作为示例，所述大马士革结构19包括籽晶层17及金属层18，所述籽晶层17可以包括但不仅限于铜籽晶层，所述金属层18可以包括但不仅限于铜层。
作为示例，所述具有大马士革结构的半导体结构还包括：刻蚀停止层20，所述刻蚀停止层20位于所述半导体衬底10与所述介质层12之间；所述导电栓塞191自所述介质层内12向下贯穿所述刻蚀停止层20；二氧化硅层21，所述二氧化硅层21位于所述介质层12的上表面，所述导线层192自所述介质层12向上贯穿所述二氧化硅层21；所述阻挡层14位于所述大马士革结构19与所述二氧化硅层21、所述介质层12及所述刻蚀停止层20之间。
作为示例，所述二氧化硅层21为以正硅酸乙酯为反应源沉积而形成。
作为示例，所述大马士革结构19的上表面与所述二氧化硅层21的上表面相平齐。
作为示例，所述刻蚀停止层20的材料可以包括但不仅限于氮化硅(Si3N4)。
作为示例，所述阻挡层14还位于所述大马士革结构19与所述导电层11之间，位于所述大马士革结构19与所述导电层11之间的所述阻挡层14内形成有开口141，以确保所述导电栓塞191与所述导电层11接触连接。
本发明的大马士革结构19与位于半导体衬底10中的导电层11直接接触，使得所述大马士革结构19与所述导电层11之间具有更好的连接，可以显著减小所述大马士革结构19与所述导电层11之间的接触电阻，从而降低集成电路金属导线在工作时的功耗、其他电学性能问题及其发热问题。
综上所述，本发明提供一种具有大马士革结构的半导体结构及其制备方法，所述具有大马士革结构的半导体结构的制备方法包括如下步骤：包括如下步骤：1)提供半导体衬底，所述半导体衬底内形成有导电层；2)于所述半导体衬底上形成介质层；3)于所述介质层内形成互连通孔，所述互连通孔包括通孔及沟槽，所述沟槽位于所述通孔上，与所述通孔相连通，且所述沟槽的宽度大于所述通孔的宽度；所述互连通孔暴露出所述导电层；4)于所述互连通孔的底部、侧壁及所述介质层上形成阻挡层；5)于所述阻挡层的上表面形成掩膜层；6)于所述掩膜层的上表面形成光刻胶层，位于所述互连通孔底部的所述光刻胶层的厚度大于位于所述互连通孔侧壁的所述光刻胶层的厚度；7)对位于所述互连通孔底部的所述光刻胶层进行曝光显影，以去除位于所述互连通孔底部的所述光刻胶层；8)依据所述光刻胶层去除位于所述互连通孔底部的所述掩膜层，以暴露出至少部分位于所述互连通孔底部的所述阻挡层；9)去除所述光刻胶层；10)依据所述掩膜层去除暴露出的所述阻挡层；11)去除所述掩膜层；12)于所述阻挡层的上表面及所述互连通孔的底部形成籽晶层；13)于所述籽晶层的上表面形成金属层；及14)去除位于所述介质层上的所述阻挡层及所述金属层，以得到大马士革结构，所述大马士革结构包括位于所述通孔内的导电栓塞及位于所述沟槽内且与所述导电栓塞接触连接的导线层。本发明的大马士革结构与位于半导体衬底中的导电层直接接触，使得所述大马士革结构与所述导电层之间具有更好的连接，可以显著减小所述大马士革结构与所述导电层之间的接触电阻，从而降低集成电路金属导线在工作时的功耗、其他电学性能问题及其发热问题。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (19)

1.一种具有大马士革结构的半导体结构的制备方法，其特征在于，包括如下步骤：
1)提供半导体衬底，所述半导体衬底内形成有导电层；
2)于所述半导体衬底上形成介质层；
3)于所述介质层内形成互连通孔，所述互连通孔包括通孔及沟槽，所述沟槽位于所述通孔上，与所述通孔相连通，且所述沟槽的宽度大于所述通孔的宽度；所述互连通孔暴露出所述导电层；
4)于所述互连通孔的底部、侧壁及所述介质层上形成阻挡层；
5)于所述阻挡层的上表面形成掩膜层；
6)于所述掩膜层的上表面形成光刻胶层，位于所述互连通孔底部的所述光刻胶层的厚度大于位于所述互连通孔侧壁的所述光刻胶层的厚度；
7)对位于所述互连通孔底部的所述光刻胶层进行曝光显影，以去除位于所述互连通孔底部的所述光刻胶层；
8)依据所述光刻胶层去除位于所述互连通孔底部的所述掩膜层，以暴露出至少部分位于所述互连通孔底部的所述阻挡层；
9)去除所述光刻胶层；
10)依据所述掩膜层去除暴露出的所述阻挡层；
11)去除所述掩膜层；
12)于所述阻挡层的上表面及所述互连通孔的底部形成籽晶层；
13)于所述籽晶层的上表面形成金属层；及
14)去除位于所述介质层上的所述阻挡层及所述金属层，以得到大马士革结构，所述大马士革结构包括位于所述通孔内的导电栓塞及位于所述沟槽内且与所述导电栓塞接触连接的导线层。
2.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤2)中，于所述半导体衬底上形成所述介质层之前还包括于所述半导体衬底的上表面形成刻蚀停止层的步骤，所述介质层形成于所述刻蚀停止层的上表面；于所述半导体衬底上形成所述介质层后还包括以正硅酸乙酯作为反应源于所述介质层的上表面沉积形成二氧化硅层的步骤；步骤3)中，于所述二氧化硅层层、所述介质层及所述刻蚀停止层内形成所述互连通孔，其中，所述通孔自所述介质层内向下贯穿所述刻蚀停止层，所述沟槽自所述介质层内向上贯穿所述二氧化硅层层。
3.根据权利要求2所述的具有大马士革结构的半导体结构的制备方法，其特征在于，所述刻蚀停止层的材料包括氮化硅。
4.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤4)中，采用原子层沉积工艺于所述互连通孔的底部、侧壁及所述介质层上形成所述阻挡层。
5.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤5)中，采用原子沉积工艺、化学气相沉积工艺或炉管工艺于所述阻挡层的上表面形成所述掩膜层。
6.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤8)中，采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺或反应离子刻蚀工艺刻蚀去除位于所述互连通孔底部的所述掩膜层；步骤9)中，采用干法刻蚀工艺去除所述光刻胶层；步骤10)中，采用原子层刻蚀工艺、电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺或反应离子刻蚀工艺刻蚀去除暴露出的所述阻挡层；步骤11)中，使用热磷酸去除掩膜层。
7.根据权利要求6所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤10)中，采用电感耦合等离子刻蚀工艺、电容耦合等离子体刻蚀工艺刻蚀去除暴露出的所述阻挡层时，刻蚀气体包括氯化硼、氯气、氩气、三氟化氮、四氟化碳、三氟甲烷及氧气中的至少一种。
8.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤12)中，采用物理气相沉积工艺或化学气相沉积工艺于所述阻挡层的上表面及所述互连通孔的底部形成铜籽晶层作为所述籽晶层；步骤13)中，采用电镀工艺于所述籽晶层的上表面形成铜层作为所述金属层。
9.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，所述介质层的材料包括低k材料；所述阻挡层的材料包括钽及氮化钽中的至少一种；所述掩膜层的材料包括二氧化硅、氮化硅、碳化硅或多晶硅。
10.根据权利要求1所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤6)中，所述半导体衬底于倾斜5°～10°的状态下，采用旋涂工艺于所述掩膜层的上表面形成所述光刻胶层，以确保所述光刻胶层未填满所述通孔。
11.根据权利要求10所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤6)中，将光刻胶溶于溶剂中后采用旋涂工艺旋涂于所述掩膜层的上表面以形成所述光刻胶层，所述光刻胶与所述溶剂的体积比或质量比介于1:4～3:7之间。
12.根据权利要求1至11中任一项所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤6)中，于所述掩膜层的上表面形成的所述光刻胶层包括化学放大型光刻胶层，所述化学放大型光刻胶层包括聚乙烯及光酸产生剂。
13.根据权利要求12所述的具有大马士革结构的半导体结构的制备方法，其特征在于，步骤7)包括如下步骤：
7-1)将位于所述互连通孔底部的部分所述光刻胶层进行曝光，以形成第一曝光区域；所述第一曝光区域的所述光刻胶发生光化学反应而变性为可被显影液去除，并产生光酸分子；
7-2)对曝光后的所述光刻胶层进行加热，使所述光酸分子扩散至位于所述互连通孔底部的所述光刻胶层内，以使得位于所述互连通孔底部的所述光刻胶层均变性为可被所述显影液去除的第二曝光区域；及
7-3)对所述第二曝光区域的所述光刻胶层进行显影，以去除位于所述互连通孔底部的所述光刻胶层。
14.一种具有大马士革结构的半导体结构，其特征在于，包括：
半导体衬底，所述半导体衬底内形成有导电层；
介质层，位于所述半导体衬底上；
大马士革结构，位于所述介质层内；所述大马士革结构包括导电栓塞及导线层，其中，所述导电栓塞与所述导电层接触连接，所述导线层位于所述导电栓塞上，与所述导电栓塞接触连接，且所述导线层的宽度大于所述导电栓塞的宽度；
阻挡层，至少位于所述大马士革结构与所述介质层之间。
15.根据权利要求14所述的具有大马士革结构的半导体结构，其特征在于，所述具有大马士革结构的半导体结构还包括：
刻蚀停止层，位于所述半导体衬底与所述介质层之间；所述导电栓塞自所述介质层内向下贯穿所述刻蚀停止层；
二氧化硅层，位于所述介质层的上表面，所述导线层自所述介质层内向上贯穿所述二氧化硅层；
所述阻挡层位于所述大马士革结构与所述二氧化硅层、所述介质层及所述刻蚀停止层之间。
16.根据权利要求15所述的具有大马士革结构的半导体结构，其特征在于，所述大马士革结构的上表面与所述二氧化硅层的上表面相平齐。
17.根据权利要求15所述的具有大马士革结构的半导体结构，其特征在于，所述刻蚀停止层包括氮化硅层。
18.根据权利要求14所述的具有大马士革结构的半导体结构，其特征在于，所述介质层包括低k介质层，所述阻挡层包括钽层及氮化钽层中的至少一种。
19.根据权利要求14至18中任一项所述的具有大马士革结构的半导体结构，其特征在于，所述阻挡层还位于所述大马士革结构与所述导电层之间，位于所述大马士革结构与所述导电层之间的所述阻挡层内形成有开口，以确保所述导电栓塞与所述导电层接触连接。
CN201811041883.5A 2018-09-07 2018-09-07 具有大马士革结构的半导体结构及其制备方法 Active CN110890315B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811041883.5A CN110890315B (zh) 2018-09-07 2018-09-07 具有大马士革结构的半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811041883.5A CN110890315B (zh) 2018-09-07 2018-09-07 具有大马士革结构的半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110890315A true CN110890315A (zh) 2020-03-17
CN110890315B CN110890315B (zh) 2024-07-12

Family

ID=69744368

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811041883.5A Active CN110890315B (zh) 2018-09-07 2018-09-07 具有大马士革结构的半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110890315B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法
CN113053805A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113053807A (zh) * 2021-03-17 2021-06-29 泉芯集成电路制造(济南)有限公司 通孔结构的制备方法、通孔结构和半导体器件
CN114121893A (zh) * 2021-10-25 2022-03-01 长鑫存储技术有限公司 半导体结构及其形成方法
CN115249645A (zh) * 2021-04-28 2022-10-28 长鑫存储技术有限公司 半导体结构及制备方法
CN115312454A (zh) * 2022-10-11 2022-11-08 合肥新晶集成电路有限公司 半导体结构及其形成方法
CN115954324A (zh) * 2023-03-13 2023-04-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6468898B1 (en) * 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US20030139034A1 (en) * 2002-01-22 2003-07-24 Yu-Shen Yuang Dual damascene structure and method of making same
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
US20050191855A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
CN102479747A (zh) * 2010-11-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
CN102569176A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 制备双大马士革结构的方法
CN208706618U (zh) * 2018-09-07 2019-04-05 长鑫存储技术有限公司 具有大马士革结构的半导体结构

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017817A (en) * 1999-05-10 2000-01-25 United Microelectronics Corp. Method of fabricating dual damascene
US6468898B1 (en) * 1999-09-29 2002-10-22 Nec Corporation Method of manufacturing semiconductor device
US6211061B1 (en) * 1999-10-29 2001-04-03 Taiwan Semiconductor Manufactuirng Company Dual damascene process for carbon-based low-K materials
US6380084B1 (en) * 2000-10-02 2002-04-30 Chartered Semiconductor Manufacturing Inc. Method to form high performance copper damascene interconnects by de-coupling via and metal line filling
CN1493087A (zh) * 2000-12-26 2004-04-28 ����Τ�����ʹ�˾ 消去光刻胶与osg之间的反应的方法
US6663787B1 (en) * 2001-02-06 2003-12-16 Advanced Micro Devices, Inc. Use of ta/tan for preventing copper contamination of low-k dielectric layers
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US20030139034A1 (en) * 2002-01-22 2003-07-24 Yu-Shen Yuang Dual damascene structure and method of making same
US20050191855A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming barrier layer with reduced resistivity and improved reliability in copper damascene process
CN102082114A (zh) * 2009-12-01 2011-06-01 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
CN102479747A (zh) * 2010-11-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 双大马士革结构的形成方法
CN102569176A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 制备双大马士革结构的方法
CN208706618U (zh) * 2018-09-07 2019-04-05 长鑫存储技术有限公司 具有大马士革结构的半导体结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151443A (zh) * 2020-09-25 2020-12-29 长江存储科技有限责任公司 一种半导体器件的制造方法
CN113053805A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113053805B (zh) * 2021-03-11 2022-06-10 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113053807A (zh) * 2021-03-17 2021-06-29 泉芯集成电路制造(济南)有限公司 通孔结构的制备方法、通孔结构和半导体器件
CN115249645A (zh) * 2021-04-28 2022-10-28 长鑫存储技术有限公司 半导体结构及制备方法
CN114121893A (zh) * 2021-10-25 2022-03-01 长鑫存储技术有限公司 半导体结构及其形成方法
CN115312454A (zh) * 2022-10-11 2022-11-08 合肥新晶集成电路有限公司 半导体结构及其形成方法
CN115954324A (zh) * 2023-03-13 2023-04-11 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Also Published As

Publication number Publication date
CN110890315B (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
CN110890315B (zh) 具有大马士革结构的半导体结构及其制备方法
CN107731739B (zh) 半导体结构的形成方法
KR101027172B1 (ko) 인터커넥트 컨택트의 건식 에치백
US20020182874A1 (en) Method for forming hybrid low-k film stack to avoid thermal stress effect
US10332787B2 (en) Formation method of interconnection structure of semiconductor device
CN107993925B (zh) 一种自对准四重图形技术
KR20080109849A (ko) 낮은 ｋ 이중 다마신 집적회로들의 형성에 사용할 수 있는 유기 ｂａｒｃ 식각 프로세스
JP7027432B2 (ja) 相互接続構造及びその形成方法
JP2012235124A (ja) 半導体装置の製造方法
CN208706618U (zh) 具有大马士革结构的半导体结构
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
CN106952863B (zh) 半导体器件的形成方法
KR20060126061A (ko) 반도체 소자의 비아홀 형성 방법
CN104851835B (zh) 金属互连结构及其形成方法
US6524962B2 (en) Method for forming dual-damascene interconnect structure
JP2001007202A (ja) 半導体装置の製造方法
US20200091055A1 (en) Interconnect structure with low resistivity and method for forming the same
CN113782486B (zh) 半导体结构及其形成方法
CN112786525B (zh) 半导体器件及其形成方法
JP2005005697A (ja) 半導体装置の製造方法
JP2004363447A (ja) 半導体装置およびその製造方法
CN104022071B (zh) 互连结构的形成方法
US9018097B2 (en) Semiconductor device processing with reduced wiring puddle formation
CN102044471B (zh) 互连结构及其形成方法
CN113539941A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant