CN115249645A - 半导体结构及制备方法 - Google Patents

半导体结构及制备方法 Download PDF

Info

Publication number
CN115249645A
CN115249645A CN202110469145.6A CN202110469145A CN115249645A CN 115249645 A CN115249645 A CN 115249645A CN 202110469145 A CN202110469145 A CN 202110469145A CN 115249645 A CN115249645 A CN 115249645A
Authority
CN
China
Prior art keywords
dielectric layer
contact
layer
contact hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110469145.6A
Other languages
English (en)
Inventor
李宗翰
黄信斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110469145.6A priority Critical patent/CN115249645A/zh
Priority to PCT/CN2021/120540 priority patent/WO2022227390A1/zh
Priority to EP21938854.3A priority patent/EP4307356A1/en
Priority to US17/650,966 priority patent/US20220352013A1/en
Publication of CN115249645A publication Critical patent/CN115249645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构及制备方法，半导体结构的制备方法包括：形成叠层结构，所述叠层结构包括由下至上依次交替层叠的第一电介质层及第二电介质层；形成接触孔，所述接触孔至少沿厚度方向贯穿所述叠层结构；所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度；于所述接触孔内形成接触结构，所述接触结构填满所述接触孔。相互间隔层叠的第一电介质层和第二电介质层形成三明治夹心结构，并设置接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度，相较于传统技术获得的通孔内金属填充结构，本申请中的接触结构具有更强的粘合力，提高晶圆可靠性和寿命。

Description

半导体结构及制备方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种半导体结构及制备方法。
背景技术
随着半导体存储技术的快速发展，市场对半导体存储产品的存储能力提出了更高的要求。对于动态随机存储器(Dynamic Random Access Memory，简称：DRAM)来说，在后道工序(Back end of line，BEOL)制程中，经由通孔和金属填充结构将多层金属层电连接，以完成晶圆的制备。
然而，传统制备的金属间介质(Inter-Metal Dielectric，IMD)仅有一层氧化硅膜层，通孔中填满金属填充结构以将位于氧化硅膜层上表面及下表面的金属层电连接。完成晶圆后进行可靠性测试时，如无偏压-高加速老化测试(Unbiased High AcceleratedStress Test，UHAST)在高温和高湿度环境条件下，单独一层氧化硅膜层会引起位于通孔内的金属填充结构粘合力变差，导致金属填充结构脱落，制备的晶圆老化现象严重，无法通过可靠性测试。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体结构及制备方法，解决金属间介质内的金属填充结构粘合力变差的问题，提高晶圆寿命。
为解决上述技术问题，本申请的第一方面提出一种半导体结构的制备方法，包括：
形成叠层结构，所述叠层结构包括由下至上依次交替层叠的第一电介质层及第二电介质层；
形成接触孔，所述接触孔至少沿厚度方向贯穿所述叠层结构；所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度；
于所述接触孔内形成接触结构，所述接触结构填满所述接触孔。
在其中一个实施例中，所述形成接触孔，包括：
于所述叠层结构内形成初始接触孔；
基于所述初始接触孔对暴露出的所述第二电介质层进行横向刻蚀，以于所述初始接触孔位于所述第二电介质层部分的对应区域形成凹槽，使得所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度。
在其中一个实施例中，采用湿法刻蚀工艺对对暴露出的所述第二电介质层进行横向刻蚀。
在其中一个实施例中，所述第二电介质层与所述第一电介质层的刻蚀选择比大于1。
在其中一个实施例中，所述于所述接触孔内形成接触结构包括：
于所述接触孔内及所述叠层结构的上表面形成接触材料层；
去除位于所述叠层结构上表面的所述接触材料层，保留于所述接触孔内的所述接触材料层即为所述接触结构。
在其中一个实施例中，采用干法刻蚀工艺或化学机械研磨工艺去除位于所述叠层结构上表面的所述接触材料层。
在其中一个实施例中，所述第一电介质层包括氮化硅层，所述第二电介质层包括氧化硅层。
在其中一个实施例中，所述叠层结构包括多层依次交替层叠的所述第一电介质层及所述第二电介质层，所述叠层结构的底层及顶层均为所述第一电介质层。
在其中一个实施例中，所述形成叠层结构之前还包括：形成第一金属层；所述叠层结构形成于所述第一金属层的上表面；所述形成接触结构之后还包括：于所述叠层结构上形成第二金属层，所述第二金属层与所述接触结构的顶部相接触，所述第一金属层与所述接触结构的底部相接触，所述第二金属层通过所述接触结构与所述第一金属层互连。
在其中一个实施例中，所述于所述叠层结构上形成第二金属层包括：
于所述叠层结构上及所述接触结构的上表面形成金属材料层；
对所述金属材料层进行图形化处理，以得到所述第二金属层。
本申请的第二方面提出一种半导体结构，包括：
叠层结构，所述叠层结构包括由下至上依次交替叠置的第一电介质层及第二电介质层；
接触孔，所述接触孔至少沿厚度方向贯穿所述叠层结构；所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度；
接触结构，所述接触结构填满所述接触孔。
在其中一个实施例中，所述第二电介质层与所述第一电介质层的材料不同。
在其中一个实施例中，所述叠层结构包括多层依次交替层叠的所述第一电介质层及所述第二电介质层，所述叠层结构的底层及顶层均为所述第一电介质层。
在其中一个实施例中，所述第一电介质层包括氮化硅层，所述第二电介质层包括氧化硅层。
在其中一个实施例中，所述接触结构位于所述第一电介质层内的部分的纵截面形状为倒梯形，所述接触结构位于所述第二电介质层内的部分的纵截面形状在与第二电介质层的接触边为弧形。
于上述实施例提供的半导体结构及制备方法中，形成包括由下至上依次交替层叠的第一电介质层及第二电介质层的叠层结构；形成接触孔，接触孔至少沿厚度方向贯穿叠层结构；接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度；于接触孔内形成接触结构，接触结构填满接触孔。相互间隔层叠的第一电介质层和第二电介质层形成三明治夹心结构，并设置接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度，相较于传统技术获得的通孔内的金属填充结构，本申请中的接触结构具有更强的粘合力，提高晶圆可靠性和寿命。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请一实施例中提供的半导体结构的制备方法的流程示意图；
图2为本申请一实施例中提供的形成第一金属层、叠层结构的局部截面示意图；
图3为本申请一实施例中提供的于叠层结构内形成初始接触孔的局部截面示意图；
图4为本申请一实施例中提供的形成接触孔的局部截面示意图；
图5为本申请一实施例中提供的形成接触材料层的局部截面示意图；
图6为本申请一实施例中提供的形成接触结构的局部截面示意图；
图7为本申请一实施例中提供的形成金属材料层的局部截面示意图；
图8为本申请一实施例中提供的形成第二金属层的局部截面示意图；
图9为本申请另一实施例中提供的形成接触孔的局部截面示意图；
图10为本申请一实施例中提供的形成半导体结构的局部截面示意图。
附图标记说明：10-叠层结构，11-第一电介质层，12-第二电介质层，15-第一金属层；
13-接触孔，130-初始接触孔，131-凹槽；
14-接触结构，140-接触材料层；
16-第二金属层，160-金属材料层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
在本申请的一个实施例中，如图1所示，提供了一种半导体结构的制备方法，包括如下步骤：
步骤S10：形成叠层结构10，所叠层结构10包括由下至上依次交替层叠的第一电介质层11及第二电介质层12；
步骤S20：形成接触孔13，接触孔至少沿厚度方向贯穿叠层结构10；接触孔13位于第二电介质层12内部分的宽度大于接触孔13位于相邻的第一电介质层11内部分的宽度；
步骤S30：于接触孔13内形成接触结构14，接触结构14填满接触孔13。
于上述实施例提供的半导体结构的制备方法中，形成包括由下至上依次交替层叠的第一电介质层及第二电介质层的叠层结构；形成接触孔，接触孔至少沿叠层结构的厚度方向贯穿叠层结构；接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度；于接触孔内形成接触结构，接触结构填满接触孔。相互间隔层叠的第一电介质层和第二电介质层形成两层以上的多层结构，并设置接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度，相较于传统技术获得的通孔内金属填充结构，本申请中的接触结构具有更强的粘合力，提高DRAM晶圆的可靠性和寿命。
在一个实施例中，如图2所示，步骤S10：形成叠层结构10之前还包括：形成第一金属层15，于第一金属层15的上表面形成叠层结构10，叠层结构10形成于第一金属层15的上表面。作为示例，第一金属层15的材料包括但不仅限于钨、铜或铝中一种或其任意组合的合金材料。步骤S10提供的叠层结构10为三明治夹心结构，第二电介质层12位于相邻的第一电介质层11之间，即为三层结构：第一电介质层11、第二电介质层12及第一电介质层11。除了图2给出的叠层结构，叠层结构10还包括多层依次交替层叠的第一电介质层11及第二电介质层12，叠层结构10的底层及顶层均为第一电介质层11，请参考图9所示的叠层结构10包括：第一电介质层11、第二电介质层12、第一电介质层11、第二电介质层12及第一电介质层11，共5层。当然，所示出的叠层结构并不仅限于此，还可以为7层或9层等等，可根据晶圆制备的实际需求调整叠层结构的层数和接触结构。
在一个实施例中，第一电介质层11的硬度与第二电介质层12的硬度不同，第一电介质层11的密度与第二电介质层12的密度不同，以便于后续形成稳定性好、粘合力较强的接触结构。具体地，第一电介质层11包括氮化硅层，第二电介质层12包括氧化硅层。第一电介质层11的硬度可以大于第二电介质层12，在形成接触结构之后，接触结构两端容易产生较大应力，采用硬度较大的材质作为第一电介质层11能够避免接触结构两端的介质层形变，从而提高接触结构的稳定性。
作为示例，接触结构14位于第一电介质层11内的部分的纵截面形状为倒梯形，接触结构14位于第二电介质层12内的部分的纵截面形状在与第二电介质层12的接触边为弧形。
在一个实施例中，步骤S20：形成接触孔13，包括如下步骤：
步骤S21：于叠层结构10内形成初始接触孔130，如图3所示；
步骤S22：基于初始接触孔130对暴露出的第二电介质层12进行横向刻蚀，以于初始接触孔130位于第二电介质层12部分的对应区域形成凹槽131，使得接触孔13位于第二电介质层12内部分的宽度大于接触孔13位于相邻的第一电介质层11内部分的宽度，如图4所示。
具体地，步骤S22中对暴露出的第二电介质层12进行横向刻蚀，可采用高选择比的湿法刻蚀工艺完成，其中，第二电介质层12与第一电介质层的刻蚀选择比大于1，以确保刻蚀第二电介质层12形成凹槽的同时，刻蚀溶液不会影响第一电介质层11。
作为示例，形成的初始接触孔130的纵截面形状呈倒梯形，初始接触孔130的侧壁相较于垂直于叠层结构10上表面的方向倾斜的角度为5°～10°，具体地，倾斜角度为5°、6°、7°、8°、9°或10°等等。接触孔13位于第二电介质层12内部分的宽度记为w2，接触孔13位于相邻的第一电介质层11内部分的宽度记为w1，w2>w1。在初始接触孔130位于第二电介质层12部分的对应区域形成的凹槽131，类似于卡口，以将形成的接触结构固定在叠层结构10内，增大粘合力，极大避免接触结构脱离的问题。
在一个实施例中，步骤S30：于接触孔13内形成接触结构14，包括如下步骤：
步骤S31：于接触孔13内及叠层结构10的上表面形成接触材料层140，如图5所示；
步骤S32：去除位于叠层结构10上表面的接触材料层140，保留于接触孔13内的接触材料层140即为接触结构14，如图6所示。
具体地，采用干法刻蚀工艺或化学机械研磨工艺去除位于叠层结构10上表面的接触材料层140，保留的接触材料层140即为接触结构14的上表面与位于顶层的第一电介质层10的上表面齐平。
作为示例，接触材料层140的材料可以包括但不仅限于钨、铜或铝中一种或其任意组合的合金材料。
在一个实施例中，步骤S30：形成接触结构14之后还包括：步骤S40：于叠层结构10上形成第二金属层16，第二金属层16与接触结构14的顶部相接触，第一金属层15与接触结构14的底部相接触，第二金属层16通过接触结构14与第一金属层15互连。
作为示例，第二金属层16的材料包括但不仅限于钨、铜或铝中一种或其任意组合的合金材料。
在一个实施例中，步骤S40：于叠层结构10上形成第二金属层16，包括如下步骤：
步骤S41：于叠层结构10上及接触结构14的上表面形成金属材料层160，如图7所示；
步骤S42：对金属材料层160进行图形化处理，以得到第二金属层16，如图8所示。
除上述实施例外，如图9和10所示，还可以形成第一电介质层11、第二电介质层12、第一电介质层11、第二电介质层12及第一电介质层11的叠层结构10，其中，共有两层第二电介质层12，接触孔13内具有多个凹槽。基于前文形成接触结构14和形成第二金属层16的步骤，于接触孔13内形成接触结构14，并于叠层结构10上形成第二金属层16。
在本申请的一个实施例中，请继续参考图8和图10，还提出一种半导体结构，包括：
叠层结构10，叠层结构10包括由下至上依次交替叠置的第一电介质层11及第二电介质层12；
接触孔13，接触孔13至少沿厚度方向贯穿叠层结构10；接触孔13位于第二电介质层12内部分的宽度大于接触孔13位于相邻的第一电介质层11内部分的宽度；
接触结构14，接触结构14填满接触孔13。
在一个实施例中，第二电介质层12与第一电介质层11的材料不同，具体地，第一电介质层11的硬度与第二电介质层12的硬度不同，第一电介质层11的密度与第二电介质层12的密度不同，以便于后续形成稳定性好、粘合力较强的接触结构。第一电介质层11包括氮化硅层，第二电介质层12包括氧化硅层。
在一个实施例中，叠层结构10包括多层依次交替层叠的第一电介质层11及第二电介质层12，叠层结构10的底层及顶层均为第一电介质层11。
在一个实施例中，接触结构14位于第一电介质层11内的部分的纵截面形状为倒梯形，接触结构14位于第二电介质层12内的部分的纵截面形状在与第二电介质层12的接触边为弧形。
于上述实施例提供的半导体结构中，叠层结构包括由下至上依次交替叠置的第一电介质层及第二电介质层；接触孔至少沿厚度方向贯穿叠层结构；接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度；接触结构，接触结构填满接触孔。相互间隔层叠的第一电介质层和第二电介质层形成三明治夹心结构，并设置接触孔位于第二电介质层内部分的宽度大于接触孔位于相邻的第一电介质层内部分的宽度，相较于传统技术获得的通孔内的金属填充结构，本申请中的接触结构具有更强的粘合力，提高晶圆的可靠性和寿命。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括：
形成叠层结构，所述叠层结构包括由下至上依次交替层叠的第一电介质层及第二电介质层；
形成接触孔，所述接触孔至少沿厚度方向贯穿所述叠层结构；所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度；
于所述接触孔内形成接触结构，所述接触结构填满所述接触孔。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述形成接触孔，包括：
于所述叠层结构内形成初始接触孔；
基于所述初始接触孔对暴露出的所述第二电介质层进行横向刻蚀，以于所述初始接触孔位于所述第二电介质层部分的对应区域形成凹槽，使得所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，采用湿法刻蚀工艺对对暴露出的所述第二电介质层进行横向刻蚀。
4.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述第二电介质层与所述第一电介质层的刻蚀选择比大于1。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述接触孔内形成接触结构包括：
于所述接触孔内及所述叠层结构的上表面形成接触材料层；
去除位于所述叠层结构上表面的所述接触材料层，保留于所述接触孔内的所述接触材料层即为所述接触结构。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，采用干法刻蚀工艺或化学机械研磨工艺去除位于所述叠层结构上表面的所述接触材料层。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一电介质层包括氮化硅层，所述第二电介质层包括氧化硅层。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述叠层结构包括多层依次交替层叠的所述第一电介质层及所述第二电介质层，所述叠层结构的底层及顶层均为所述第一电介质层。
9.根据权利要求1至8中任一项所述的半导体结构的制备方法，其特征在于，所述形成叠层结构之前还包括：形成第一金属层；所述叠层结构形成于所述第一金属层的上表面；所述形成接触结构之后还包括：于所述叠层结构上形成第二金属层，所述第二金属层与所述接触结构的顶部相接触，所述第一金属层与所述接触结构的底部相接触，所述第二金属层通过所述接触结构与所述第一金属层互连。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述于所述叠层结构上形成第二金属层包括：
于所述叠层结构上及所述接触结构的上表面形成金属材料层；
对所述金属材料层进行图形化处理，以得到所述第二金属层。
11.一种半导体结构，其特征在于，包括：
叠层结构，所述叠层结构包括由下至上依次交替叠置的第一电介质层及第二电介质层；
接触孔，所述接触孔至少沿厚度方向贯穿所述叠层结构；所述接触孔位于所述第二电介质层内部分的宽度大于所述接触孔位于相邻的所述第一电介质层内部分的宽度；
接触结构，所述接触结构填满所述接触孔。
12.根据权利要求11所述的半导体结构，其特征在于，所述第二电介质层与所述第一电介质层的材料不同。
13.根据权利要求11所述的半导体结构，其特征在于，所述叠层结构包括多层依次交替层叠的所述第一电介质层及所述第二电介质层，所述叠层结构的底层及顶层均为所述第一电介质层。
14.根据权利要求11所述的半导体结构，其特征在于，所述第一电介质层包括氮化硅层，所述第二电介质层包括氧化硅层。
15.根据权利要求11至14中任一项所述的半导体结构，其特征在于，所述接触结构位于所述第一电介质层内的部分的纵截面形状为倒梯形，所述接触结构位于所述第二电介质层内的部分的纵截面形状在与第二电介质层的接触边为弧形。
CN202110469145.6A 2021-04-28 2021-04-28 半导体结构及制备方法 Pending CN115249645A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110469145.6A CN115249645A (zh) 2021-04-28 2021-04-28 半导体结构及制备方法
PCT/CN2021/120540 WO2022227390A1 (zh) 2021-04-28 2021-09-26 半导体结构及制备方法
EP21938854.3A EP4307356A1 (en) 2021-04-28 2021-09-26 Semiconductor structure and preparation method
US17/650,966 US20220352013A1 (en) 2021-04-28 2022-02-14 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110469145.6A CN115249645A (zh) 2021-04-28 2021-04-28 半导体结构及制备方法

Publications (1)

Publication Number Publication Date
CN115249645A true CN115249645A (zh) 2022-10-28

Family

ID=83695972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110469145.6A Pending CN115249645A (zh) 2021-04-28 2021-04-28 半导体结构及制备方法

Country Status (2)

Country Link
CN (1) CN115249645A (zh)
WO (1) WO2022227390A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
CN105226047B (zh) * 2014-06-04 2017-12-19 无锡华润上华科技有限公司 半导体器件及其制作方法
US9711454B2 (en) * 2015-08-29 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Through via structure for step coverage improvement
KR20200030793A (ko) * 2018-09-13 2020-03-23 삼성전자주식회사 반도체 장치
CN109411442A (zh) * 2018-10-29 2019-03-01 京东方科技集团股份有限公司 一种金属导线复合层及其制备方法、以及半导体器件

Also Published As

Publication number Publication date
WO2022227390A1 (zh) 2022-11-03

Similar Documents

Publication Publication Date Title
JP6743149B2 (ja) 導電性バリアのダイレクトハイブリッドボンディング
JP4922193B2 (ja) 自己整合ウェハまたはチップ構造、自己整合積層構造およびそれを製造する方法
TWI752285B (zh) 積體電路及製造半導體裝置的方法
CN109390305B (zh) 一种键合晶圆及其制备方法
US7419906B2 (en) Method for manufacturing a through conductor
US7420278B2 (en) Semiconductor device
CN111029327B (zh) 一种半导体结构和制作方法
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
WO2012107971A1 (ja) 半導体装置及びその製造方法
US9338887B2 (en) Core substrate, manufacturing method thereof, and structure for metal via
JP2009027068A (ja) 半導体装置
US6921976B2 (en) Semiconductor device including an island-like dielectric member embedded in a conductive pattern
US20120282750A1 (en) Semiconductor device having capacitors fixed to support patterns and method for manufacturing the same
CN113838823A (zh) 晶片键合结构及其制作方法
CN110223922B (zh) 一种晶圆结构及其制造方法、芯片结构
CN102376632B (zh) 形成半导体器件结构的方法
CN115249645A (zh) 半导体结构及制备方法
US7781334B2 (en) Method of manufacturing a semiconductor device with through-chip vias
TWI772335B (zh) 半導體裝置及其製造方法
JP6473897B2 (ja) 半導体デバイスの製造方法
EP4307356A1 (en) Semiconductor structure and preparation method
JP2019047043A (ja) 積層型半導体素子および半導体素子基板、ならびにこれらの製造方法
US11842979B2 (en) Semiconductor device and method of manufacturing the same
US20110284936A1 (en) Semiconductor device and method of fabricating the same
CN115938926B (zh) 半导体结构的制备方法及半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination