CN105226047B - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN105226047B CN105226047B CN201410245009.9A CN201410245009A CN105226047B CN 105226047 B CN105226047 B CN 105226047B CN 201410245009 A CN201410245009 A CN 201410245009A CN 105226047 B CN105226047 B CN 105226047B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- groove
- semiconductor devices
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开一种半导体器件及其制作方法。所述方法包括:a)提供半导体衬底,该半导体衬底上形成有布线金属层,布线金属层上形成有介电层,介电层包括依次形成的第一介电层、第二介电层和第三介电层,其中第二介电层的材料不同于第一介电层和第三介电层;b)依次对第三介电层、第二介电层和第一介电层进行图案化,以形成第一凹槽;c)采用湿法刻蚀从第一凹槽向两侧对第二介电层进行刻蚀,以在第一介电层和第三介电层之间形成横向槽,并使第一凹槽暴露布线金属层;以及d)在布线金属层以及第三介电层上形成反射层,且布线金属层上的反射层与第三介电层上的反射层断开。该方法能够使焊垫上的反射层与焊垫外的反射层断开。
Description
技术领域
本发明涉及半导体技术领域,具体地,涉及一种半导体器件及其制作方法。
背景技术
在半导体器件的某些特殊应用需求,半导体器件的顶层一般设置有反射层,例如LED的反射面。反射层一般为具有高反射率的金属材料,例如Ag、Al。一般来说,在形成反射层时,反射层会形成在整个半导体器件表面。然而,当半导体器件的表面具有布线金属层时,反射层也不可避免地形成在布线金属层上,这样会导致反射层将布线金属层电连接。因此,一般需要将布线金属层上的反射层(对应于焊垫上的反射层)与反射层的其他部分(对应于焊垫外的反射层)断开。然而,对于一些重金属材料(例如Ag)而言,不适合用传统的光刻和刻蚀的方法进行图形转移。
因此,有必要提出一种半导体器件及其制作方法,以解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的问题,根据本发明的一个方面,提供一种半导体器件的制作方法。所述方法包括:a)提供半导体衬底,所述半导体衬底上形成有布线金属层,所述布线金属层上形成有介电层,所述介电层包括依次形成的第一介电层、第二介电层和第三介电层,其中所述第二介电层的材料不同于所述第一介电层和所述第三介电层;b)依次对所述第三介电层、所述第二介电层和所述第一介电层进行图案化,以形成第一凹槽;c)采用湿法刻蚀从所述第一凹槽向两侧对所述第二介电层进行刻蚀,以在所述第一介电层和所述第三介电层之间形成横向槽,并使所述第一凹槽暴露所述布线金属层;以及d)在所述布线金属层以及所述第三介电层上形成反射层,且所述布线金属层上的反射层与所述第三介电层上的反射层断开。
优选地,所述a)步骤中,所述介电层的形成方法包括:在所述布线金属层上形成所述第一介电层;对所述第一介电层进行图案化,以形成暴露所述布线金属层的第二凹槽,其中所述第二凹槽位于所述第一凹槽的周围;在所述第二凹槽内和所述第一介电层上形成所述第二介电层;以及在所述第二介电层上形成所述第三介电层。
优选地,所述湿法刻蚀还包括去除所述第二凹槽内的所述第二介电层的至少一部分。
优选地,所述方法在形成所述第二凹槽后且形成所述第二介电层之前,还包括在所述第二凹槽内和所述第一介电层上形成刻蚀停止层。
优选地,所述第一介电层和所述第三介电层的材料为正硅酸乙酯,所述第二介电层的材料为硼磷硅玻璃。
优选地,所述湿法刻蚀的刻蚀剂为氢氟酸。
优选地,在所述b)步骤中,所述第一凹槽内剩余预定厚度的所述第一介电层。
优选地,在所述第三介电层和所述反射层之间形成有钝化层。
优选地,所述反射层的材料为Ag。
根据本发明的另一个方面,提供一种半导体器件。所述半导体器件采用上述任一种方法制备。
根据本发明的半导体器件的制作方法在第一介电层和第三介电层之间形成横向槽,从而能够使得布线金属层上的反射层(对应于焊垫上的反射层)与第三介电层上的反射层(对应于焊垫外的反射层)断开。且该方法不需要金属层次版定义,简化工艺,提高特殊产品性能。
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
以下结合附图,详细说明本发明的优点和特征。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1是根据本发明的一个实施例的半导体器件的制作方法的流程图;
图2A-2G是根据图1所示的流程图制作半导体器件的过程中获得的半导体器件的结构示意图;
图3是根据本发明的另一个实施例的半导体器件的制作方法的流程图;以及
图4A-4J是根据图3所示的流程图制作半导体器件的过程中获得的半导体器件的结构示意图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其他元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
根据本发明的一个方面,提供一种半导体器件的制作方法。图1中示出了根据本发明的一个实施例的一种半导体器件的制作方法的流程图,图2A-2G示出了根据图1中所示的方法制作半导体器件的过程中形成的半导体器件的剖视图,下面将结合图1和图2A-2G详细描述本方法。
步骤S110:提供半导体衬底210,半导体衬底210上形成有布线金属层220,布线金属层220上形成有介电层,介电层包括依次形成的第一介电层231、第二介电层232和第三介电层233,其中第二介电层232的材料不同于第一介电层231和第三介电层233。
如图2A所示,提供半导体衬底210。该半导体衬底210可以是硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)中的至少一种。半导体衬底210中可以形成有用于隔离有源区的浅沟槽隔离(STI)等,浅沟槽隔离可以由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或其他现有的低介电材料形成。当然,半导体衬底210中还可以形成有掺杂阱(未示出)等等。为了图示简洁,在这里仅用方框示意出来。
半导体衬底210上形成有布线金属层220。如图2B所示,在半导体衬底210上形成布线金属层220。布线金属层220可以通过现有的光刻和刻蚀技术形成在半导体衬底210之上的、具有金属互连图案的金属层。布线金属层220的材料可以是Cu、Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti和Sn中的一种或多种。此外,布线金属层220可以为一层或多层结构。为了简洁,这里也同样仅用方框示意出来。
如图2C所示,在布线金属层220上形成介电层。介电层包括依次形成的第一介电层231、第二介电层232和第三介电层233。其中第二介电层232的材料不同于第一介电层231和第三介电层233。作为示例,在根据本发明的一个实施例中,第一介电层231和第三介电层233的材料可以相同,例如,第一介电层231和第三介电层233可以均为正硅酸乙酯,而第二介电层232的材料可以为硼磷硅玻璃。当用特定的刻蚀剂,例如氢氟酸对介电层进行刻蚀时,由于特定的刻蚀剂对上述两种材料的刻蚀速率不同,例如可以对第二介电层232刻蚀较多,而对第一介电层231和第三介电层233刻蚀很少或基本不刻蚀,因此在第二介电层232中可以形成下文将要提到的横向槽260(图2F)。
第一介电层231、第二介电层232以及第三介电层233的厚度可以根据实际情况确定。作为示例,在根据本发明的一个实施例中,第一介电层的231厚度可以为(千埃),第二介电层232的厚度可以为第三介电层233的厚度可以为当然,本发明无欲对介电层的厚度进行限制,其可以根据实际情况合理地选择。
一般来说,在半导体器件中,为提高半导体器件性能的稳定性和可靠性,通常需要在半导体器件的表面形成一层钝化层。因此,在根据本发明的一个优选实施例中,如图2D所示,在第三介电层233的表面上可以形成一层钝化层240。钝化层240的材料例如可以为氮化硅、氧化硅、氧化铝、半绝缘多晶硅等。钝化层240可以通过物理气相沉积、化学气相沉积及其他任何合适的工艺形成。类似地,钝化层240的厚度也可以根据实际情况进行合理地选择。在根据本发明的一个实施例中,钝化层240的厚度可以为钝化层240能够将半导体器件与周围环境气氛隔离开来,以增强半导体器件对外来离子沾污的阻挡能力,控制和稳定半导体器件表面的特征,保护半导体器件内部的互连以及防止半导体器件受到机械和化学损伤。
步骤S120:依次对第三介电层233、第二介电层232和第一介电层231进行图案化,以形成第一凹槽250。
如图2E所示,依次对第三介电层233、第二介电层232和第一介电层231进行图案化,以形成第一凹槽250。该第一凹槽250与布线金属层220的焊垫对准,以便将形成在下面的电路引出。需要说明的是,当第三介电层233上形成有钝化层240时,在对第三介电层233、第二介电层232和第一介电层231进行刻蚀时,需要首先对钝化层240进行刻蚀。图案化可以采用本领域常用的光刻和刻蚀的方法。这里不进行详细说明。
在该步骤中,刻蚀出第一凹槽250的目的是为了能够进行接下来在步骤S130中将要提到的湿法刻蚀。为了防止湿法刻蚀中刻蚀剂对第一介电层231下面的布线金属层220产生影响,优选地,可以在该步骤中形成第一凹槽250时,可以在第一凹槽250的底部剩余预定厚度的第一介电层231,如图2E所示。该预定厚度可以根据实际情况进行选择。具体地,该预定厚度既要在随后的湿法刻蚀过程中能够保护布线金属层220不被损坏,又要保证在随后的湿法刻蚀过程中,能够将位于第一凹槽250内的该预定厚度的第一介电层231一并去除。
步骤S130:采用湿法刻蚀从第一凹槽250向两侧对所述第二介电层232进行刻蚀,以在第一介电层231和第三介电层233之间形成横向槽260,并使第一凹槽250暴露布线金属层220。
如图2F所示,采用湿法刻蚀从第一凹槽250向两侧对第二介电层232进行刻蚀。由于第二介电层232的材料与第一介电层231和第三介电层233均不同,因此可以选择一种对第二介电层232的刻蚀速率较大而对第一介电层231和第三介电层233的刻蚀速率较小或几乎为零的刻蚀剂进行刻蚀。需要说明的是,当在步骤S120中形成的凹槽250内仍然保留有一部分第一介电层231时,湿法刻蚀的刻蚀剂优选的为对第一介电层231具有较小刻蚀速率的刻蚀剂,以使位于凹槽250内的第一介电层231能够在该湿法刻蚀过程中被一并刻蚀掉,露出布线金属层220。例如,在根据本发明的一个实施例中,第一介电层231和第三介电层233的材料可以为上文中提到的正硅酸乙酯,第二介电层232的材料可以为上文中提到的硼磷硅玻璃。湿法刻蚀的刻蚀剂可以为例如氢氟酸。由于第二介电层232的刻蚀速率快,而第一介电层231和第三介电层233刻蚀速率很慢或几乎不刻蚀,因此可以在第一介电层231和第三介电层233之间形成横向槽260。
步骤S140:在布线金属层220以及第三介电层233上形成反射层270,且布线金属层220上的反射层270与第三介电层上的反射层270断开。
如图2G所示,在布线金属层220以及第三介电层233上形成反射层270。需要说明的是,在第三介电层233上形成有钝化层240的情况下,反射层270形成在钝化层240上,即反射层270形成在第三介电层233上,但反射层270和第三介电层233之间形成有居间的钝化层240。反射层270可以为具有较高反射率的金属,例如金属Ag、Al等。反射层270的形成方法可以为物理气相沉积等任何合适的工艺,例如溅射。由于横向槽260的存在,布线金属层220上的反射层270与第三介电层233上的反射层270将在横向槽260处断开。这样,可以使得第一凹槽250中的形成在布线金属层220上反射层270(对应于焊垫上的反射层270)与第三介电层233上的反射层270(对应于焊垫外的反射层270)断开。
在根据本发明的一个优选实施例中,如图4A-4J所示,可以在第一介电层431内的靠近第一凹槽450的位置形成第二凹槽480(图4J),该第二凹槽480能够进一步确保布线金属层420上的反射层470与第三介电层433上的反射层470在横向槽460处断开。下面将结合图3所示的流程图以及图4A-4J所示的半导体器件结构的剖视图详细说明该优选实施例。
步骤S310:提供半导体衬底410,该半导体衬底410上形成有布线金属层420。
如图4A所示,提供半导体衬底410。该半导体衬底410上形成有布线金属层420。半导体衬底410和布线金属层420的结构和材料种类可以与如图2A-2G中的半导体衬底210以及布线金属层220相似,为了简洁,不再赘述。
步骤S320:在布线金属层420上形成第一介电层431。
如图4B所示,在布线金属层420上形成第一介电层431。
第一介电层431的材料同样的可以为正硅酸乙酯,厚度可以为沉积方式与上文中第一介电层231的沉积方式相同。
步骤S330:对第一介电层431进行图案化,以形成暴露布线金属层420的第二凹槽480,其中第二凹槽480位于第一凹槽450的周围。
如图4C所示,对第一介电层431进行图案化,以形成暴露布线金属层420的第二凹槽480。图案化的方法同样可以是本领域常用的光刻和刻蚀的方法。第二凹槽480位于第一凹槽450(图4H,在步骤S350之后形成)的周围。需要说明的是,此处所提到的第二凹槽480位于第一凹槽450的周围以及下文中将要提到的第一凹槽450位于第二凹槽480周围可以理解为第一凹槽450与第二凹槽480相邻但不接触。
步骤S340:在第二凹槽480内和第一介电层431上形成第二介电层432。
如图4E所示,在第二凹槽480内和第一介电层431上形成第二介电层432。同样地,第二介电层432的材料及厚度可以与上文中提到的第二介电层232的材料相同。
需要说明的是,在随后的过程中,需要对第二介电层432进行湿法刻蚀,因此,位于第二凹槽480内的第二介电层432也有可能被刻蚀,而且刻蚀剂还有可能会进一步损害位于第二凹槽480下面的布线金属层420。因此,优选地,可以在形成第二介电层432之前,先在第二凹槽480内和第一介电层431上形成一层刻蚀停止层434,如图4D所示。刻蚀停止层434可以为例如氮化硅。刻蚀停止层434的厚度可以根据实际情况进行选择,例如,在根据本发明的一个实施例中,刻蚀停止层434的厚度为
步骤S350:在第二介电层432上形成第三介电层433。
如图4F所示,在第二介电层432上形成第三介电层433。第三介电层433的材料可以与第一介电层431相同。例如,第三介电层433可以为正硅酸乙酯。第三介电层433的厚度同样可以根据实际情况进行合理地选择,例如,在根据本发明的一个实施例中,第三介电层433的厚度可以为
至此,在布线金属层420上形成的介电层包括第一介电层431、第二介电层432以及第三介电层433。此外,当第一介电层431和第二介电层432之间还可以形成有刻蚀停止层434时,介电层还可以包括刻蚀停止层434。此外,第三介电层433上还可以如上文中所讨论地,形成钝化层440,如图4G所示,以保护半导体器件。
接下来,可以按照步骤S120-S140所示的步骤对介电层进行刻蚀,并在第三介电层433和布线金属层420上形成反射层470。
如图4H所示,依次对第三介电层433、第二介电层432和第一介电层431进行图案化,以形成第一凹槽450。第一凹槽450位于第二凹槽480周围。在第三介电层433上形成有钝化层440的情况下,需要先对钝化层440进行图案化。图案化的方法同样可以采用本领域已知的光刻和刻蚀的方法。同样地,为了使随后湿法刻蚀的过程中,刻蚀剂不会损坏布线金属层420,在依次对第三介电层433、第二介电层432和第一介电层431进行图案化形成第一凹槽450时,可以在第一凹槽450中保留预定厚度的第一介电层431。
如图4I所示,采用湿法刻蚀从第一凹槽450向两侧对第二介电层432进行刻蚀,以在第一介电层431和第三介电层433之间形成横向槽460。刻蚀剂同样可以参照上文中步骤S130中的描述。需要说明的是,当第一凹槽450中保留有预定厚度的第一介电层431时,还需要对第一凹槽450中的第一介电层431进行刻蚀,以暴露布线金属层420。在对第二介电层432进行湿法刻蚀时,除了对第一介电层431上的第二介电层432进行刻蚀,还会对第二凹槽480内的第二介电层432进行刻蚀,以去除第二凹槽480内的第二介电层432的一部分或全部。例如,在根据本发明的一个优选实施例中,第二介电层432和第一介电层431之间形成有刻蚀停止层434,湿法刻蚀时,可以对第二凹槽480内的第二介电层432的全部进行刻蚀,直至刻蚀停止层434。当然,也可以只刻蚀去除第二凹槽480内的第二介电层432的一部分。
如图4J所示,在布线金属层420以及第三介电层433上形成反射层470。当第三介电层433上形成有钝化层440时,反射层470形成在钝化层440上。即反射层470形成在第三介电层433上,但反射层470和第三介电层433之间形成有居间的钝化层440。由于第一介电层431和第三介电层433之间形成有横向槽460,因此,第三介电层433上的反射层470和第一介电层431上的反射层470断开,即第一凹槽450中的形成在布线金属层420上的反射层470(对应于焊垫上的反射层470)与第三介电层433上的反射层470(对应于焊垫外的反射层470)断开。特别是当第二凹槽480中的一部分或全部的第二介电层432也被刻蚀的情况下,由于在形成反射层470的过程中,很难在第二凹槽480中形成反射层470,因此,即使第三介电层433上的布线金属层470延伸至横向槽460的内侧,其与第一介电层431上的布线金属层470也会在第二凹槽480的开口处断开,因而能够确保布线金属层420上的反射层470与第三介电层433上的布线金属层470断开。
根据本发明的另一个方面,还提供一种半导体器件200/400,如图2G和4J所示。半导体器件200/400通过上述的任何一种方法制作。下面以半导体器件400为例来简要说明本发明提供的半导体器件的结构。
如图4J所示,半导体器件400包括半导体衬底410、依次形成在半导体衬底410上的布线金属层420、第一介电层431、第二介电层432、第三介电层433。第一介电层431、第二介电层432以及第三介电层中间形成有第一凹槽450。第一介电层431和第三介电层433之间形成有位于第二介电层432上的横向槽460。第三介电层433以及布线金属层420上形成有反射层470,且第三介电层433上的反射层470与布线金属层420上的反射层470彼此断开。优选地,第三介电层433与反射层470之间还可以形成有钝化层440。
第二介电层232可以水平地形成在第一介电层231的上表面,如图2G所示。此外,第一介电层431中也可以形成第二凹槽480,第二介电层432可以形成在第一介电431的除开第二凹槽480区域的上表面,如同图4J所示,或者第二凹槽480内也可以部分地填充第二介电层432。第一介电层431和第二介电层432之间优选地可以形成有刻蚀停止层434。半导体器件200/400包含的其他各个部件的详细情况可以参照上文中相应部分的描述,为了简洁,不再赘述。
综上所述,根据本发明的半导体器件的制作方法在第一介电层231/431和第三介电层233/433之间形成横向槽260/460,从而能够使得布线金属层220/420上的反射层270/470(对应于焊垫上的反射层270/470)与第三介电层上233/433的反射层270/470(对应于焊垫外的反射层270/470)断开。且该方法不需要金属层次版定义,简化工艺,提高特殊产品性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制作方法,其特征在于,所述方法包括:
a)提供半导体衬底,所述半导体衬底上形成有布线金属层,所述布线金属层上形成有介电层,所述介电层包括依次形成的第一介电层、第二介电层和第三介电层,其中所述第二介电层的材料不同于所述第一介电层和所述第三介电层;
b)依次对所述第三介电层、所述第二介电层和所述第一介电层进行图案化,以形成第一凹槽;
c)采用湿法刻蚀从所述第一凹槽向两侧对所述第二介电层进行刻蚀,以在所述第一介电层和所述第三介电层之间形成横向槽,并使所述第一凹槽暴露所述布线金属层;以及
d)在所述布线金属层以及所述第三介电层上形成反射层,且所述布线金属层上的反射层与所述第三介电层上的反射层断开。
2.如权利要求1所述的半导体器件的制作方法,其特征在于,所述a)步骤中,所述介电层的形成方法包括:
在所述布线金属层上形成所述第一介电层;
对所述第一介电层进行图案化,以形成暴露所述布线金属层的第二凹槽,其中所述第二凹槽位于所述第一凹槽的周围;
在所述第二凹槽内和所述第一介电层上形成所述第二介电层;以及
在所述第二介电层上形成所述第三介电层。
3.如权利要求2所述的半导体器件的制作方法,其特征在于,所述湿法刻蚀还包括去除所述第二凹槽内的所述第二介电层的至少一部分。
4.如权利要求3所述的半导体器件的制作方法,其特征在于,所述方法在形成所述第二凹槽后且形成所述第二介电层之前,还包括在所述第二凹槽内和所述第一介电层上形成刻蚀停止层。
5.如权利要求1所述的半导体器件的制作方法,其特征在于,所述第一介电层和所述第三介电层的材料为正硅酸乙酯,所述第二介电层的材料为硼磷硅玻璃。
6.如权利要求5所述的半导体器件的制作方法,其特征在于,所述湿法刻蚀的刻蚀剂为氢氟酸。
7.如权利要求1所述的半导体器件的制作方法,其特征在于,在所述b)步骤中,所述第一凹槽内剩余预定厚度的所述第一介电层。
8.如权利要求1所述的半导体器件的制作方法,其特征在于,在所述第三介电层和所述反射层之间形成有钝化层。
9.如权利要求1所述的半导体器件的制作方法,其特征在于,所述反射层的材料为Ag。
10.一种半导体器件,其特征在于,所述半导体器件采用权利要求1-9中任何一项所述的半导体器件的制作方法制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410245009.9A CN105226047B (zh) | 2014-06-04 | 2014-06-04 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410245009.9A CN105226047B (zh) | 2014-06-04 | 2014-06-04 | 半导体器件及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105226047A CN105226047A (zh) | 2016-01-06 |
CN105226047B true CN105226047B (zh) | 2017-12-19 |
Family
ID=54994900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410245009.9A Active CN105226047B (zh) | 2014-06-04 | 2014-06-04 | 半导体器件及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105226047B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115249645A (zh) * | 2021-04-28 | 2022-10-28 | 长鑫存储技术有限公司 | 半导体结构及制备方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6261873B1 (en) * | 1999-04-29 | 2001-07-17 | International Business Machines Corporation | Pedestal fuse |
KR100442868B1 (ko) * | 2002-01-23 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 퓨즈 형성방법 |
JP3600598B2 (ja) * | 2002-06-12 | 2004-12-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100979242B1 (ko) * | 2008-04-28 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
-
2014
- 2014-06-04 CN CN201410245009.9A patent/CN105226047B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105226047A (zh) | 2016-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10079259B2 (en) | Image sensor and method for fabricating the same | |
TWI646587B (zh) | 通過後閘極切割製程提高裝置性能的裝置及方法 | |
US10157838B2 (en) | Backside device contact | |
US8048761B2 (en) | Fabricating method for crack stop structure enhancement of integrated circuit seal ring | |
CN104835743B (zh) | 半导体器件和制造半导体器件的方法 | |
US20090278237A1 (en) | Through substrate via including variable sidewall profile | |
TW201806120A (zh) | 半導體結構及其製造方法 | |
US20130119441A1 (en) | Microelectronic device and mems package structure and fabricating method thereof | |
CN102468246B (zh) | 半导体元件及其制作方法 | |
KR20110022573A (ko) | 박리 및 균열에 강한 이미지 센서 구조물 및 그 제조 방법 | |
US8278209B2 (en) | Method for manufacturing a semiconductor device using a hardmask layer | |
CN105226047B (zh) | 半导体器件及其制作方法 | |
US10192777B2 (en) | Method of fabricating STI trench | |
CN106898575A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN103681497B (zh) | 一种半导体器件的制备方法 | |
US11562974B2 (en) | Hybrid bonding structure and method of fabricating the same | |
US9978646B2 (en) | Interconnect structures and fabrication method thereof | |
CN103531531B (zh) | 一种用于制造半导体器件的方法 | |
CN103165436B (zh) | 制作半导体器件的方法 | |
CN105336750B (zh) | 半导体器件及其制作方法 | |
CN101976660B (zh) | 具有散热结构的绝缘体上硅衬底硅片及其制成方法 | |
US8987034B2 (en) | Backside illumination CMOS image sensor and method of manufacturing the same | |
KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
US10087072B2 (en) | Microelectromechanical system structure including thermal stability layer whose material has higher growth temperature, and method for fabricating the same | |
CN108064412A (zh) | 具有多个蚀刻停止层的体块层转移晶片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20171116 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |