TWI646587B - 通過後閘極切割製程提高裝置性能的裝置及方法 - Google Patents

通過後閘極切割製程提高裝置性能的裝置及方法 Download PDF

Info

Publication number
TWI646587B
TWI646587B TW106113261A TW106113261A TWI646587B TW I646587 B TWI646587 B TW I646587B TW 106113261 A TW106113261 A TW 106113261A TW 106113261 A TW106113261 A TW 106113261A TW I646587 B TWI646587 B TW I646587B
Authority
TW
Taiwan
Prior art keywords
gate
metal
interlayer dielectric
gate stack
semiconductor device
Prior art date
Application number
TW106113261A
Other languages
English (en)
Other versions
TW201810391A (zh
Inventor
吳旭昇
海苟 黃
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201810391A publication Critical patent/TW201810391A/zh
Application granted granted Critical
Publication of TWI646587B publication Critical patent/TWI646587B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

本發明提供通過後閘極切割製程以提高性能的製造積體電路裝置的裝置及方法。一種方法包括，例如：獲取一中間半導體裝置，其具有包括多個鰭片的一基板、一STI層、一氧化層、以及該氧化層上方的一閘極材料，該鰭片延伸至該閘極材料中；移除該閘極材料以及該氧化層；沉積一高K材料於該STI層的一頂表面上並圍繞該鰭片；沉積一閘極堆疊於該高K材料的上方；用一閘極接觸金屬填充該裝置的該頂部；蝕刻該閘極接觸金屬、該金屬閘極堆疊、以及該高K材料的一部分；以及用一層間介電質填充該部分。本發明還公開了由該方法形成的一中繼裝置。

Description

通過後閘極切割製程提高裝置性能的裝置及方法
本發明關於一種半導體裝置以及製造半導體裝置的方法，更具體而言，關於通過一後閘極切割製程以提高裝置性能的裝置及方法。
對於14奈米(nm)以及更小的裝置而言，通常使用替代金屬閘極(RMG)以及FinFET製程的一結合。然而，當間距不斷縮小並超過14nm裝置時，於一閘極切割期間所形成的邊緣，其是於該製程的前期進行切割以形成或分離該閘極，會更接近於相鄰的鰭片。這種切割通常是在該多晶矽閘極圖案化的期間執行。導致一阻擋層以及金屬填充位於該層間介電質(ILD)之間。其於該相鄰鰭片附近生成一物理應力，並需要位於該鰭片與一層間介電質之間的該閘極切割邊界處的一金屬填充。這些因素可能導致整體裝置性能的下降。
因此，可能需要開發出無阻擋層或金屬填充於該裝置的鰭片附近的裝置製造方法。
為克服現有技術的缺點，並通過條款提供額外的優點，於一方面，一方法包括，例如：獲取一中間半導體裝置，其具有包括多個鰭片的一基板，一STI層，一氧化層，以及該氧化層上方的一閘極材料，該鰭片延伸至該多晶矽閘極材料中；移除該閘極材料以及該氧化層；沉積一高K材料於該STI層的一頂表面上，並圍繞該鰭片；沉積一閘極堆疊於該高K材料的上方；用一閘極接觸金屬填充該裝置的該頂部；蝕刻該閘極接觸金屬，該金屬閘極堆疊，以及該高K材料的一部分；以及用一層間介電質填充該部分。
於另一方面，提供一種裝置，其包括，例如：一中間半導體互連裝置，其具有包括多個鰭片的一基板，以及一STI層；一高K材料位於該STI層的一頂表面上，並圍繞該鰭片；一閘極堆疊位於該高K材料的上方；一閘極接觸金屬位於該閘極堆疊的上方；以及一層間介電層位於該裝置的一部分中，其中，該層間介電質直接接觸該閘極接觸金屬。
100‧‧‧中間半導體裝置、裝置
110‧‧‧基板
120‧‧‧鰭片
130‧‧‧STI層
150‧‧‧層間區域
160‧‧‧高K材料
170‧‧‧閘極堆疊
180‧‧‧閘極接觸金屬
190‧‧‧層間介電質
195‧‧‧間隔件
200至260‧‧‧步驟
300‧‧‧中間半導體裝置、裝置
310‧‧‧基板
320‧‧‧鰭片、鰭片組
330‧‧‧STI層、STI材料
340‧‧‧氧化層
345‧‧‧閘極材料
350‧‧‧層間區域
360‧‧‧高K材料
370‧‧‧閘極堆疊
380‧‧‧閘極接觸金屬
390‧‧‧層間介電質、ILD
在說明書的結尾處，在申請專利範圍中作為示例特別指出並明確地要求了本發明的一個或多個方面。從以下結合圖式的詳細描述中，本發明的前述和其它目的，特徵和優點是顯而易見的，其中：
第1圖為根據現有方法所示的一中間半導體結構的一實施例的一截面正視圖，具有包括多個鰭片的 一基板，一STI層，一高K層，一閘極堆疊，一閘極接觸金屬，以及一層間介電區域，其中，一間隔件位於該高K層與該閘極堆疊之間，且其中，位於該層間介電區域與一相鄰鰭片之間的該閘極堆疊與高K層為雙倍。
第2圖為根據本發明的一個或多個方面所示的形成一中間半導體結構的一方法的一實施例。
第3圖為根據本發明的一個或多個方面所示的一中間半導體結構的一實施例的一截面正視圖，其具有包括多個鰭片的一基板，一STI層，一氧化層，以及位於該氧化層上方的一閘極材料，該鰭片延伸至該閘極材料中。
第4圖為根據本發明的一個或多個方面所示的第3圖的該結構於移除該閘極材料以及該氧化層之後的圖式。
第5圖為根據本發明的一個或多個方面所示的第4圖的該結構於圍繞該鰭片沉積一高K材料至該STI層的一頂表面上之後的圖式。
第6圖為根據本發明的一個或多個方面所示的第5圖的該結構於沉積一閘極堆疊於高K材料的上方之後的圖式。
第7圖為根據本發明的一個或多個方面所示的第6圖的該結構於使用一閘極接觸金屬填充該裝置的該頂部之後的圖式。
第8圖為根據本發明的一個或多個方面所 示的第7圖的該結構於蝕刻該閘極接觸金屬，該金屬閘極堆疊，以及該高K材料的一部分之後的圖式；以及第9圖為根據本發明的一個或多個方面所示的第8圖的該結構於使用一層間介電質填充該部分之後的圖式。
以下參照圖式中所示的非限制性實施例更充分地說明本發明的各方面及其特徵，優點和細節。省略了眾所周知的材料，製造工具，加工技術等的描述，以免不必要地使本發明更為模糊。然而，應當理解的是，詳細說明和具體實施例在指示本發明的各實施例時僅以說明的方式給出，而不是限制。在本發明構思的精神和/或範圍內的各種替換，修改，添加和/或佈置對於所屬技術領域中具有通常知識者來說將是顯而易見的。還應注意以下參考圖式，為了便於理解，這些圖式未按比例繪製，其中在不同圖式中使用的相同元件符號表示相同或相似的部件。
通常所述，本文揭露了某些積體電路，其提供優於現有半導體裝置及製造製程的優點。有利地，本文揭露的該積體電路裝置製造製程提供無金屬填充以及於該閘極切割邊界處無應力的半導體裝置。
現有方法通常採用一先閘極切割方法，其中該閘極切割將發生在製程中的早期。也就是說，一層間介電質將分離閘極的位置的一區域將首先被引入。在某種程度上，由於對這樣小的尺寸採用替代金屬閘極(RMG)方 法，該閘極切割邊界將變得越來越靠近該鰭片，而降低了裝置性能。例如，轉向第1圖，可以看到該閘極切割邊界處的該應力。現有方法生產出具有包括多個鰭片120的一基板110的一中間半導體裝置100。該基板的上方是一STI層130。層疊且圍繞鰭片120的是一高K材料160以及一閘極堆疊170。然而，由於該先閘極切割製程，該層間區域150已被提前切割，因此間隔件195，其往往是一氮化間隔件，已沉積於層間區域150中。因此，高K材料160與閘極堆疊170勾勒出該間隔件195的一垂直側，生成位於相鄰鰭片120與該填充層間介電質190之間的一應力區域(箭頭顯示)。此區域導致該閘極切割邊界處(例如位於該相鄰鰭片120以及該層間區域150之間的該區域)的應力，以及當施加該閘極接觸金屬180時，經常不完整的金屬填充在該小間隔件中。由於靠近該閘極切割邊界與遠離該閘極切割邊界之間的差異導致該裝置100產生不匹配。
因此，已開發出一種新的方法，其導致一更好性能的中間半導體裝置，不會有由該現有方法所產生的應力以及不匹配的問題。
如第2圖所示，在一實施例的一個方面中，根據本發明的一個或多個方面的一積體電路裝置形成製程可包括：例如：獲得一中間半導體互連裝置，具有包括多個鰭片的一基板，一STI層，一氧化層，以及位於該氧化層上方的一閘極材料，該鰭片延伸至該閘極材料200中；移除該閘極材料以及該氧化層210；圍繞該鰭片220，沉積 一高K材料於該STI層的一頂表面上；沉積一閘極堆疊於該高K材料230的上方；用一閘極接觸金屬240填充該裝置的該頂部；蝕刻該閘極接觸金屬，該金屬閘極堆疊，以及該高K材料250的一部分；以及用一層間介電質260填充該部分。
第3圖至第9圖為僅通過示例的方式，根據本發明的一個或多個方面所顯示的一半導體裝置形成製程的一部分以及一中間半導體結構的一部分的一詳細的實施例。請注意，為了便於理解，這些圖式未按比例繪製，其中在不同圖式中使用的相同元件符號表示相同或相似的部件。
第3圖顯示了標注為300的一中間半導體裝置的一部分，描述了一中間半導體製造階段。根據被製造的該裝置300的設計，該裝置300可能已通過最初的裝置處理步驟被處理。例如，該裝置300可例如包括，具有多個鰭片320形成於其上的一基板310。該基板310可以是任何合適的材料，例如，矽。可以形成任何數量的鰭片320。此外，STI層330可被沉積於基板310上。STI層可以由對於淺溝槽隔離有用的任何材料形成，其可包括一個或多個介電材料，並且可以包括材料的一混合矩陣或多個材料層(未予圖示)。一氧化層340，通常是用以移除的一虛擬氧化物，可形成於STI材料330的上方並圍繞鰭片320，一閘極材料345位於該氧化層340上方，該鰭片320延伸至該閘極材料345中。於一些實施例中，該閘極材料345 包括一多晶矽閘極材料。
第3圖還概述了層間區域350。在現有方法中，這個區域將在生產的這個階段被蝕刻，而導致前面所詳述的種種問題。然而，根據當前的實施例，這個區域將按照現在樣子被留下並在後續處理。為了便於描述，在所有圖式中將以層間區域350予以說明。
在其他的實施例(未予圖示)中，該裝置300的基板可例如為一絕緣體上矽(SOI)基板(未予圖示)。例如，該SOI基板可包括與該閘極結構對準的一絕緣層(未予圖示)，其可為一局部埋入的氧化區域(BOX)或用於電性隔離電晶體的任何合適的材料。在一些實施例中，該裝置是一積體電路(IC)的一前道工序(FEOL)部分的一部分。
如第4圖所示，使用標準光刻或蝕刻製程，該氧化層340以及該閘極材料345被移除。該移除可包括蝕刻，其可由任何合適的蝕刻製程來執行，例如，一定向反應離子蝕刻(RIE)。在現有方法的這個階段，該間隔件195(第1圖)已經形成。雖然在該層間區域350不需要間隔件195，其應被理解為，類似的間隔件(未予圖示)可以應用於其他區域，而不是裝置300的該說明區域以外的該層間區域350。這些間隔件可包括位於裝置300的相鄰部分之間的作為一間隔件的氮化材料以及低K材料。
如第5圖所示，一高K材料360可沿該STI層330的一頂表面沉積，圍繞並覆蓋該鰭片320的該側表面以及頂表面，也就是隨後通過原子層沉積(ALD)、化學 氣相沉積(CVD)、物理氣相沉積(PVD)、或任何其他合適的已知的或以後開發的沉積技術移除的該閘極材料345以及該氧化層340而暴露的地方。例如，該高K材料可以為任何與二氧化矽相比具有一高介電常數(K)的材料。在一些實施例中，該高K材料360可包括氧化鋁、矽酸鉿、矽酸鋯、二氧化鉿、二氧化鋯或任何已知或以後開發的高K材料。
如第6圖所示，一閘極堆疊370也可通過上述列出的沉積技術沉積於該高K材料360的上方。該閘極堆疊370可包括一金屬閘極堆疊，該金屬閘極堆疊包括但不限於可用於一金屬閘極中的任何材料，例如氮化鈦(TiN)。
如第7圖所示，在沉積高K材料360以及閘極堆疊370之後，可以用包括鎢或其他適合金屬的一閘極接觸金屬380填充裝置300的該剩餘區域。可以看出，該閘極接觸金屬380將填充任何剩餘間隔，包括該層間區域350。在一些實施例中，填充閘極接觸金屬380之後，目前可包括一閘極接觸金屬頂表面的該裝置300的該頂部可使用化學機械拋光(CMP)或其他方法進行平坦化處理以鏟平並拋光該頂表面。
如第8圖所示，該閘極接觸金屬380，閘極堆疊370，以及高K材料360的一部分被移除。該移除可包括現在已知或以後開發的任何光刻以及蝕刻技術。然而，該移除以及蝕刻最好是毗鄰該閘極堆疊370以及閘極接觸金屬380並與鰭片組320隔開，如此，以移除該層間 區域350的該部分中的該材料，留下一大致矩形的區域進行填充。該移除可包括使用一特別適合於一閘極切割的一遮罩。這一區域的目的是為了分離裝置300的該多個閘極，但沒有引入現有技術的應力誘導限制，通過剩餘圖式的描述可以更好的進行理解。在一些實施例中，該移除可包括一乾蝕刻或一組乾蝕刻步驟。例如，在一些實施例中，首先蝕刻該閘極接觸金屬380，然後同時蝕刻該閘極堆疊370以及該高K材料360。
如第9圖所示，該層間區域350，現在是一個空隙，可以填充一層間介電質(ILD)390。這可以包括任何介電材料用以分隔閘極。由於清潔蝕刻，該ILD 390可由一氧化填充物使用標準沉積技術進行沉積。在一些實施例中，在填充ILD 390之後，將包括一閘極接觸金屬頂表面以及一ILD部分的該裝置300的該頂部可使用一化學機械拋光(CMP)或其他方法進行平坦化處理以鏟平並拋光該頂表面。可以看出，現在的ILD 390直接連接並接觸該閘極接觸金屬380，該閘極堆疊370，該高K材料360，以及該STI層330的一部分。例如，該ILD 390的一底表面可直接黏結該層間區域350內該STI層330的一頂表面。該底表面上方的ILD 390的一側面的一第一部分直接連接該高K材料360。直接位於該第一部分的上方的該ILD 390的一第二部分則可直接連接該閘極堆疊370。ILD 390的該側的一第三部分，特別是該剩餘部分，可直接連接該閘極接觸金屬380。
因此，根據實施例，相較於該現有技術(第1圖)的裝置100，ILD 390(第9圖)無需間隔件，因此層間區域350可完全填充ILD材料，以製作一更有效的裝置。此外，高K材料360以及閘極堆疊370不會沿著層間區域350垂直延伸，移除在ILD 390與相鄰鰭片320之間的該應力作為現有方法。由於用於填充的該區域變大了，因此閘極接觸金屬380的不完整的金屬填充也有減少的可能性。由於裝置300在尺寸上的持續縮小，導致利益的增加，而現有技術會導致這些問題的放大。
本文所使用的術語僅用於描述特定實施例的目的，而非用於限制本發明。如本文所使用的，該單數形成的“一”、“一個”、“該”也旨在包括複數形式，除非上下文另有明確指示。應進一步理解的是，該術語“包括”(以及任何形式的包括，如“包含”、“包含有”)，“具有”(及任何形式的具有，如“有”、“含有”)，“包括”(以及任何形式的包含，如“包含有”)，“含有”(及任何形式的含有，如“包含有”)均為開放形式的連結動詞。因此，“包含”、“具有”、“包括”或“含有”一個或多個步驟或元件的方法或裝置具有那些一個或多個步驟組或元件組，但不限於僅具有那些一個或多個步驟組或元件組。類似的，“包含”、“具有”、“包括”或“含有”一個或多個特徵組的一個方法的一個步驟或一個裝置的一個元件具有這些一個或多個特徵組，但不限於僅具有那些或更多特徵組。此外，以某種方式配置的一個裝置或 結構至少以這種方式配置，但也可以以未列出的方式進行配置。
所附申請專利範圍中的所有手段或步驟附加功能元件的相應結構、材料、動作以及均等物(如果有的話)旨在包括與特別要求保護的其他要求保護的元件結合執行該功能的任何結構、材料或動作。已為了說明和描述的目的而呈現了本發明的描述，但並不旨在以所公開的形式窮舉或限於本發明。在不脫離本發明的範圍和精神的情況下，許多修改和變化對於所屬技術領域中具有通常知識者而言是顯而易見的。所選擇和描述的實施例是為了更好地解釋本發明的一個或多個方面的原理和實際應用，並且使得所屬技術領域中具有通常知識者能夠瞭解本發明的各個實施例的一個或多個方面，其具有各種各樣的實施例修改適合於預期的特定用途。

Claims (20)

  1. 一種製造半導體裝置之方法，該方法包括：獲得一中間半導體裝置，其具有包括多個鰭片的一基板、一STI層、一氧化層、以及位於該氧化層上方的一閘極材料，該鰭片延伸至該閘極材料中；移除該閘極材料以及該氧化層；沉積一高K材料於該STI層的一頂表面上，並圍繞該鰭片；沉積一閘極堆疊於該高K材料的上方；用一閘極接觸金屬填充該中間半導體裝置的頂部；蝕刻該閘極接觸金屬、該閘極堆疊、以及該高K材料的一部分；以及用一層間介電質填充該部分。
  2. 如申請專利範圍第1項所述之方法，其中，該蝕刻還包括：先蝕刻該閘極接觸金屬；以及同時蝕刻該閘極堆疊以及該高K材料。
  3. 如申請專利範圍第2項所述之方法，其中，該蝕刻包括一乾蝕刻。
  4. 如申請專利範圍第1項所述之方法，其中，該閘極堆疊包括一金屬閘極堆疊。
  5. 如申請專利範圍第4項所述之方法，其中，該金屬閘極堆疊包括TiN。
  6. 如申請專利範圍第1項所述之方法，其中，該高K材料包括TiAl。
  7. 如申請專利範圍第1項所述之方法，其中，該閘極材料包括一多晶矽閘極材料。
  8. 如申請專利範圍第1項所述之方法，還包括：填充該閘極接觸金屬後，拋光該閘極接觸金屬的一頂表面。
  9. 如申請專利範圍第1項所述之方法，還包括：填充一層間介電質之後，拋光該中間半導體裝置的一頂表面。
  10. 如申請專利範圍第1項所述之方法，其中，該層間介電質直接接觸該閘極接觸金屬、該閘極堆疊、該高K材料、以及該STI層的一部分。
  11. 如申請專利範圍第10項所述之方法，其中，該層間介電質的一底表面與該STI層黏結。
  12. 如申請專利範圍第11項所述之方法，其中，該層間介電質的一側的一第一部分直接位於連接該高K材料的該底表面的上方。
  13. 如申請專利範圍第12項所述之方法，其中，該層間介電質的該側的一第二部分，直接位於該第一部分的上方，並連接該閘極堆疊。
  14. 如申請專利範圍第13項所述之方法，其中，該層間介電質的該側的一第三部分，直接位於該第二部分的上方，並連接該閘極接觸金屬。
  15. 一種半導體裝置，包括：一中間半導體互連裝置，其具有包括多個鰭片的一基板以及一STI層；一高K材料，位於該STI層的一頂表面上並圍繞該鰭片；一閘極堆疊，位於該高K材料的上方；一閘極接觸金屬，位於該閘極堆疊的上方；以及一層間介電質，位於該中間半導體互連裝置的一部分中，其中，該層間介電質直接接觸該閘極接觸金屬。
  16. 如申請專利範圍第15項所述之半導體裝置，其中，該閘極堆疊包括一金屬閘極堆疊。
  17. 如申請專利範圍第16項所述之半導體裝置，其中，該金屬閘極堆疊包括TiN。
  18. 如申請專利範圍第15項所述之半導體裝置，其中，該高K材料包括TiAl。
  19. 如申請專利範圍第15項所述之半導體裝置，其中，該層間介電質直接接觸該金屬閘極堆疊、該高K材料、以及該STI層。
  20. 如申請專利範圍第19項所述之半導體裝置，其中，該層間介電質的一底表面與該STI層黏結，該層間介電質的一側的一第一部分直接位於連接該高K材料的該底表面的上方，直接位於該第一部分上方的該層間介電質的該側的一第二部分連接該閘極堆疊，以及直接位於該 第二部分上方的該層間介電質的該側的一第三部分連接該閘極接觸金屬。
TW106113261A 2016-06-20 2017-04-20 通過後閘極切割製程提高裝置性能的裝置及方法 TWI646587B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/187,080 2016-06-20
US15/187,080 US9679985B1 (en) 2016-06-20 2016-06-20 Devices and methods of improving device performance through gate cut last process

Publications (2)

Publication Number Publication Date
TW201810391A TW201810391A (zh) 2018-03-16
TWI646587B true TWI646587B (zh) 2019-01-01

Family

ID=59009246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113261A TWI646587B (zh) 2016-06-20 2017-04-20 通過後閘極切割製程提高裝置性能的裝置及方法

Country Status (3)

Country Link
US (2) US9679985B1 (zh)
CN (1) CN107527867A (zh)
TW (1) TWI646587B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475692B2 (en) * 2017-04-07 2019-11-12 Globalfoundries Inc. Self aligned buried power rail
US9911736B1 (en) 2017-06-14 2018-03-06 Globalfoundries Inc. Method of forming field effect transistors with replacement metal gates and contacts and resulting structure
US10163657B1 (en) 2017-08-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10811320B2 (en) * 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US10867998B1 (en) 2017-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US11114549B2 (en) * 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US10916478B2 (en) * 2018-02-20 2021-02-09 Globalfoundries U.S. Inc. Methods of performing fin cut etch processes for FinFET semiconductor devices
KR102460847B1 (ko) 2018-05-25 2022-10-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102636464B1 (ko) 2018-06-12 2024-02-14 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자 및 그 제조 방법
KR102564326B1 (ko) 2018-10-29 2023-08-08 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10790372B2 (en) 2019-01-10 2020-09-29 International Business Machines Corporation Direct gate metal cut using selective deposition to protect the gate end line from metal shorts
US10741401B1 (en) * 2019-02-09 2020-08-11 International Business Machines Corporation Self-aligned semiconductor gate cut
US11164866B2 (en) * 2019-02-20 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
US11056398B2 (en) 2019-07-22 2021-07-06 Globalfoundries U.S. Inc. Forming interconnect without gate cut isolation blocking opening formation
KR20210015543A (ko) 2019-08-02 2021-02-10 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11742350B2 (en) 2021-09-23 2023-08-29 International Business Machines Corporation Metal gate N/P boundary control by active gate cut and recess
US11916014B2 (en) 2021-09-23 2024-02-27 International Business Machines Corporation Gate contact inside gate cut trench

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254435A1 (en) * 2006-04-27 2007-11-01 Orlowski Marius K Method for forming a semiconductor device having a fin an structure thereof
US20080258228A1 (en) * 2007-04-18 2008-10-23 Harry Chuang Contact Scheme for MOSFETs
US20110108922A1 (en) * 2009-11-11 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal gates and fabrication methods thereof
US20160071928A1 (en) * 2013-08-21 2016-03-10 Globalfoundries Inc. Methods of forming gate structures for finfet devices and the resulting semiconductor products
US20160099211A1 (en) * 2014-10-01 2016-04-07 Sang-hoon BAEK System on chip

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8119473B2 (en) * 2009-12-31 2012-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. High temperature anneal for aluminum surface protection
US9219078B2 (en) * 2013-04-18 2015-12-22 International Business Machines Corporation Simplified multi-threshold voltage scheme for fully depleted SOI MOSFETs
KR20140139340A (ko) * 2013-05-27 2014-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9202918B2 (en) * 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
US9252271B2 (en) * 2013-11-27 2016-02-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US9553171B2 (en) * 2014-02-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US9312136B2 (en) * 2014-03-06 2016-04-12 International Business Machines Corporation Replacement metal gate stack for diffusion prevention
US9312145B2 (en) * 2014-03-07 2016-04-12 Globalfoundries Inc. Conformal nitridation of one or more fin-type transistor layers
US9064932B1 (en) * 2014-05-02 2015-06-23 Globalfoundries Inc. Methods of forming gate structures by a gate-cut-last process and the resulting structures
US9508719B2 (en) * 2014-11-26 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device with controlled end-to-end critical dimension and method for forming the same
KR102312346B1 (ko) * 2015-02-23 2021-10-14 삼성전자주식회사 반도체 소자 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070254435A1 (en) * 2006-04-27 2007-11-01 Orlowski Marius K Method for forming a semiconductor device having a fin an structure thereof
US20080258228A1 (en) * 2007-04-18 2008-10-23 Harry Chuang Contact Scheme for MOSFETs
US20110108922A1 (en) * 2009-11-11 2011-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including metal gates and fabrication methods thereof
US20160071928A1 (en) * 2013-08-21 2016-03-10 Globalfoundries Inc. Methods of forming gate structures for finfet devices and the resulting semiconductor products
US20160099211A1 (en) * 2014-10-01 2016-04-07 Sang-hoon BAEK System on chip

Also Published As

Publication number Publication date
US10347729B2 (en) 2019-07-09
TW201810391A (zh) 2018-03-16
US9679985B1 (en) 2017-06-13
CN107527867A (zh) 2017-12-29
US20170365676A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
TWI646587B (zh) 通過後閘極切割製程提高裝置性能的裝置及方法
US10049929B2 (en) Method of making semiconductor structure having contact plug
TWI523237B (zh) 具有源極－汲極側壁間隔物並降低高度的鰭式場效電晶體
US11270952B2 (en) Seal ring structure for semiconductor device
CN103426770B (zh) 金属栅极finFET器件及其制造方法
CN107230702B (zh) 半导体器件及其制造方法
US20100323478A1 (en) Method for fabricating through-silicon via structure
KR101486134B1 (ko) 멀티 레벨 상호접속을 갖는 반도체 장치 및 멀티 레벨 상호접속을 갖는 반도체 장치를 형성하는 방법
US11101216B2 (en) Metal line structure and method
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
US9905471B2 (en) Integrated circuit structure and method forming trenches with different depths
CN110060955B (zh) 半导体元件及其制作方法
US11018134B2 (en) Semiconductor device and method for manufacturing the same
CN103165414A (zh) 形成用于半导体器件的图案的方法
US20200303247A1 (en) Semiconductor structures with a protective liner and methods of forming the same
CN104952714B (zh) 一种半导体器件的制造方法
US20160020144A1 (en) Method for fabricating semiconductor device
US10211096B1 (en) Semiconductor product and fabrication process
TW202306026A (zh) 半導體結構
CN109037331A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees