CN110660757A - 切割道结构及其制造方法、半导体器件及其制造方法 - Google Patents

切割道结构及其制造方法、半导体器件及其制造方法 Download PDF

Info

Publication number
CN110660757A
CN110660757A CN201910960365.1A CN201910960365A CN110660757A CN 110660757 A CN110660757 A CN 110660757A CN 201910960365 A CN201910960365 A CN 201910960365A CN 110660757 A CN110660757 A CN 110660757A
Authority
CN
China
Prior art keywords
layer
passivation layer
region
scribe line
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910960365.1A
Other languages
English (en)
Inventor
邵永军
刘超
潘东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Wuhan Xinxin Semiconductor Manufacturing Corp
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201910960365.1A priority Critical patent/CN110660757A/zh
Publication of CN110660757A publication Critical patent/CN110660757A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明提供了一种切割道结构及其制造方法、半导体器件及其制造方法，所述切割道结构形成于一晶圆的切割道区上，所述切割道结构包括：刻蚀停止层，形成于所述切割道区上；以及，第一钝化层，形成于所述刻蚀停止层上，且所述第一钝化层具有暴露出所述刻蚀停止层的开口。本发明的技术方案使得在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。

Description

切割道结构及其制造方法、半导体器件及其制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种切割道结构及其制造方法、半导体器件及其制造方法。
背景技术
晶圆包括器件区和切割道(scribe line)，器件区用于形成芯片，切割道用于将芯片分离开。在nor flash器件的生产过程中，器件区和切割道的顶部均被多层的钝化层覆盖，在对器件区上的钝化层进行刻蚀以将铝垫(Al-pad)暴露出来时，为了将铝垫上的钝化层刻蚀去除完全，通常需要对钝化层进行过刻蚀。但是，在切割道上的钝化层下方没有铝垫的结构，如果在对器件区上的钝化层进行刻蚀时，也对切割道上的钝化层进行刻蚀，那么，对钝化层的过刻蚀就会导致切割道上的钝化层下方的虚拟金属层暴露出来，从而导致虚拟金属层的表面被刻蚀液腐蚀，同时也会影响刻蚀液的浓度，进而导致刻蚀液对器件区上的钝化层的刻蚀结果受到影响。因此，为了避免出现上述问题，现有的在对器件区上的钝化层进行刻蚀的过程中，切割道上的钝化层会被光阻覆盖而不被刻蚀(dark tone)。
但是，如果切割道上的钝化层不被刻蚀去除，后续在对切割道进行切割的过程中，切割的机械力会导致在切割道的钝化层上产生微小的裂纹，产生的裂纹会延伸到器件区，即在切割后的芯片上也会存在裂纹。并且，在后续的芯片封装的过程中，芯片上微小的裂纹可能会变大，导致芯片的可靠性受到影响，从而导致芯片的良率下降。
因此，如何对现有的切割道的结构进行改善，以避免切割道的钝化层下方的虚拟金属层受到腐蚀的同时，也能改善芯片上产生的裂纹是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种切割道结构及其制造方法、半导体器件及其制造方法，使得在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。
为实现上述目的，本发明提供了一种切割道结构，形成于一晶圆的切割道区上，所述切割道结构包括：
刻蚀停止层，形成于所述切割道区上；以及，
第一钝化层，形成于所述刻蚀停止层上，且所述第一钝化层具有暴露出所述刻蚀停止层的开口。
可选的，还包括：第二钝化层，所述第二钝化层形成于所述切割道区上的所述刻蚀停止层的下方。
可选的，所述开口位于所述切割道区的中间区域；所述开口的宽度为所述切割道区宽度的60％～90％。
可选的，所述刻蚀停止层的材质包括氮化硅、碳化硅、含氮的碳化硅和含氮氧的碳化硅中的至少一种；和/或，所述第一钝化层和所述第二钝化层的材质包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。
可选的，所述切割道区的所述晶圆的结构包括介质层和形成于所述介质层中的虚拟金属层，所述虚拟金属层的顶部被所述介质层暴露出来，所述开口与所述虚拟金属层对准。
本发明还提供了一种切割道结构的制造方法，包括：
提供一晶圆，所述晶圆具有切割道区；
形成刻蚀停止层于所述切割道区上；以及，
形成第一钝化层于所述刻蚀停止层上，且所述第一钝化层具有暴露所述刻蚀停止层的开口。
可选的，在形成所述刻蚀停止层于所述切割道区上之前，还形成第二钝化层于所述切割道区上。
可选的，所述开口位于所述切割道区的中间区域；所述开口的宽度为所述切割道区宽度的60％～90％。
可选的，形成具有所述开口的所述第一钝化层的步骤包括：
形成覆盖所述刻蚀停止层的第一钝化层的材料层；
形成图案化的光刻胶层于所述第一钝化层的材料层上，所述图案化的光刻胶层暴露出部分宽度的所述第一钝化层的材料层；以及，
刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层，或者，刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层和至少部分厚度的所述刻蚀停止层，以形成具有所述开口的所述第一钝化层。
可选的，所述切割道区的所述晶圆的结构包括介质层和形成于所述介质层中的虚拟金属层，所述虚拟金属层的顶部被所述介质层暴露出来，所述开口与所述虚拟金属层对准。
本发明还提供了一种半导体器件，包括：位于一晶圆上的器件区以及至少一个本发明提供的所述切割道结构，所述切割道结构位于所述器件区的外围。
可选的，所述器件区的所述晶圆上依次覆盖有所述刻蚀停止层和所述第一钝化层，且所述第一钝化层中形成有至少一个焊盘，所述焊盘的底面位于所述器件区的所述刻蚀停止层上。
本发明还提供了一种半导体器件的制造方法，包括：
采用本发明提供的所述切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，所述晶圆还具有器件区，所述切割道结构位于所述器件区的外围；以及，
沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的切割道结构，具有形成于一晶圆的切割道区上的刻蚀停止层，以及，形成于所述刻蚀停止层上的第一钝化层，且所述第一钝化层具有暴露出所述刻蚀停止层的开口，使得在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。
2、本发明的切割道结构的制造方法，通过形成刻蚀停止层于晶圆的切割道区上，以及，形成第一钝化层于所述刻蚀停止层上，且所述第一钝化层具有暴露所述刻蚀停止层的开口，使得在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。
3、本发明的半导体器件，由于包括位于一晶圆上的器件区以及至少一个本发明提供的所述切割道结构，所述切割道结构位于所述器件区的外围，使得晶粒的可靠性和良率避免受到影响，进而也避免对封装产品的可靠性和良率产生影响。
4、本发明的半导体器件的制造方法，由于采用本发明提供的所述切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，且所述切割道结构位于所述晶圆上的器件区的外围；以及，沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒，使得晶粒的可靠性和良率避免受到影响，进而也避免对封装产品的可靠性和良率产生影响。
附图说明
图1是本发明一实施例的切割道结构的制造方法的流程图；
图2a～2f是图1所示的切割道结构的制造方法中的器件示意图。
其中，附图1～2f的附图标记说明如下：
A1-切割道区；A2-器件区；11-介质层；12-虚拟金属层；13-第二钝化层；14-刻蚀停止层；15-第一钝化层的材料层；16-第一钝化层；17-开口；18-焊盘；19-导电接触插栓。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图1～2f对本发明提出的切割道结构及其制造方法、半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种切割道结构，形成于一晶圆的切割道区上，参阅图2f，从图2f中可看出，所述切割道结构包括刻蚀停止层14和第一钝化层16，所述刻蚀停止层14形成于所述切割道区A1上；所述第一钝化层16形成于所述刻蚀停止层14上，且所述第一钝化层16具有暴露出所述刻蚀停止层14的开口17。
下面参阅图2f详细描述本实施例提供的切割道结构：
所述刻蚀停止层14形成于所述切割道区A1上。从图2f中可看出，所述切割道区A1的所述晶圆的结构包括介质层11和形成于所述介质层11中的虚拟金属层12，所述虚拟金属层12的顶部被所述介质层11暴露出来，所述虚拟金属层12的顶表面与所述介质层11的顶表面齐平。所述切割道区A1可以包括多层层叠的介质层11和形成于所述介质层11中的虚拟金属层12。所述虚拟金属层12可以增强所述切割道区A1结构的强度，避免因为所述切割道区A1的强度不够而导致在对所述晶圆的表面进行化学机械研磨(CMP)工艺后所述切割道区A1的表面不平整的问题。所述介质层11的材质可以包括氟掺杂的氧化硅玻璃、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。
所述切割道结构还可包括第二钝化层13，所述第二钝化层13形成于所述切割道区A1上的所述刻蚀停止层14的下方。
所述刻蚀停止层14的材质可以包括氮化硅、碳化硅、含氮的碳化硅和含氮氧的碳化硅中的至少一种；所述第二钝化层13的材质可以包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。所述刻蚀停止层14的厚度可以为
Figure BDA0002228717650000051
(例如为
Figure BDA0002228717650000052
等)，所述第二钝化层13的厚度可以为
Figure BDA0002228717650000053
(例如为
Figure BDA0002228717650000054
等)，需要说明的是，所述刻蚀停止层14和所述第二钝化层13的厚度不限于上述的范围，也可以根据工艺需求进行调整。
所述第一钝化层16形成于所述刻蚀停止层14上，且所述第一钝化层16具有暴露出所述刻蚀停止层14的开口17。在本实施例中，部分厚度的所述刻蚀停止层14被消耗，所述开口17暴露出所述刻蚀停止层14的部分的顶表面；在其他实施例中，若所述刻蚀停止层14在厚度方向上完全被去除，则所述开口17暴露出所述刻蚀停止层14的侧面。所述开口17与所述虚拟金属层12对准，所述开口17用于对所述切割道区A1进行切割。所述第一钝化层16的厚度可以为
Figure BDA0002228717650000061
(例如为
Figure BDA0002228717650000063
等)，需要说明的是，所述第一钝化层16的厚度不限于上述的范围，也可以根据工艺需求进行调整。所述第一钝化层16的材质可以包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。
所述开口17可以位于所述切割道区A1上的中间区域或靠近中间的区域，以使得后续沿所述开口17切割后获得的晶粒包含的部分所述切割道结构的宽度相同或接近相同。所述开口17的宽度可以为所述切割道区A1宽度的60％～90％(例如为70％、80％等)，例如当所述切割道区A1的宽度为70μm时，所述开口17的宽度可以为50μm，所述开口17两侧的所述第一钝化层16的宽度可以分别为10μm。需要说明的是，所述开口17的宽度不限于上述的范围，也可以根据工艺需求进行调整，例如可以根据切割刀具的厚度进行调整，所述开口17的宽度大于切割刀具的厚度，以使得切割刀具能够进入所述开口17处对所述切割道区A1进行切割。
如果所述第一钝化层16不具有暴露出所述刻蚀停止层14的所述开口17，那么后续在对所述切割道结构进行切割的时候，切割的机械力会直接先作用在所述第一钝化层16上，导致在所述第一钝化层16上产生微小的裂纹，裂纹会延伸到所述切割道结构外围的器件区，使得切割后的晶粒上也会存在裂纹，进而导致晶粒的可靠性降低，晶粒的良率降低；并且，在后续的晶粒封装的过程中，晶粒上微小的裂纹可能会变大，导致封装产品的可靠性也会受到影响，从而导致封装产品的良率下降。因此，所述开口17使得在对所述切割道结构进行切割的时候，切割的机械力会先作用在所述开口17底部的所述刻蚀停止层14上，产生的微小裂纹会被所述开口17两侧的结构(即所述第一钝化层16)压住，微小裂纹不会延伸到器件区，从而避免影响晶粒的可靠性和良率，进而也避免对封装产品的可靠性和良率产生影响。
另外，在所述开口17刻蚀形成的同时，所述切割道区A1外围的器件区上的焊盘的顶表面也被刻蚀暴露出来，并且，为了将所述焊盘上的所述第一钝化层16的材料去除完全，会对所述第一钝化层16的材料进行过刻蚀。但是，由于所述切割道结构上没有焊盘，在对所述器件区上的所述第一钝化层16的材料进行过刻蚀的时候，必然会对所述切割道区A1上的所述第一钝化层16的材料进行过刻蚀，从而导致所述切割道区A1上的所述第一钝化层16下方的结构受到影响。而所述刻蚀停止层14能够避免对所述切割道区A1上的所述刻蚀停止层14下方的结构受到过刻蚀的影响(例如所述虚拟金属层12暴露在刻蚀试剂中，导致所述虚拟金属层12被腐蚀)；并且，在对所述第一钝化层16和所述刻蚀停止层14的材质进行选择的时候，要求对所述第一钝化层16的刻蚀选择比高于对所述刻蚀停止层14的刻蚀选择比，以使得所述刻蚀停止层14不被刻蚀或者仅被刻蚀掉部分厚度，进而避免所述刻蚀停止层14下方的结构受到过刻蚀的影响。
当然，如图2f所示，所述晶圆也具有器件区A2，所述器件区A2上的各层结构在后续的半导体器件中进行说明。
综上所述，本发明提供的切割道结构，形成于一晶圆的切割道区上，所述切割道结构包括：刻蚀停止层，形成于所述切割道区上；以及，第一钝化层，形成于所述刻蚀停止层上，且所述第一钝化层具有暴露出所述刻蚀停止层的开口。本发明提供的切割道结构在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。
本发明一实施例提供一种切割道结构的制造方法，参阅图1，图1是本发明一实施例的切割道结构的制造方法的流程图，所述切割道结构的制造方法包括：
步骤S1、提供一晶圆，所述晶圆具有切割道区；
步骤S2、形成刻蚀停止层于所述切割道区上；
步骤S3、形成第一钝化层于所述刻蚀停止层上，且所述第一钝化层具有暴露所述刻蚀停止层的开口。
下面参阅图2a～2f更为详细的介绍本实施例提供的切割道结构的制造方法，图2a～2f是图1所示的切割道结构的制造方法中的器件示意图，其中，图2a～2f是器件的纵向截面示意图。
参阅图2a，按照步骤S1，提供一晶圆，所述晶圆具有切割道区A1。所述切割道区A1的所述晶圆的结构包括介质层11和形成于所述介质层11中的虚拟金属层12，所述虚拟金属层12的顶部被所述介质层11暴露出来，所述虚拟金属层12的顶表面与所述介质层11的顶表面齐平。所述切割道区A1可以包括多层层叠的介质层11和形成于所述介质层11中的虚拟金属层12。所述虚拟金属层12可以增强所述切割道区A1结构的强度，避免因为所述切割道区A1的强度不够而导致在对所述晶圆的表面进行化学机械研磨(CMP)工艺后所述切割道区A1的表面不平整的问题。所述介质层11的材质可以包括氟掺杂的氧化硅玻璃、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。
参阅图2b～2c，按照步骤S2，形成刻蚀停止层14于所述切割道区A1上。如图2b和图2c所示，在形成所述刻蚀停止层14于所述切割道区A1上之前，还可形成第二钝化层13于所述切割道区A1上。形成所述第二钝化层13和所述刻蚀停止层14的方法可以为沉积工艺。所述刻蚀停止层14的材质可以包括氮化硅、碳化硅、含氮的碳化硅和含氮氧的碳化硅中的至少一种；所述第二钝化层13的材质可以包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。所述刻蚀停止层14的厚度可以为
Figure BDA0002228717650000081
(例如为等)，所述第二钝化层13的厚度可以为
Figure BDA0002228717650000083
(例如为
Figure BDA0002228717650000084
Figure BDA0002228717650000085
等)，需要说明的是，所述刻蚀停止层14和所述第二钝化层13的厚度不限于上述的范围，也可以根据工艺需求进行调整。
参阅图2e～2f，按照步骤S3，形成第一钝化层16于所述刻蚀停止层14上，且所述第一钝化层16具有暴露所述刻蚀停止层14的开口17，所述开口17用于对所述切割道区A1进行切割。所述第一钝化层16的厚度可以为
Figure BDA0002228717650000086
(例如为
Figure BDA0002228717650000087
等)，需要说明的是，所述第一钝化层16的厚度不限于上述的范围，也可以根据工艺需求进行调整。
形成具有所述开口17的所述第一钝化层16的步骤包括：首先，形成覆盖所述刻蚀停止层14的第一钝化层的材料层15，如图2e所示；然后，形成图案化的光刻胶层(未图示)于所述第一钝化层的材料层15上，所述图案化的光刻胶层暴露出部分宽度的所述第一钝化层的材料层15；接着，刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层15，或者，刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层15和至少部分厚度的所述刻蚀停止层14，以形成具有所述开口17的所述第一钝化层16。其中，若部分厚度的所述刻蚀停止层14被刻蚀去除，则所述开口17暴露出所述刻蚀停止层14的部分的顶表面，如图2f所示；若所述刻蚀停止层14在厚度方向上完全被刻蚀去除，则所述开口17暴露出所述刻蚀停止层14的侧面。刻蚀的方法可以为干法刻蚀，以控制形成的所述开口17的形貌；从图2f中可看出，所述开口17与所述虚拟金属层12对准。
所述开口17可以位于所述切割道区A1上的中间区域或靠近中间的区域，以使得后续沿所述开口17切割后获得的晶粒包含的部分所述切割道结构的宽度相同或接近相同。所述开口17的宽度可以为所述切割道区A1宽度的60％～90％(例如为70％、80％等)，例如当所述切割道区A1的宽度为70μm时，所述开口17的宽度可以为50μm，所述开口17两侧的所述第一钝化层16的宽度可以分别为10μm。需要说明的是，所述开口17的宽度不限于上述的范围，也可以根据工艺需求进行调整，例如可以根据切割刀具的厚度进行调整，所述开口17的宽度大于切割刀具的厚度，以使得切割刀具能够进入所述开口17处对所述切割道区A1进行切割。
如果未在所述第一钝化层16中形成所述开口17，那么后续在对制造的所述切割道结构进行切割的时候，切割的机械力会直接先作用在所述第一钝化层16上，导致在所述第一钝化层16上产生微小的裂纹，裂纹会延伸到所述切割道结构外围的器件区，使得切割后的晶粒上也会存在裂纹，进而导致晶粒的可靠性降低，晶粒的良率降低；并且，在后续的晶粒封装的过程中，晶粒上微小的裂纹可能会变大，导致封装产品的可靠性也会受到影响，从而导致封装产品的良率下降。因此，所述开口17的形成使得在对所述切割道结构进行切割的时候，切割的机械力会先作用在所述开口17底部的所述刻蚀停止层14上，产生的微小裂纹会被所述开口17两侧的结构(即所述第一钝化层16)压住，微小裂纹不会延伸到器件区，从而避免影响晶粒的可靠性和良率，进而也避免对封装产品的可靠性和良率产生影响。
所述第一钝化层的材料层15以及所述第一钝化层16的材质可以包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。由于所述切割道结构外围的器件区上也会形成有所述第一钝化层的材料层15，需要对所述器件区上的所述第一钝化层的材料层15进行刻蚀以将所述器件区的焊盘暴露出来，因此，在上述形成所述开口17的步骤中，所述图案化的光刻胶层也暴露出所述焊盘上待刻蚀去除的所述第一钝化层的材料层15的顶表面；并且，为了将焊盘上的所述第一钝化层的材料层15去除完全，会对所述第一钝化层的材料层15进行过刻蚀。但是，由于所述切割道结构上没有焊盘，在对所述器件区上的所述第一钝化层的材料层15进行过刻蚀的时候，必然会对所述切割道区A1上的所述第一钝化层的材料层15进行过刻蚀，从而导致所述切割道区A1上的所述第一钝化层的材料层15下方的结构受到影响。因此，所述刻蚀停止层14的作用即是避免对所述切割道区A1上的所述刻蚀停止层14下方的结构受到过刻蚀的影响(例如所述虚拟金属层12暴露在刻蚀试剂中，导致所述虚拟金属层12被腐蚀)；并且，在对所述第一钝化层的材料层15和所述刻蚀停止层14的材质进行选择的时候，要求对所述第一钝化层的材料层15的刻蚀选择比高于对所述刻蚀停止层14的刻蚀选择比，以使得所述刻蚀停止层14不被刻蚀或者仅被刻蚀掉部分厚度，进而避免所述刻蚀停止层14下方的结构受到过刻蚀的影响。
当然，如图2a～2f所示，所述晶圆也具有器件区A2，所述器件区A2上的各层结构的形成在后续的半导体器件的制造方法中进行说明。
另外，上述的切割道结构的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的切割道结构的制造方法，包括：提供一晶圆，所述晶圆具有切割道区；形成刻蚀停止层于所述切割道区上；以及，形成第一钝化层于所述刻蚀停止层上，且所述第一钝化层具有暴露所述刻蚀停止层的开口。本发明提供的切割道结构的制造方法在避免刻蚀停止层下方的结构受到过刻蚀的影响的同时，也改善了切割后的晶粒上的裂纹情况，进而避免晶粒的可靠性和良率受到影响。
本发明一实施例提供一种半导体器件，参阅图2f，从图2f中可看出，所述半导体器件包括：位于一晶圆上的器件区A2以及至少一个本发明提供的所述切割道结构，所述切割道结构位于所述器件区A2的外围，即所述切割道区A1位于所述器件区A2的外围，所述器件区A2也具有所述介质层11。
所述器件区A2的所述晶圆上依次覆盖有所述刻蚀停止层14和所述第一钝化层16，且所述第一钝化层16中形成有至少一个焊盘18，所述焊盘18的底面位于所述器件区A2的所述刻蚀停止层14上。所述器件区A2上的所述刻蚀停止层14的下方也形成有所述第二钝化层13；所述器件区A2中还形成有导电接触插栓19，所述导电接触插栓19贯穿所述刻蚀停止层14、所述第二钝化层13和所述介质层11，且所述导电接触插栓19的顶表面与所述焊盘18电接触。
通过对所述第一钝化层16的材料进行刻蚀，使得所述焊盘18的顶表面暴露出来，同时也形成了所述开口17。但是，为了将所述焊盘18上的所述第一钝化层16的材料去除完全，会对所述第一钝化层16的材料进行过刻蚀，根据上述的所述切割道结构中的描述，所述刻蚀停止层14能够避免所述切割道区A1上的所述刻蚀停止层14下方的结构受到过刻蚀的影响。
根据上述的所述切割道结构中的描述，所述开口17使得在对所述切割道结构进行切割的时候，切割的机械力会先作用在所述开口17底部的所述刻蚀停止层14上，产生的微小裂纹会被所述开口17两侧的结构(即所述第一钝化层16)压住，微小裂纹不会延伸到所述器件区A2，从而避免影响所述晶粒的可靠性和良率，进而也避免对封装产品的可靠性和良率产生影响。
综上所述，本发明提供的半导体器件，包括：位于一晶圆上的器件区以及至少一个本发明提供的所述切割道结构，所述切割道结构位于所述器件区的外围。本发明提供的半导体器件避免晶粒的可靠性和良率受到影响，进而也避免对封装产品的可靠性和良率产生影响。
本发明一实施例提供一种半导体器件的制造方法，包括：采用本发明提供的所述切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，所述晶圆还具有器件区，所述切割道结构位于所述器件区的外围；以及，沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒。
下面更为详细的介绍本实施例提供的半导体器件的制造方法：
首先，参阅图2a～2f，采用本发明提供的所述切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，所述晶圆还具有器件区A2，所述切割道结构位于所述器件区A2的外围，即所述切割道区A1位于所述器件区A2的外围，如图2a所示，所述器件区A2也包括所述介质层11。
从图2b中可看出，所述第二钝化层13也形成于所述器件区A2上；从图2c中可看出，所述刻蚀停止层14也形成于所述器件区A2上的所述第二钝化层13上。从图2d中可看出，在形成所述刻蚀停止层14之后，依次形成导电接触插栓19于所述器件区A2中以及形成焊盘18于所述器件区A2上的所述刻蚀停止层14的顶表面上，所述导电接触插栓19贯穿所述刻蚀停止层14、所述第二钝化层13和所述介质层11，且所述导电接触插栓19的顶表面与所述焊盘18电接触。从图2e中可看出，所述第一钝化层的材料层15也形成于所述器件区A2上的所述刻蚀停止层14上，且所述第一钝化层的材料层15将所述焊盘18掩埋在内。从图2f中可看出，通过对所述第一钝化层的材料层15进行刻蚀，使得所述焊盘18的顶表面暴露出来，同时也形成了所述开口17。但是，为了将所述焊盘18上的所述第一钝化层的材料层15去除完全，会对所述第一钝化层的材料层15进行过刻蚀，根据上述的所述切割道结构的制造方法中的步骤S3中的描述，所述刻蚀停止层14能够避免所述切割道区A1上的所述刻蚀停止层14下方的结构受到过刻蚀的影响。
然后，沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒。所述晶粒可以是芯片，也可以是用于制作芯片的一个模块。根据上述的所述切割道结构的制造方法中的步骤S3中的描述，所述开口可以位于所述切割道结构(即所述切割道区上)的中间区域或靠近中间的区域，以使得沿所述开口切割后获得的晶粒包含的部分的所述切割道结构的宽度相同或接近相同；并且，所述开口的宽度可以根据工艺需求进行调整，例如可以根据切割刀具的厚度进行调整，所述开口的宽度大于切割刀具的厚度，以使得切割刀具能够进入所述开口处对所述切割道结构进行切割。
另外，根据上述的所述切割道结构的制造方法中的步骤S3中的描述，所述开口的形成使得在对所述切割道结构进行切割的时候，切割的机械力会先作用在所述开口底部的所述刻蚀停止层上，产生的微小裂纹会被所述开口两侧的结构(即所述第一钝化层)压住，微小裂纹不会延伸到所述器件区，从而避免影响所述晶粒的可靠性和良率，进而也避免对封装产品的可靠性和良率产生影响。
另外，刀具切割可以采用金刚石刀具逐一对准所述切割道结构进行一次横向切割和一次纵向切割，从而分离所述晶粒。具体步骤可以包括：沿每一列的所述切割道结构，先进行横向切割；横向切割完成之后，逆时针或顺时针旋转所述晶圆90°，再沿每一列的所述切割道结构进行纵向切割，完成所述晶粒从所述晶圆的分离。其中，横向和纵向是相对的概念。
另外，上述的半导体器件的制造方法中的各个步骤不仅限于上述的形成顺序，各个步骤的先后顺序可适应性的进行调整。
综上所述，本发明提供的半导体器件的制造方法，包括：采用本发明提供的所述切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，所述晶圆还具有器件区，所述切割道结构位于所述器件区的外围；以及，沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒。本发明提供的半导体器件的制造方法避免晶粒的可靠性和良率受到影响，进而也避免对封装产品的可靠性和良率产生影响。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种切割道结构，其特征在于，形成于一晶圆的切割道区上，所述切割道结构包括：
刻蚀停止层，形成于所述切割道区上；以及，
第一钝化层，形成于所述刻蚀停止层上，且所述第一钝化层具有暴露出所述刻蚀停止层的开口。
2.如权利要求1所述的切割道结构，其特征在于，还包括：第二钝化层，所述第二钝化层形成于所述切割道区上的所述刻蚀停止层的下方。
3.如权利要求1所述的切割道结构，其特征在于，所述开口位于所述切割道区的中间区域；所述开口的宽度为所述切割道区宽度的60％～90％。
4.如权利要求2所述的切割道结构，其特征在于，所述刻蚀停止层的材质包括氮化硅、碳化硅、含氮的碳化硅和含氮氧的碳化硅中的至少一种；和/或，所述第一钝化层和所述第二钝化层的材质包括二氧化硅、氮化硅、氮氧硅、正硅酸乙酯、硼硅玻璃、磷硅玻璃和硼磷硅玻璃中的至少一种。
5.如权利要求1至4中任一项所述的切割道结构，其特征在于，所述切割道区的所述晶圆的结构包括介质层和形成于所述介质层中的虚拟金属层，所述虚拟金属层的顶部被所述介质层暴露出来，所述开口与所述虚拟金属层对准。
6.一种切割道结构的制造方法，其特征在于，包括：
提供一晶圆，所述晶圆具有切割道区；
形成刻蚀停止层于所述切割道区上；以及，
形成第一钝化层于所述刻蚀停止层上，且所述第一钝化层具有暴露所述刻蚀停止层的开口。
7.如权利要求6所述的切割道结构的制造方法，其特征在于，在形成所述刻蚀停止层于所述切割道区上之前，还形成第二钝化层于所述切割道区上。
8.如权利要求6所述的切割道结构的制造方法，其特征在于，所述开口位于所述切割道区的中间区域；所述开口的宽度为所述切割道区宽度的60％～90％。
9.如权利要求6所述的切割道结构的制造方法，其特征在于，形成具有所述开口的所述第一钝化层的步骤包括：
形成覆盖所述刻蚀停止层的第一钝化层的材料层；
形成图案化的光刻胶层于所述第一钝化层的材料层上，所述图案化的光刻胶层暴露出部分宽度的所述第一钝化层的材料层；以及，
刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层，或者，刻蚀去除暴露出的部分宽度的所述第一钝化层的材料层和至少部分厚度的所述刻蚀停止层，以形成具有所述开口的所述第一钝化层。
10.如权利要求6至9中任一项所述的切割道结构的制造方法，其特征在于，所述切割道区的所述晶圆的结构包括介质层和形成于所述介质层中的虚拟金属层，所述虚拟金属层的顶部被所述介质层暴露出来，所述开口与所述虚拟金属层对准。
11.一种半导体器件，其特征在于，包括：位于一晶圆上的器件区以及至少一个如权利要求1至5中任一项所述的切割道结构，所述切割道结构位于所述器件区的外围。
12.如权利要求11所述的半导体器件，其特征在于，所述器件区的所述晶圆上依次覆盖有所述刻蚀停止层和所述第一钝化层，且所述第一钝化层中形成有至少一个焊盘，所述焊盘的底面位于所述器件区的所述刻蚀停止层上。
13.一种半导体器件的制造方法，其特征在于，包括：
采用权利要求6至10中任一项所述的切割道结构的制造方法，形成至少一个切割道结构于一晶圆上，所述晶圆还具有器件区，所述切割道结构位于所述器件区的外围；以及，
沿所述切割道结构中的开口切割所述晶圆，以形成包含所述器件区和部分所述切割道结构的晶粒。
CN201910960365.1A 2019-10-10 2019-10-10 切割道结构及其制造方法、半导体器件及其制造方法 Pending CN110660757A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910960365.1A CN110660757A (zh) 2019-10-10 2019-10-10 切割道结构及其制造方法、半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910960365.1A CN110660757A (zh) 2019-10-10 2019-10-10 切割道结构及其制造方法、半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110660757A true CN110660757A (zh) 2020-01-07

Family

ID=69040478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910960365.1A Pending CN110660757A (zh) 2019-10-10 2019-10-10 切割道结构及其制造方法、半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110660757A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831774A (zh) * 2022-12-08 2023-03-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆处理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN105826251A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 切割方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102087992A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 接触孔的形成方法
CN105826251A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 切割方法
CN105895582A (zh) * 2015-01-26 2016-08-24 中芯国际集成电路制造(上海)有限公司 芯片切割方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115831774A (zh) * 2022-12-08 2023-03-21 湖北三维半导体集成创新中心有限责任公司 一种晶圆处理方法
CN115831774B (zh) * 2022-12-08 2023-08-01 湖北三维半导体集成创新中心有限责任公司 一种晶圆处理方法

Similar Documents

Publication Publication Date Title
US10741505B2 (en) Method of manufacturing semiconductor device and semiconductor device
US7985661B2 (en) Semiconductor die singulation method
US7279775B2 (en) Semiconductor die with protective layer and related method of processing a semiconductor wafer
US10490514B2 (en) Semiconductor devices
US7989319B2 (en) Semiconductor die singulation method
US7838424B2 (en) Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
US8012857B2 (en) Semiconductor die singulation method
US11769727B2 (en) Semiconductor memory device
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
TWI512897B (zh) 半導體晶片分割方法
US11532589B2 (en) Semiconductor wafer and method of manufacturing the same
US11456236B2 (en) Vertical semiconductor devices including vertical memory cells and peripheral circuits under the vertical memory cells
CN114446876B (zh) 晶圆切割方法
KR20010048331A (ko) 반도체소자의 퓨즈부 형성방법
TWI813664B (zh) 半導體裝置以及製造半導體裝置的方法
US11917815B2 (en) Semiconductor and manufacturing method of the same
US20230076238A1 (en) Semiconductor chip with stepped sidewall, semiconductor package including the same, and method of fabricating the same
US11600632B2 (en) Vertical memory with simplified integration
CN110660757A (zh) 切割道结构及其制造方法、半导体器件及其制造方法
US7439161B2 (en) Semiconductor device and method for manufacturing the same
US7052977B1 (en) Method of dicing a semiconductor wafer that substantially reduces the width of the saw street
KR100338956B1 (ko) 반도체칩의 패드영역 형성방법
KR100702119B1 (ko) 반도체소자의 본딩패드 및 그 제조방법
KR20060028972A (ko) 반도체 소자의 랜딩 플러그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200107

RJ01 Rejection of invention patent application after publication