TWI512897B - 半導體晶片分割方法 - Google Patents

半導體晶片分割方法 Download PDF

Info

Publication number
TWI512897B
TWI512897B TW099140643A TW99140643A TWI512897B TW I512897 B TWI512897 B TW I512897B TW 099140643 A TW099140643 A TW 099140643A TW 99140643 A TW99140643 A TW 99140643A TW I512897 B TWI512897 B TW I512897B
Authority
TW
Taiwan
Prior art keywords
wafer
opening
semiconductor
semiconductor wafer
substrate
Prior art date
Application number
TW099140643A
Other languages
English (en)
Other versions
TW201126648A (en
Inventor
Gordon M Grivna
Michael J Seddon
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/689,098 external-priority patent/US7989319B2/en
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201126648A publication Critical patent/TW201126648A/zh
Application granted granted Critical
Publication of TWI512897B publication Critical patent/TWI512897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

半導體晶片分割方法
本發明總體上涉及電子器件，更具體地說是涉及了形成半導體的方法。
在過去，半導體工業利用各種不同的方法和裝置來從半導體晶圓分割個別半導體晶片，從其上製造了晶片。典型地，一種被稱作劃片(scribing)或者切塊的技術被用來使用金剛石切削輪或者晶圓鋸(wafer saw)沿著在個別晶片之間的、晶圓上所形成的劃片柵格部分地或者完全地貫穿晶圓進行切削。為了顧及切削工具的對齊和寬度，每個劃片柵格通常具有大的寬度，一般在大約一百五十(150)微米左右，其消耗了半導體晶圓中很大的一部分。另外，在整個半導體晶圓上，為所有的劃片柵格進行劃片所需要的時間可能會超過一個小時。這一時間降低了製造領域中的產量和製造能力。
另一種分割個別半導體晶片的方法是，使用鐳射沿著劃片柵格貫穿晶圓進行切削。然而，鐳射劃片難以控制，並會因此導致不均勻的分離。鐳射劃片還需要昂貴的鐳射裝置以及操作人員使用的保護裝置。而且，有報導稱鐳射劃片會降低晶片的強度，這是因為在分割期間，鐳射熔化了沿晶片周緣的晶體結構。
相應地，可取的是有一種能夠從半導體晶圓分割晶片的方法，其可增加晶圓上半導體晶片的數量；提供更加均勻的分割；減少執行分割的時間；並且具有更窄的劃片線。
為了容易和清楚地說明，在圖中的元件不必是成比例的，並且在不同圖中相同的參考標記指示相同的元件。另外，出於易於描述的目的省略了公知步驟和元件的描述和細節。為了使附圖清楚，將設備結構中的摻雜區域示出為一般具有直線的周緣和角度精確的棱角。然而，本領域中的技術人員要理解的是，由於摻雜物的擴散和活化，摻雜區域的周緣可能一般不是直線的，並且其棱角可能沒有精確角度。將由本領域中的技術人員領會到的是，使用單詞「近似地」或「大致上」意味著，預計有參數的元件值非常接近一設定值或設定位置。然而，正如在本領域中公知的一樣，總是會有輕微的差異，其阻止所述值或位置不會嚴格地與設定值相同。在本領域中，相對於和描述一樣的理想目標，可接受多達至少百分之十(10%)(以及關於半導體摻雜濃度多達半分之二十(20%))的差異作為合理差異。
圖1是圖解說明了半導體晶圓10的簡化平面視圖，所述半導體晶圓10具有複數個半導體晶片，諸如晶片12、14、和16，其形成在該半導體晶圓10上。晶片12、14、和16在晶圓10上相互間隔開，這在間隔中形成分割線，諸如分割線13和15。正如本領域中所公知的一樣，複數個半導體晶片中的全部一般在所有側面上都相互分離，這通過按區域形成分割線，諸如線13和15。
圖2示出沿截線2-2取得的、圖1中晶圓10的放大的橫截面部分。出於使附圖及其描述清楚的目的，所示截線2-2僅橫截晶片12和晶片14和16的一些部分。晶片12、14、和16可以是任何類型的半導體晶片，其包括二極體、縱向電晶體、橫向電晶體、或者包括各種不同類型半導體器件的積體電路。半導體晶片12、14、和16一般包括半導體基底18，其可具有形成在基底18內的摻雜區域，以便形成半導體晶片的主動部分和被動部分。在圖2中示出的橫截面部分沿每個晶片12、14、和16的接觸墊24取得。接觸墊24一般是金屬的，其形成在半導體晶片上，以便提供在半導體晶片與半導體晶片外部元件之間的電接觸。例如，接觸墊24可被形成以接收可被隨後連接到墊24上的焊線，或者可被形成以接收可被隨後連接到墊24上的焊球或者其他類型的互連結構。基底18包括塊基底19，其具有形成在塊基底19表面上的外延層20。一部分外延層20可被摻雜，以形成摻雜區域21，該區域則被用來形成半導體晶片12、14、或16的主動部分和被動部分。層20和/或區域21可在一些實施方式中被省略，或者可處於晶片12、14、或16的其他區域中。典型地，介電質23在基底18的頂面上形成，以便將墊24從個別半導體晶片的其他部分隔離，並且將每個墊24從相鄰半導體晶片絕緣。介電質23通常為在基底18的表面上形成的二氧化矽薄層。接觸墊24一般是金屬的，其中接觸墊24的一部分與基底18電接觸，並且其另一部分在介電質23的一部分上形成。在形成了包括金屬接觸和相關中間層介電質(未顯示)的晶片12、14、和16之後，典型地，在全部複數個半導體晶片上形成介電質26，以作用為關於晶圓10，以及關於每個個別半導體晶片12、14、和16的鈍化層。介電質26通常在晶圓10的整個表面上形成，諸如藉由毯覆性介電質沉澱的方式，並且在一些實施方式中可在接觸墊24下面形成。介電質26的厚度一般大於介電質23的厚度。
圖3示出在從晶圓10分割晶片12、14、和16的過程中一個隨後階段上，圖2中晶圓10的橫截面部分。在形成介電質26的鈍化層之後，由虛線示出的遮罩32可被應用到基底18的表面，並且被圖案化以形成開口，該開口暴露了覆蓋在每個墊24以及覆蓋在晶圓10的一些部分上的介電質26的一些部分，所述晶圓10的一些部分上形成了分割線，諸如分割線13和15。之後，穿過遮罩32中的開口蝕刻介電質26和23以暴露在其下面的墊24和基底18的表面。在形成分割線諸如線13和15的區域中形成貫穿介電質26和23的開口，其作用為分割開口28和29。穿過覆蓋在墊24上的介電質26形成的開口作用為接觸開口。較佳地使用選擇性地蝕刻介電質比蝕刻金屬要快的工藝來執行蝕刻過程。所述蝕刻過程蝕刻介電質一般比其蝕刻金屬至少快十(10)倍。用於基底18的材料較佳為矽，而用於介電質26的材料較佳為二氧化矽或氮化矽。介電質26的材料還可以是其他介電質材料，其能夠被蝕刻但同時不會蝕刻墊24的材料，諸如聚醯亞胺。墊24的金屬作用為蝕刻停止層，其防止墊24的暴露部分因蝕刻而被移除。在較佳的實施方式中，使用氟基的各向異性的反應離子蝕刻過程。
在形成了貫穿介電質26的開口之後，遮罩32被移除，並且使基底18變薄以從基底18的底面17移除材料，並且減小基底18的厚度。一般來說，將基底18變薄至不大於大約一百到二百(100到200)微米的厚度。對本領域中的技術人員而言，這種變薄程式是公知的。在使晶圓10變薄之後，包括了基底18的底面17的晶圓10的底面可用金屬層27來金屬化。在一些實施方式中，可省略這種金屬化步驟。隨後，晶圓10通常被連接到輸送帶或者承載帶30上，其有助於在分割了複數個晶片之後支撐所述複數個晶片。對本領域中的技術人員而言，這種承載帶是公知的。
圖4示出在從晶圓10中分割半導體晶片12、14、和16的過程中一個隨後階段上的晶圓10。穿過在介電質26中形成的分割開口28和29蝕刻基底18。該蝕刻過程使分割開口28和29從基底18頂面開始延伸，並完全貫穿基底18。該蝕刻過程通常使用化學作用來執行，所述化學作用以遠高於蝕刻介電質或金屬的速率來選擇性地蝕刻矽。該蝕刻過程蝕刻矽一般比其蝕刻介電質或金屬至少快五十(50)倍，且較佳為快一百(100)倍。典型地，使用各向同性和各向異性的蝕刻條件的組合的深反應離子蝕刻系統被用來蝕刻從基底18的頂面開始完全貫穿基底18的底面的開口28和29。在較佳的實施方式中，使用一種通常被稱為Bosch過程的過程，以便各向異性地蝕刻貫穿基底18的分割開口28和29。在一個示例中，晶圓10在Alcatel深反應離子蝕刻系統中使用Bosch過程進行蝕刻。
分割開口28和29的寬度一般為五到十(5-10)微米。這樣一個寬度足以確保能夠形成完全貫穿基底18的開口28和29，並且該寬度還要足夠窄，以便能夠在短時間間隔內形成開口。典型地，能夠在近十五到三十(15到30)分鐘的時間間隔內形成貫穿基底18的開口28和29。因為晶圓10的所有分割線是同時形成的，所以能夠在近十五到三十(15到30)分鐘的相同時間間隔內形成跨越晶圓10的所有分割線。之後，晶圓10由承載帶30支撐，同時該晶圓10被帶到一個選擇和放置裝置35上，利用該裝置可從晶圓10移除每個個別的晶片。典型地，裝置35具有基座或其他工具，其朝上推動每個被分割的晶片，諸如晶片12，以便將其從承載帶30釋放，並一直上升到達真空撿拾器(未顯示)，其將該分割的晶片移除。在選擇和放置過程期間，位於開口28和29下面的薄金屬底層27的一部分斷裂，並被留在帶30上。
圖5示出半導體晶片42、44、和46的放大橫截面部分，所述半導體晶片在晶圓10上形成並且是圖1-4的描述中所說明的晶片12、14、和16的可供選擇的實施方式。在基底18的頂面上形成介電質23之後並且在形成墊24之前的製造狀態上(圖1)示出晶片42、44、和46。除了晶片42、44、和46每個都具有各自的隔離溝槽50、54、和58之外，這些晶片42、44、和46類似於晶片12、14、和16，所述隔離溝槽圍繞晶片並且將其從相鄰的晶片隔離。溝槽50、54、和58一般是靠近每個晶片的外側周緣形成的。溝槽50、54、和58被形成從基底18的頂面延伸第一距離進入塊基底19。每個溝槽50、54、和58一般被形成為進入基底19的開口，該開口具有在開口側壁上形成的介電質，並且一般用介電質或其他材料，諸如矽或多晶矽來填充。例如，溝槽50可包括在溝槽開口側壁上的二氧化矽介電質51，並可用多晶矽52填充。相類似地，溝槽54和58各自包括在溝槽開口側壁上的二氧化矽介電質55和59，並可用多晶矽56和60填充。分割線43在溝槽50與54之間形成，並且分割線45在溝槽50與58之間形成。溝槽50和54鄰近分割線43形成，並且溝槽50和58鄰近分割線45形成。對於本領域中的技術人員而言，形成溝槽50、54、和58的方法是公知的。應當注意的是，溝槽50和54僅用作說明目的，並且能夠是任何數量的、各種形狀、大小的隔離槽區(tub)或溝槽，或其組合。
圖6根據本發明示出從晶圓10分割半導體晶片42、44、和46的過程中一個隨後階段上的晶圓10。在形成溝槽50、54、和58之後，形成晶片42、44、和46的其他部分，包括：形成接觸墊24，以及形成覆蓋晶片42、44、和46的介電質26。介電質26一般還覆蓋晶圓10的其他部分，其中包括要形成分割線43和45的基底18的部分。之後，應用並圖案化遮罩32以暴露位於下面的、要形成分割線和接觸開口處的介電質26。穿過遮罩32中的開口蝕刻介電質26，以暴露在下面的墊24和基底18的表面。被形成貫穿要形成分割線(諸如線43和45)的區域中的介電質26的開口作用為分割開口47和48。用來形成貫穿介電質23和26的開口47和48的蝕刻過程與用來形成介電質23和26中的開口28和29(圖3)的過程大致相同。較佳地形成開口47和48，使得在相應溝槽50、54、和58的側壁上的介電質51、55、和59不位於開口47和48的下面，使得這些介電質在隨後形成分割線43和45的操作中不會被影響。
在形成貫穿介電質26的開口47和48之後，遮罩32被移除，並且基底18被變薄，以及用金屬層27金屬化，正如此前在圖3的描述中所說明的一樣。在一些實施方式中，這種金屬化的步驟可被省略。而在金屬化之後，晶圓10通常被連接到承載帶30。
圖7示出晶圓10中分割半導體晶片42、44、和46的過程中一個隨後階段上的晶圓10。穿過在介電質26中形成的分割開口47和48蝕刻基底18。該蝕刻過程使分割開口47和48延伸，即從基底18的頂面開始完全貫穿基底18。開口47和48通常離介電質51、55、和59至少0.5微米。蝕刻過程通常是各向同性的蝕刻，其以遠高於蝕刻介電質或金屬的速率選擇性地蝕刻矽，該速率一般比蝕刻介電質或金屬的速率至少要快五十(50)倍，而較佳為快一百(100)倍。因為溝槽側壁上的介電質保護基底18的矽，所以能夠使用各向同性的蝕刻。與使用Bosch過程或有限使用Bosch過程所獲得的蝕刻量相比，所述各向同性的蝕刻的蝕刻量要高得多。然而，該各向同性的蝕刻典型地從下部切削位於溝槽50、54、和58下面的基底19的一些部分。典型地，使用氟化學作用的下游蝕刻被用來從基底18的頂面開始完全貫穿基底18的底面蝕刻開口28和29，並且暴露位於開口28和29下面的層27的一部分。在一個示例中，以使用了完全各向同性蝕刻的深反應離子蝕刻系統來蝕刻晶圓10，所述深反應離子蝕刻系統可向各個不同的製造商購買，其中所包括一種系統FL 33716可向位於10050 16th Street North St. Petersburg的PlasmaTherm,LLC購買。在另一些實施方式中，各向同性的蝕刻可被用於大多數的蝕刻，而各向異性的蝕刻則可用於蝕刻的另一個部分(Bosch過程)。例如，可使用各向同性的蝕刻，直到開口28和29的延伸深度大體上與溝槽50、54、和58深度相同為止，並且之後可使用各向異性的蝕刻以防止從下部切削溝槽50、54、和58。
分割開口47和48的寬度一般大約和開口28和29的寬度相同。可用類似於移除晶片12、14、和16的方式，從帶30移除晶片42、44、和46。
在另一個實施方式中，可以用第一距離將溝槽50和58間隔開，所述距離足以允許標準的劃片工具或晶圓鋸延伸貫穿開口48。因此，位於開口48下面的層27的部分可藉由劃片工具或晶圓鋸割斷；或者為了使開口47和48以下的晶圓10斷裂藉由在滾筒上彎曲而沿開口47和48進行分離；或者用其他技術諸如鐳射劃片，等等進行移除。溝槽50和54可具有相類似的間隔，其有助於以相類似的方式割斷位於下面的層27的部分。對於使用劃片工具對層27進行劃片的方法而言，層27可沿劃片工具的路徑斷裂以完成分離。之後，可藉由標準的選擇和放置技術從帶30移除晶片42、44、和46。這些方法有助於分離和分割晶片42、44、和46。
可供選擇地，當開口47和48的深度達到溝槽50、54、和58的底部或者剛好經過溝槽的底部時，可終止各向同性的蝕刻。之後，基底19的暴露部分可用劃片工具劃片，或者用晶圓鋸鋸切，以便完成晶片的分離或者用其他技術諸如鐳射切削，等等將晶片移除。鋸切技術可被延長以貫穿金屬層27進行鋸切。當基底19的材料沿著由劃片工具形成的路徑斷裂時，劃片技術將使層27斷裂。
本領域中的技術人員將領會到的是，使用溝槽50、54、和58來分割晶片會產生具有光滑側壁的晶片42、44、和46，其藉由溝槽的介電質側壁與晶片的外部元件絕緣。所述介電質形成晶片側壁上的介電質材料。由溝槽介電質所提供的絕緣能夠降低晶片和外部元件之間的漏電流。該結構還能夠提高晶片的擊穿電壓。相比於鐳射分割晶片方法，使用溝槽50、54、和58還能夠提高晶片的強度。
再次參考用來使開口47和48延伸進入基底19的蝕刻技術，本領域中的技術人員將領會到的是，各向同性的蝕刻的蝕刻速度比各向異性的蝕刻快，因此，使用各向同性蝕刻以快速移除開口的材料，直到開口47和48的延伸深度與溝槽50、54、和58一樣深為止。隨後，使用各向異性的蝕刻防止從下部切削溝槽50、54、和58。因此，緊接使用各向同性的蝕刻之後的各向異性的蝕刻提供了高的產量和好的橫向控制，甚至是對於比溝槽50、54、和58深的開口47和48的部分也是如此。
圖8示出分割在半導體晶圓10上形成的半導體晶片71、72、和73的另一個可供選擇的方法的示例實施方式中的一個階段。圖8在基底18的頂面上形成介電質23之後和在形成墊24之前的製造狀態上(圖2)示出晶片71-73的放大橫截面部分。除了晶片71-73具有圍繞晶圓10上的每個晶片的單個隔離溝槽79之外，這些晶片71-73類似於晶片42、44、和46。
正如將在下文中看到的一樣，一個從晶圓10分割半導體晶片的方法的例子包括：提供半導體晶圓，諸如晶圓10，其具有半導體基底，例如基底18，並且還具有在半導體基底上形成的複數個半導體晶片，其中半導體晶片藉由半導體晶圓的一些部分被相互分離，並且其中所述半導體晶圓的一些部分在要形成分割線，諸如線13和15的位置上；在所述半導體晶圓的一些部分上形成溝槽諸如溝槽79，其中所述溝槽圍繞複數個半導體晶片中每一個的周邊，包括在溝槽側壁上形成介電質層，和在溝槽內形成填充材料，並且填充材料毗連側壁上的介電質層；形成覆蓋複數個半導體晶片一些部分的鈍化層，諸如層26；蝕刻貫穿鈍化層以及任何位於下面的層的第一開口，例如開口82，以便至少暴露溝槽的填充材料；並且蝕刻第二開口諸如開口81，其貫穿填充材料並且貫穿位於填充材料下面的半導體基底中任何部分，使得第二開口從半導體晶圓的表面開始延伸完全貫穿半導體基底，其中第二開口的蝕刻是穿過第一開口執行的。
所述方法的另一個實施方式還包括形成溝槽開口，其從半導體基底表面開始延伸第一距離進入半導體基底，其中半導體基底的第一部分位於溝槽開口下面，並且其中所述溝槽開口具有側壁和底部；在溝槽開口側壁上以及溝槽開口底部上形成介電質層，並且在側壁之間留出溝槽開口中一部分作為未使用空間；移除溝槽開口底部上的介電質；並且毗連在溝槽側壁上的介電質層用填充材料來填充溝槽開口的未使用空間。
除了溝槽79延伸圍繞晶片71-73中每一個的周邊，以及在晶圓10上形成的任何其他晶片的周邊之外，溝槽79的形成類似於溝槽50、54、或58中的任一個，其在圖5-7的描述中已說明過了。形成溝槽79以包括介電質襯墊80，諸如二氧化矽，其在溝槽79的側壁和底部上。在較佳的實施方式中，移除介電質襯墊80的底部，使得溝槽79的底部打開，正如以虛線84示出的一樣。移除襯墊80底部的一個實例方法包括：應用具有暴露了溝槽79的開口的遮罩85，以及實施各向異性的蝕刻，諸如墊塊蝕刻(spacer etch)，該蝕刻貫穿襯墊80的底部。可選擇性地蝕刻矽上的介電質，以便防止破壞位於溝槽79下面的基底18部分。一般來說，在移除襯墊80的底部之後移除遮罩85。在移除溝槽79的底部之後，用填充材料81填充溝槽79的剩餘開口。填充材料81一般是矽基材料，諸如多晶矽，以便促進隨後過程步驟，正如此後將看到的一樣。
本領域中的技術人員將領會的是，晶片71-73中的任何一個還可具有在晶片內部的其他溝槽，諸如溝槽78，並且形成這些溝槽時可使用的過程操作與形成溝槽79時所使用的相類似。依賴於將要提供的功能，溝槽78可保持底部氧化物，或者使底部氧化物被移除。例如，可用摻雜的多晶矽填充溝槽78，並且提供諸如到金屬層27(未顯示在圖8中)或者到基底18底部或背面上的另一個觸點的低阻抗基底觸點或背面觸點。然而，溝槽78的較佳實施方式不具有被移除的底部，並且溝槽78較佳在晶片內部且不圍繞晶片的外側周邊。因此，溝槽79可與溝槽78，或其他相類似溝槽同時形成，由此降低製造成本。正如本領域中的技術人員可理解的一樣，晶片71-73可具有在基底18上或者其以內形成的各種不同的主動或被動元件。
溝槽79在分割線76和77內形成，並且較佳是在這些分割線的中部，使得溝槽79的中部近似為分割線的中部。正如此後將看到的一樣，將近似穿過溝槽79中部發生分割。
圖9示出從晶圓10中分割半導體晶片71-73的示例方法中一個隨後階段上的晶圓10。在形成溝槽79之後，形成晶片71-73的其他部分，包括：形成接觸墊24和形成覆蓋晶片71-73的介電質26。介電質26一般還覆蓋晶圓10的其他部分，其包括要形成分割線77和76的基底18的部分。之後，應用並圖案化遮罩87以暴露位於下面的、要形成分割線76和77，以及接觸開口處的介電質26。遮罩87類似於圖3中示出的遮罩32；然而，遮罩87的位置通常稍有不同。遮罩87中要形成分割線76和77的開口也在溝槽79以上。穿過遮罩87中的開口蝕刻介電質26以暴露位於下面的溝槽79內的填充材料81。典型地，所述蝕刻還暴露位於下面的墊24。被形成貫穿要形成分割線，諸如線76和77的區域中的介電質26的開口作用為分割開口82和83。用來穿過介電質26形成開口82和83的蝕刻過程與用來在介電質23和26中形成開口28和29(圖3)的過程大體相同。典型地形成開口82和83，使得相應溝槽79側壁上的介電質襯墊80位於開口82和83的下面，然而，只要暴露了材料81，就不必再暴露介電質襯墊80了。典型地，因為是橫截面視圖，所以儘管開口82和83是圍繞晶片71-73的單個開口的兩部分，但仍被示出為兩個開口。
在形成貫穿介電質26的開口82和83之後，遮罩87被移除，正如藉由虛線所示出的一樣，並且基底18被變薄，正如虛線86所示出的一樣。所述變薄移除位於溝槽79下面的基底18中的大部分。基底18一般不會被一直向上變薄至溝槽79的底部，這是因為介電質襯墊80的介電質材料可能破壞用來變薄晶圓10的工具，或者可能導致刮花晶圓10。較佳地，基底18被變薄，直到溝槽79距基底18的底部大約二到五(2-5)微米為止。在一些實施方式中，基底18可被變薄，直到暴露溝槽79的底部為止。之後，基底18的底面用金屬層27金屬化，正如此前在圖3的描述中所說明的一樣。在一些實施方式中可省略這種金屬化步驟。隨後，晶圓10通常被連接到共用承載基底或者共用載體，諸如承載帶30。
圖10示出從晶圓10中分割晶片71-73的方法的實施方式的例子中一個隨後階段上的晶圓10。形成貫穿填充材料81的第二開口以形成貫穿基底18的分割線76和77。與圖4的描述中所說明的蝕刻相類似，較佳地，使用介電質26作為遮罩穿過分割開口82和83蝕刻基底18。蝕刻過程形成貫穿材料81的開口。典型地，蝕刻大致上移除所有的材料81，以延伸分割線76和77，其從基底18的頂面開始完全貫穿溝槽79的填充材料81。蝕刻過程通常是各向同性的蝕刻，其以遠高於蝕刻介電質或金屬的速率選擇性地蝕刻矽，該速率一般比蝕刻介電質或金屬的速率至少要快五十(50)倍，而較佳為快一百(100)倍。因為對介電質上的矽而言，所述蝕刻步驟是選擇性的，因此，填充材料81被移除，而不會蝕刻溝槽79側壁上的介電質襯墊80。因此，溝槽79側壁上的介電質襯墊80保護基底18的矽不受各向同性的蝕刻。與使用Bosch過程或有限使用Bosch過程所獲得的蝕刻量相比，所述各向同性的蝕刻的蝕刻量要高得多。該各向同性的蝕刻過程蝕刻貫穿填充材料81和位於溝槽79下面的基底18的任何部分。因此，各向同性的蝕刻快速蝕刻貫穿溝槽79和任何位於其下面的基底18的部分，由此分割晶片71-73。快速的蝕刻改善了產量並降低了製造成本。本領域中的技術人員將領會到的是，填充材料81中的矽基材料還降低了介電質襯墊80和基底19的材料上的應力。
沿貫穿溝槽79的分割線76和77分割晶片71-73導致分割線僅佔用了半導體晶圓上很小的空間。例如，包括填充材料81的溝槽79的寬度典型為僅大約三(3)微米寬。因此，分割線76和77可僅為大約三微米寬，而不是在其他晶片分割方法，諸如劃片或晶圓鋸方法中的一百微米寬。對於本領域中的技術人員而言很明顯的是，可省略使晶圓10變薄的步驟，並且可繼續對材料81的蝕刻直到開口82和83延伸貫穿晶圓10為止。
正如圖4的描述中所說明的一樣，選擇和放置工具可用來使位於開口82和83下面的金屬層27的任何部分斷裂，以便完成晶片71-73的分割。本領域中的技術人員將領會到的是，還可使用其他方法來割斷分割線76和77內的金屬層27。例如，可在應用帶30之前，可沿著層27的底側對金屬層27進行劃片，因此當執行選擇和放置動作時，將沿著這條線割斷層27。可供選擇地，可在應用帶30之前，從層27的背面蝕刻位於分割線76和77下面的層27的部分。所述層27的蝕刻分割層27。割斷層27的另一種方法是向位於晶圓10下面的帶30的部分上吹送空氣射流。空氣將導致帶30向上伸展並割斷層27，即在位於分割線76和77下面的層27的部分中割斷。另外，可將一未被顯示出的第二承載帶放到晶圓10的正面。然後，可將帶30移除。移除帶30的步驟將割斷層27，即在位於分割線76和77下面的層27的部分中割斷。這些割斷層27的可供選擇的方法中的任何一個可用於此處所描述的分割方法中的任何一個。
圖11示出已在圖1和2-4的描述中說明過了的分割半導體晶片12、14、和16的另一個可供選擇的方法的示例實施方式中的一個階段。
正如以下將要看到的一樣，從半導體晶圓分割半導體晶片的一種方法的例子包括：提供具有半導體基底的半導體晶圓，所述半導體基底具有第一厚度、頂面、底面、以及複數個半導體晶片，所述半導體晶片在半導體基底上形成，並且藉由在要形成分割線處的半導體晶圓的部分相互分離開；形成覆蓋複數個半導體晶片的分割遮罩層，諸如AlN 93；形成貫穿分割遮罩層的開口；形成貫穿位於下面的層的開口並暴露半導體基底表面中一部分；以及使用分割遮罩層中的開口作為遮罩，同時蝕刻第一開口使其從半導體基底表面的暴露部分延伸，並完全貫穿半導體晶圓。
所述方法的另一個實施方式還包括：先於使用分割遮罩層中的開口作為遮罩的步驟，將半導體晶圓連接到承載帶；並且還包括使用選擇和放置裝置以分離承載帶，並且從複數個半導體晶片的其他晶片中分離複數個半導體晶片的一個半導體晶片。
所述方法的另一個實施方式包括：形成分割遮罩層，其為材料是金屬化合物、氮化鋁、氮化鈦、金屬-矽化合物、矽化鈦、矽化鋁、聚合物、或聚醯亞胺中一種的層。
在如圖2的描述中所說明的，在基底18的頂面形成介電質23之後並隨後形成墊24和介電質26的製造狀態上示出晶片12、14、和16。在形成介電質26之後，形成分割遮罩以促進形成貫穿基底18的開口而不會蝕刻位於下面的層，諸如介電質26的部分。在較佳的實施方式中，用氮化鋁(AlN)形成分割遮罩。在該較佳實施方式中，AlN層91至少要形成在介電質26上。一般來說，要應用層91以覆蓋所有的晶圓10。
圖12示出圖11中晶圓10的橫截面部分，其在從晶圓10分割晶片12、14、和16的方法的一個較佳實施方式的例子中的隨後階段上。在形成AlN層91之後，遮罩32可被應用到基底18的表面，並且被圖案化以形成開口，其暴露介電質26的一些部分，這些部分覆蓋每個墊24，並且還覆蓋要形成分割線，諸如分割線13和15處的晶圓10的一些部分。
為了形成遮罩32，在晶圓10上應用攝影遮罩材料，並隨後將晶圓10暴露在光，諸如紫外光中以改變所述遮罩材料被暴露部分的化學成分，以便形成具有開口的遮罩32，所述開口覆蓋在要形成分割線以及要形成墊24的位置上。然後使用顯影劑移除遮罩材料的未暴露部分，由此留下帶有開口28和29的遮罩32，所述開口28和29覆蓋在要形成各自分割線13和15的位置上。已經發現的是，可使用一種基於氫氧化銨的顯影劑也可產生移除AlN層91位於遮罩材料的未暴露部分以下的一部分的顯影劑。以虛線92示出層91的被移除部分，並且將層91的剩餘部分識別為AlN 93。正如下文中將要看到的一樣，AlN 93作用為分割遮罩。
圖13示出圖12中晶圓10的橫截面部分，其在從晶圓10分割晶片12、14、和16的方法的一個可供選擇實施方式的例子中的另一個隨後階段上。穿過遮罩32和AlN 93中的開口來蝕刻介電質26和23，以便暴露位於下面的墊24和基底18的表面。在要形成分割線，諸如線13和15的區域中形成貫穿AlN 93和介電質26和23的開口作用為分割開口28和29。所述被形成貫穿了覆蓋墊24的介電質26的開口作用為接觸開口。較佳地執行蝕刻過程，其中使用的過程選擇性地比蝕刻金屬快地蝕刻矽基介電質諸如二氧化矽或氮化矽。所述蝕刻過程蝕刻矽基介電質一般比其蝕刻金屬至少快十(10)倍。墊24的金屬作用為蝕刻停止層，其防止墊24的暴露部分因蝕刻而被移除。在較佳的實施方式中，正如上文中所說明的，使用氟基的各向異性的反應離子蝕刻。
在形成了貫穿介電質26和23的開口之後，如虛線所示出的，通常移除遮罩32。正如通過虛線86示出的，基底18一般被變薄以從基底18的底面移除材料，並且減少基底18的厚度。一般來說，將基底18變薄至不大於大約為二十五到四百(25到400)微米的厚度，並且較佳為在大約五十到二百五十(50-250)微米之間。對於本領域中的技術人員而言，這種變薄程式是公知的。在晶圓10被變薄之後，可用金屬層27來金屬化晶圓10的背面。在一些實施方式中，可省略這種金屬化步驟。隨後，晶圓10通常被連接到輸送帶或者承載帶30上，其有助於在分割了複數個晶片之後支撐所述複數個晶片。
圖14示出從晶圓10分割半導體晶片12、14、和16的可供選擇的方法的示例實施方式中的一個隨後階段上的晶圓10。使用AlN 93作為遮罩，以蝕刻貫穿分割開口28和29的基底18。AlN 93保護介電質26不受蝕刻的影響。AlN 93可具有大約五十到三百(50-300)埃的厚度，並且仍然保護介電質26。較佳地，AlN 93厚度為大約二百(200)埃。蝕刻過程使分割開口28和29從基底18的頂面開始延伸，並完全貫穿基底18。如圖4的描述中所說明的Bosch過程一樣，所述蝕刻過程通常使用化學作用來執行，所述化學作用以遠高於蝕刻介電質或金屬的速率來選擇性地蝕刻矽。之後如圖4的描述中所說明的一樣，可從帶30移除晶片12、14、和16。
因為AlN 93是介電質，其可被留在晶片12、14、和16上。在另一些實施方式中，可在貫穿基底18，諸如藉由使用顯影劑進行蝕刻之後移除AlN 93；然而，這需要額外的處理步驟。使用光遮罩顯影劑來移除層91的被暴露部分節省了處理步驟，由此降低了製造成本。使用AlN 93作為遮罩，保護介電質26不受由蝕刻操作造成的影響。
本領域中的技術人員將領會到的是，可在此處所描述的分割方法的任何一個中使用AlN 93作為分割遮罩以保護介電質26，所述分割方法包括圖5-7的描述中所說明的方法，諸如圖15中示出的方法，並且AlN 93還可被用於圖8-10的描述中所說明的方法。
在另一些實施方式中，可用除了AlN之外的其他材料形成分割遮罩。這些用於分割遮罩的其他材料是那些大致上不會被用來蝕刻基底18的矽的過程蝕刻的材料。因為用來蝕刻基底18的蝕刻程式蝕刻矽比蝕刻金屬快，所以可使用金屬化合物作為形成分割遮罩的材料。這種金屬化合物的例子包括：AlN、氮化鈦、氧化鈦、氮氧化鈦、以及其他金屬化合物。在使用除AlN以外的金屬化合物的例子中，可類似於層91來應用金屬化合物層。然後，可使用遮罩32來圖案化金屬化合物層，以便形成在該金屬化合物中的開口。之後，可移除遮罩32，並且所述金屬化合物的剩餘部分能夠在蝕刻基底18期間保護位於下面的層，諸如介電質26。所述金屬化合物可被留在隨後要分割的晶片上，或者可在完成分割之前，諸如在從帶30分離晶片之前被移除。
另外，還可使用矽-金屬化合物來形成分割遮罩，這是因為金屬-矽化合物中的金屬會防止蝕刻繼續進入金屬-矽材料中。矽-金屬化合物的一些例子包括金屬矽化物，諸如矽化鈦和矽化鈷。對於矽-金屬化合物的實施方式而言，可類似於金屬化合物的例子，形成並且圖案化矽-金屬化合物層。然而，金屬-矽化合物一般為導體，因此必須將其從晶片移除，諸如在完成從帶30分割晶片之前移除金屬-矽化合物。
而且，可將聚合物用於分割遮罩。一種適合的聚合物的例子是聚醯亞胺。也可使用其他公知的聚合物。類似於金屬化合物，可圖案化所述聚合物，並可隨後將其移除或留在晶片上。
圖16示出已在圖1和2-4的描述中進行了說明的分割半導體晶片12、14、和16的另一個可供選擇的方法的示例實施方式中的一個階段。
正如下文中將要看到的一樣，一個從半導體晶圓分割半導體晶片的方法的例子包括：提供具有半導體基底並且具有複數個半導體晶片的半導體晶圓，所述複數個半導體晶片在半導體基底上形成，並且藉由要形成分割線處的半導體基底的一些部分來相互分離；以及蝕刻貫通半導體基底中一些部分的分割線開口，其中從半導體基底的第一表面形成所述分割線開口，由此產生在複數個半導體晶片之間的間隔，所述蝕刻形成半導體晶片的側壁，其中半導體晶片的頂面具有比半導體晶片的底面大的寬度。
在另一個實施方式中，所述方法還包括：蝕刻所述分割線開口包括形成晶片的頂面寬度比底面寬度大差不多二到十(2-10)微米。
另一個可供選擇的方法包括使用各向異性的蝕刻，以便蝕刻以第一距離進入半導體基底的分割線開口；並且使用各向同性的蝕刻來蝕刻分割線開口，以便將分割線開口延伸至第二距離，同時還提高了分割線開口的寬度。
正如下文中將要看到的一樣，所述分割方法形成關於晶片12、14、和16有角度的側壁，使得所述晶片的橫向寬度在晶片頂部大於晶片底部。在蝕刻貫穿介電質26和23以暴露基底18和墊24之後的製造狀態上示出晶圓10和晶片12、14、和16，正如圖3的描述中說明的一樣。選擇性地，可使用AlN 93作為遮罩用於隨後的操作，正如在圖11-14的描述中說明的一樣。
隨後，為了暴露基底18的表面，用各向同性的蝕刻過程來蝕刻基底18和任何被暴露的墊24，所述各向同性的蝕刻過程以比蝕刻介電質或金屬高得多的速率選擇性地蝕刻矽，蝕刻矽的速率一般比蝕刻介電質或金屬的速率至少快五十(50)倍，且較佳為至少快一百(100)倍，正如在圖7的描述中說明的一樣。執行蝕刻過程以使開口28和29延伸進入基底18至一定深度，這樣做橫向地延伸了開口的寬度，同時也延伸了其深度以形成基底18中的開口100。因為所述過程被用來形成關於晶片12、14、和16有角度的側壁，將使用複數個各向同性的蝕刻將開口28和29的陸續增加寬度，同時開口的深度延伸入基底18。在開口100的寬度大於介電質23和26中的開口28和29的寬度之後，終止所述各向同性的蝕刻。之後，將碳基聚合物101應用到被暴露在開口100中的基底18的部分。
圖17示出圖16的描述中所說明階段的一個隨後階段。使用各向異性的蝕刻來移除在開口100底部上的聚合物101的部分，同時留下在開口100側壁上的聚合物101的部分。
圖18示出圖17的描述中所說明階段的一個隨後階段。使用各向同性的蝕刻過程來蝕刻被暴露在開口100內基底18的表面，以及任何被暴露的墊24，這類似於圖16的說明中的一個描述。所述各向同性的蝕刻再次橫向地延伸分割開口28和29的寬度，同時還延伸了其深度以形成基底18中的開口104。在開口104的寬度大於開口100的寬度之後，通常會終止各向同性的蝕刻，以便使開口的寬度隨著深度的增加而變寬。被留在開口100的側壁上的聚合物101的部分保護了開口100的側壁，以防止開口104的蝕刻影響開口100寬度。在蝕刻開口104期間，大致上所有的聚合物101都被從開口100的側壁上移除。
之後，將類似於聚合物101的碳基聚合物105應用到被暴露在開口104中的基底18的部分上。在形成聚合物105期間，操作通常再一次在開口100的側壁上形成聚合物101。
圖19示出圖18的描述中所說明階段的另一個隨後階段。使用另一個各向異性的蝕刻來移除開口104底部上的聚合物105的部分，同時在開口104的側壁上留下一部分聚合物105。該過程步驟類似於圖17的描述中所解釋的步驟。
圖20示出可重複蝕刻序列，直到分割線13和15完全貫穿基底18為止。可重複各向異性蝕刻以形成開口(諸如開口108和112)、在開口側壁上形成聚合物、並且從開口底部移除聚合物同時在側壁上留下聚合物的一部分(諸如聚合物109和113)的操作序列，直到開口28和29延伸貫穿基底18以形成完全貫穿基底18的分割線13和15為止。在最後的各向同性蝕刻，諸如為形成開口112的蝕刻之後，通常不會沉澱所述聚合物，這是因為在隨後的操作中一般不需要保護基底18。雖然將聚合物101、105、和109示出在其各自開口100、104、和108的側壁上，但是在完成所有操作之後，本領域中的技術人員將領會到的是，用來形成開口112的最後的各向同性蝕刻步驟實質上從其相應開口的側壁上移除了這些聚合物。因此，這些聚合物是出於清楚解釋的目的被顯示的。
正如能夠從圖20中看到的一樣，晶片12、14、和16的側壁從頂部向底部朝內傾斜，使得每個晶片底部的晶片寬度小於在晶片頂部的晶片寬度。因此，在基底18頂部的晶片的外側周緣超出基底18頂部的晶片的外側周緣一定距離116，因此晶片13的頂面超出距離116而懸於底面17之上。在一個實施方式中，有角度的側壁有助於在晶片的選擇和放置操作期間內最小化損壞。對於這樣一種實施方式而言，要確信的是，距離116應為晶片12、14、和16厚度的百分之五到百分之十(5-10%)。在一個示例實施方式中，距離116近似為一到二十(1-20)微米，因此在基底18底部的晶片12的底部寬度可以比在表面11的晶片12的頂部寬度小近似二到四十(2-40)微米。在另一個實施方式中，要確信的是，側壁應形成近似十五到四十度(15°-40°)的角118，該角118在側壁和垂線，諸如垂直於基底18頂面的直線之間。因此，開口29的寬度每次被蝕刻延伸的量應當足以形成角118。一般來說，分割線15-16的頂部比分割線的底部窄大約二到四十(2-40)微米。本領域中的技術人員將領會到的是，多次各向同性的蝕刻操作形成了每個晶片12、14、和16的粗糙側壁，使得所述側壁具有沿著側壁參差不齊的周緣。然而出於清楚說明的目的，上述周緣的參差程度在圖16-21的圖解說明中有所誇大。這些側壁一般被視為大致光滑的側壁。
圖21示出在選擇和放置操作期間帶有向內傾斜的側壁的晶片12、14、和16。正如能夠看到的，晶片12、14、和16的傾斜側壁允許沖杆35向上移動晶片中的一個，諸如晶片12，而不會碰撞其他晶片，諸如晶片14和16。這有助於在選擇和放置操作期間，減少破裂以及對晶片12、14、和16的其他損傷。
圖22示出沒有傾斜側壁的其他晶片，以及在選擇操作期間它們可能會如何發生相互碰撞。這種配置有可能在選擇和放置操作期間，導致對所述晶片的損傷，諸如對晶片周緣的損傷。
圖23示出在圖16-22的描述中所說明的分割半導體晶片12、14、和16並且形成有角度的或傾斜的側壁的另一個可供選擇方法的實施方式例子中的一個階段。本領域中的技術人員將領會到的是，也可以使用其他分割技術，諸如在圖1-15的描述中所說明的技術，以從晶圓分割晶片並在晶片上形成有角度的和傾斜的側壁。例如，在圖14的描述中所說明的各向異性的蝕刻可被用來形成進入基底18內的開口28和29，其與基底18頂面相距第一距離120。因此，在所述側壁的第一距離範圍內，側壁實質上是筆直的。然後，可使用在圖16-22的描述中所說明的分割方法來完成分割。第一距離120的深度依賴於晶片的厚度，但典型地將會多達晶片厚度的大約百分之五十(50%)。之後，蝕刻以形成開口(諸如開口108和112)，在開口側壁上形成聚合物，並且從開口底部移除聚合物同時在側壁上留下聚合物的一部分(諸如聚合物109和113)，可重複以上這種各向異性的蝕刻序列，直到開口28和29延伸貫穿基底18以形成完全貫穿基底18的分割線13和15為止。
分割半導體晶片12、14、和16的另一個可供選擇方法的實施方式例子包括：使用各向異性的蝕刻，諸如圖14的描述中所說明的一種各向異性的蝕刻，以便形成進入基底18內的開口28和29，其與基底18的頂面相距第一距離120。因此，在所述側壁的第一距離範圍內，側壁實質上是筆直的。隨後，可使用如圖16-22的描述中所說明的各向同性的蝕刻，以便將分割線13和15的深度延伸至第二距離，該第二距離大於距離120但尚未完全貫穿基底18。在延伸所述深度的同時，各向同性的蝕刻還增加了線13和15的寬度。延伸該寬度，使其寬於介電質26上的開口28和29的寬度。所述方法的最終部分可以使用各向異性的蝕刻以便在靠近分割線底部位置上提供實質上為筆直的側壁。則此處的分割線將會比中部寬。然後，能夠使用這種方法或者其他方法的組合，以提供被改進的功能性，諸如鎖定在晶片12、14、和16側壁或者周緣斜坡上的晶片模，使得晶片底部寬於晶片頂部，或者晶片中部寬於晶片頂部。
圖24-圖28示出從晶圓10分割半導體晶片的另一個可供選擇的實施方式例子中各種不同階段上的晶圓10的橫截面視圖。圖24-圖28示出的晶圓10的橫截面視圖是沿著圖1中的截線24-24提取的。圖24-圖28示出的可供選擇方法的示例實施方式還包括一種減小晶圓10厚度或者變薄晶圓10的可供選擇的方法。晶圓10包括半導體晶片12、14、和16，以及分割線13和15，其被描述在圖1-4、圖8-20、和圖23的描述中。儘管出於使附圖和描述清楚的目的，未被顯示在圖24-28中，晶圓10還能夠包括在圖5-7的描述中所說明的沿著分割線43和45的晶片42、44、和46，以及分割開口47-48。因為在圖24中示出的晶圓10的橫截面部分大於圖2-23中示出的晶圓10的部分，所以圖24沿著額外的分割線示出在晶圓10的頂面上形成的額外晶片，所述額外的分割線包括分割線11、17、137、和138，其類似於在圖2-23中任一個的描述中所說明的分割線13和15或者43和45中的任何一個。另外，圖24示出基底18，其具有在基底18的頂面與基底18的底面或背面之間的厚度66。在基底18的頂面上形成了半導體晶片，諸如晶片12、14、16、144、和145之後，變薄晶圓10以減少基底18的厚度66。在圖25-28示出了減少厚度66的一個實施方式的例子。
關於圖25，在基底18的頂面上形成了半導體晶片之後，晶圓10可被倒置，並連接到支撐帶或者支撐設備34，使得基底18的頂面面向設備34。設備34可以是任何公知的設備，其能夠被用來在變薄操作，諸如從背面研磨帶或者其他設備的操作期間為晶圓提供支撐。
圖26示出從晶圓10分割晶片的方法的示例實施方式中的一個隨後階段上的晶圓10。典型地，變薄晶圓10的整個底面以便減少晶圓10的厚度，即從厚度66到厚度67，該厚度67小於厚度66。可利用各種不同的公知方法來將晶圓10的厚度減少至厚度67，諸如對本領域中的技術人員而言公知的背面研磨、化學機械拋光(CMP)或者其他技術。在一些實施方式中，該步驟在所述方法中可被省略。
隨後，將晶圓10底面的內部部分125進一步減少至厚度68，其小於厚度66和67。用虛線示出在形成內部部分125期間被移除的晶圓10的底面部分。內部部分125的厚度典型地藉由使內部部分125受到研磨操作來減少，或者藉由其他公知的技術來減少厚度。減少部分125的厚度會留下外側輪緣127，其與晶圓10的外側周緣並列。因此，外側輪緣127典型地維持厚度67。外側輪緣127的厚度則足以提供為處理或運輸餘下的晶圓10提供支撐。對本領域中的技術人員而言，用於減少內部部分125的厚度的工具和方法是公知的。這些工具和方法的一個例子被包括在公開編號為2006/0244096的美國專利中，其發明人為Kazuma Sekiya，並於2006年11月2日公開。
圖27示出從晶圓10分割晶片的另一個隨後步驟。可從晶圓10移除支撐設備34，並且將保護層135應用到晶圓10的底面，特別是應用到內部部分125中的晶圓10的底面。設備34可具有紫外線釋放機制，諸如當暴露在紫外光中時釋放，或者其他公知的釋放機制。因為用於形成層135的方法通常包括可能損傷設備34的高溫，所以移除設備34。而對於不包括這種高溫的實施方式，或者對於能抵抗這種溫度的支撐設備而言，可保留設備34。儘管如此，設備34通常還是必須在隨後的操作之前被移除。層135中的一部分還可以被應用到外側輪緣127的底面，如保護層部分133示出的。然而，在一些實施方式中，可掩蓋外側輪緣127以防止形成部分133。例如，可形成層135的操作期間應用光遮罩以覆蓋輪緣127，或者可使用陰罩，以便防止形成部分133。
圖28示出在另一個隨後製造階段上的晶圓10。在形成層135之後，通常會將晶圓10再次翻轉至直立狀態。將承載帶30應用到晶圓10的底面。在一些實施方式中，帶30連接到薄膜框架62，以便為帶30提供支撐。對於本領域中的技術人員而言，這種薄膜框架和承載帶是公知的。應用帶30作為用來處理和支撐晶圓10的承載工具。對於使用不同的載體來處理晶圓10的實施方式而言，可使用不同的載體，並且可省略帶30。應用帶30作為用來處理和支撐晶圓10的承載工具。對於使用不同的載體來處理晶圓10的實施方式而言，可使用不同的載體，並且可省略帶30。典型地，使用真空吸盤來保持晶圓10，並使帶30與晶圓10的底面形狀一致，使得帶30為晶圓10提供一定支撐。之後，形成分割開口28、29、140、和141，其從晶圓10的頂面進入基底18並達到層135而終止，其使用的方法與此前在圖2-圖23的描述中所說明的、開口28和29或者開口47和48等在層27上終止的開口的形成方式相類似。本領域中的技術人員將領會到的是，其他的分割開口通常與開口28和29同時形成，以便分割晶圓10的其他晶片。以不會被乾式蝕刻方法蝕刻的材料形成層135，所述乾式蝕刻方法被用來形成分割開口28、29、140、和141。在一個實施方式中，保護層135是金屬或金屬化合物，並且所選擇的乾式蝕刻過程是一種以比蝕刻金屬快得多的速率蝕刻矽的過程。這種過程已在此前有所說明。在另一些實施方式中，保護層135可以是一種此前說明過的氮化鋁，或一種此前說明過的矽-金屬化合物。層135還可為與此前所說明的金屬層27的材料相同的材料。此外，還可隨分割開口28和29一起形成分割開口140和141。以類似于形成開口28和29(或者開口47和48)的方式，形成貫穿基底18的分割開口140和141，以便形成分割線137和138。形成分割線137和138以便從餘下的晶圓10上分離外側輪緣127。因此，被形成的分割線137和138通常上覆於內部部分125，並且位於外側輪緣127與任何半導體晶片之間，所述半導體晶片位於鄰近輪緣127處，諸如半導體晶片144和145。例如，分割線137和138可以是一(1)條連續不斷的分割線，其圍繞內部部分125的外側周緣延伸，例如正好在形成了外側輪緣127的內緣處的晶體10的部分內延伸。
本領域中的技術人員將領會到的是，使用晶圓鋸或其他類型的切削工具來從具有這樣一個內部部分125和輪緣127的晶圓上分割晶片，將使內部部分125受到很大的機械應力並且有可能使內部部分125內的晶圓10斷裂。另外，以鐳射劃片移除輪緣127可能導致鄰近輪緣127的晶片重新結晶。使用此處所說明的乾式蝕刻方法來移除輪緣127，將最小化內部部分125上的機械應力，並且在移除輪緣127的同時，或在從晶圓10分割晶片的同時減少破壞晶圓的可能性。
在某些情況下可取的是，從晶圓10移除輪緣127而不分割在晶圓10上形成的晶片。對於這樣一種可供選擇的實施方式，可形成分割線137和138以從晶圓10移除輪緣127，而不形成用來分割晶圓10的晶片的分割線，諸如分割線11、13、15、和17。在移除輪緣127之後，類似於帶30的另一個帶可被應用到部分125的底面，諸如直接應用到層135，並隨後可如此處所描述的一樣來分割晶片。在另一些實施方式中，可保持帶30以支撐餘下的晶圓10。在分割晶片之前移除輪緣127允許一快速且乾淨的方法，其減少刮花晶片的可能和機械應力，由此改進收益和產量。
圖29-圖31示出從晶圓10分割晶片的方法例子的另一個可供選擇的實施方式中的各種不同階段。圖29示出正好在圖26的描述中所說明階段之後的階段上的晶圓10。從支撐設備34移除晶圓10，並且在內部部分125的底面上形成保護層135。
參考圖30，可將承載帶63應用到晶圓10，以便為晶圓10提供支撐。將承載帶63應用到晶圓10的頂部，使得基底18的頂面面向帶63。典型地，帶63類似於此前所描述的帶30。在一些實施方式中，帶63被連接到薄膜框架64，其類似於框架62。應用帶63作為用來處理和支撐晶圓10的承載工具。對於使用不同的載體來處理晶圓10的實施方式而言，可使用不同的載體，並且可省略帶63。正如通過關於部分133的虛線所示出的，移除在外側輪緣127的底面上形成的保護層135的任何部分。例如，外側輪緣127的底面可受到研磨處理，且時間足以移除如虛線所示出的保護層部分133，或者可掩蓋層135並且可從輪緣127上將部分133蝕刻下來。正如此前所說明的，在一些實施方式中，不會在外側輪緣127上形成保護層部分133。
可利用乾式蝕刻過程將外側輪緣127的厚度減少至厚度69。利用乾式蝕刻過程以減少外側輪緣127的厚度，所述過程能夠是此處所描述的乾式蝕刻過程中的任何一個，諸如那些用來形成分割開口，諸如分割開口28和29的過程。厚度69小於外側輪緣127的先前厚度67。厚度69的值通常被選擇成使得外側輪緣127的底面接近厚度68，以至於承載帶30(見圖31)可為晶圓10提供更好的支撐。在較佳的實施方式中，厚度69形成輪緣127的底面，其大致上平行於保護層135的外側表面。移除部分133允許乾式蝕刻減少輪緣127的厚度。只要是在減少輪緣127的厚度之前移除部分133的話，就可在所述方法的不同階段上移除部分133。在一些實施方式中，厚度68不大於大約五十(50)微米，並且可以是二十五(25)微米或更少。本領域中的技術人員將領會到的是，在這種厚度下，晶圓10可能變得易碎。與其他厚度減少方法，諸如背面研磨或CMP相比，使用乾式蝕刻過程來減少輪緣127的厚度可最小化晶圓10上的機械應力。
圖31示出隨後階段上的晶圓10。在減少了外側輪緣127的厚度之後，晶圓10通常被翻轉，並置於此前所說明的承載帶30上。形成分割開口28和29，其從基底18的頂面開始，貫穿基底18並到達在保護層135而終止。另外，還形成分割開口140和141，其典型地隨著開口28和29一起形成，以便從晶圓10的半導體晶片分離外側輪緣127。本領域中的技術人員將領會到的是，通常與開口28和29同時形成分割開口，以便分割晶圓10的其他晶片。因為晶圓10的厚度較小，使用乾式蝕刻來分割晶片將最小化晶圓10上的機械應力，並減少破壞晶圓的可能性和其他損傷。
圖32-圖33示出從晶圓10分割晶片的另一個可供選擇的方法的示例實施方式中的各種不同階段。圖32示出正好在圖26中所描述的階段之後的一個階段上的晶圓10。如此前所說明的，一般可從晶圓10移除設備34，並且在內部部分125的底面上形成保護層135。可圖案化保護層135，使其具有貫穿保護層135的開口，該開口大致上對齊要形成晶圓10的分割線，諸如分割線11、13、15、17、137、和138處的晶圓10的部分。本領域中的技術人員將領會到的是，可利用各種不同的背面對齊技術，用來確保在層135上形成的開口被定位，以對齊要形成分割線，諸如分割線13、15、137、和138處的基底18的部分。
參考圖33，可使用保護層135作為遮罩以保護基底18，同時利用乾式蝕刻過程以形成分割開口28、29、140、和141，其從基底18的底面開始延伸，完全貫穿基底18並從基底18的頂面穿出。被說明用於形成分割開口28和29或者47和48的乾式蝕刻方法中的任何一個，還可被用來形成分割開口140和141，以及貫穿基底18的任何其他的分割開口。與形成分割開口同時，所述過程還蝕刻外側輪緣127，由此將外側輪緣127的厚度減少至厚度69。正如此前在圖30的描述中所說明的，在減少輪緣127的厚度並蝕刻所述分割開口之前移除保護層133中的任何部分。連同形成分割開口減少部分127的厚度減少了處理步驟，由此減少了製造成本，並且減少所述厚度還最小化了晶圓10上的機械應力，由此改進收益並減少成本。減少的輪緣127的厚度使得更容易處理晶圓10，並且在分割晶片之後更容易移除這些晶片。在另一些實施方式中，可掩蓋輪緣127，並且在形成開口28、29、140、和141的同時不蝕刻該輪緣127。在形成分割開口之後，可將另一個承載帶(未顯示)，諸如承載帶30，應用到晶圓10的底面，諸如應用到內部部分125的底面，並且可翻轉晶圓10，或者內部部分125。之後，可藉由此前所描述的選擇和放置技術或者其他技術來移除半導體晶片。
熟練的技術人員能夠理解的是，形成半導體晶片的方法的一個例子包括：提供具有半導體基底的半導體晶圓，所述半導體基底具有第一厚度、頂面、底面、以及複數個半導體晶片，諸如晶片12、14、或16，所述半導體晶片在半導體基底的頂面上形成，並且藉由在要形成分割線，諸如線13和15處的半導體晶圓部分相互分離開；翻轉所述半導體晶圓；將半導體晶圓底面的內部部分，諸如部分125的厚度減少至第二厚度，其小於第一厚度，並留下有第一厚度的半導體晶圓的外側輪緣，例如輪緣127，其中外側輪緣與半導體晶圓的外側周緣並列，並且其中所述內部部分位於複數個半導體晶片的下面；在半導體晶圓底面的內部部分上形成保護層，其中所述保護層是金屬或者金屬化合物或者金屬-矽化合物中的一個；以及使用乾式蝕刻，以便將外側輪緣的第一厚度減少至第三厚度，所述第三厚度小於第一厚度，其中保護層保護內部部分不被乾式蝕刻，使得所述第二厚度保持大致恒定。
本領域中的技術人員將理解的是，所述方法還可包括圖案化保護層以暴露在要形成分割線處的半導體基底的部分；並且使用乾式蝕刻來蝕刻分割線，其從半導體基底的底面開始，貫穿半導體基底到達半導體基底的頂面。
形成半導體晶片的另一個方法的例子包括：提供具有半導體基底的半導體晶圓，所述半導體基底具有第一厚度、頂面、底面、以及複數個半導體晶片，諸如晶片12/14/16，所述半導體晶片在半導體基底上形成，並且藉由在要形成分割線處的半導體晶圓部分，諸如部分13/15相互分離開；將半導體晶圓底面的內部部分，諸如部分125的厚度減少至第二厚度，其小於第一厚度，並留下有第一厚度的半導體晶圓的外側輪緣，例如輪緣127，其中外側輪緣與半導體晶圓的周緣並列，並且其中所述內部部分位於複數個半導體晶片的下面；在晶圓底面的內部部分上形成保護層，其中所述保護層是金屬或者金屬化合物或者金屬-矽化合物中的一個；以及使用乾式蝕刻在要形成分割線處形成分割開口包括：形成貫穿半導體基底的分割開口，其中在外側輪緣與鄰近該外側輪緣的任何半導體晶片之間形成至少一個分割開口。
熟練的技術人員還將領會到的是，所述方法還可包括使用乾式蝕刻形成分割開口，其從半導體晶圓的頂面貫穿半導體基底。
所述方法還可包括圖案化保護層以暴露要形成分割線處的半導體晶圓底面的部分；並且使用乾式蝕刻形成分割開口的步驟可包括使用保護層作為遮罩，同時使用乾式蝕刻來蝕刻分割開口，其從半導體晶圓的底面開始，貫穿半導體基底達到半導體基底的頂面，以及使用乾式蝕刻來蝕刻外側輪緣，和將該外側輪緣的第一厚度減少至第三厚度，所述第三厚度小於第一厚度。
考慮到以上全部內容，很顯然是公開了一種新穎的設備和方法。除其他功能之外，主要包括使用乾式蝕刻程式來蝕刻完全貫穿半導體晶圓的分割開口。這種乾式蝕刻過程一般被稱為等離子蝕刻或者反應離子蝕刻(RIE)。從一個側面蝕刻開口有助於確保分割開口具有非常直的側壁，由此提供沿每個半導體晶片的每個側面的均勻分割線。蝕刻完全貫穿半導體晶圓的分割開口促進窄分割線的形成，由此允許在給定尺寸的晶圓上有更多空間用於形成半導體晶片。所有的分割線一般是同時形成的。所述蝕刻過程快於劃片或晶圓鋸切過程，由此增加了製造領域中的產量。
形成貫穿溝槽填充材料的分割線促進窄分割線的形成，由此增加了晶圓利用率並減少成本。使用分割遮罩，有助於在形成貫穿基底的分割線的同時，保護晶片的內部部分。形成有角度的側壁，則減少了裝配操作期間的損傷，由此減少了成本。在一些實施方式中，有角度的側壁一般同時在所有晶片上形成。
雖然本發明的主題以具體的較佳實施方式進行了描述，但很明顯的是，對於半導體領域中的技術人員而言，本發明可有很多備選方案和變體。例如，可從基底18上省略層20和/或21。二選一地，可在形成覆蓋墊24的接觸開口之前或之後形成分割開口。而且，可在變薄晶圓10之前形成所述分割開口，例如，分割開口可被形成部分地穿過基底18，並且變薄過程可被用來暴露分割開口的底部。
10．．．半導體晶圓
11．．．分割線
12．．．半導體晶片
13．．．分割線
14．．．半導體晶片
15．．．分割線
16．．．半導體晶片
17．．．分割線
18．．．基底
19．．．塊基底
20．．．外延層
21．．．外延層
23．．．介電質
24．．．接觸墊
26．．．介電質
27．．．金屬層
28．．．分割開口
29．．．分割開口
30．．．承載帶
32．．．遮罩
35．．．選擇和放置裝置/沖杆
42．．．半導體晶片
43．．．分割線
44．．．半導體晶片
45．．．分割線
46．．．半導體晶片
47．．．分割開口
48．．．分割開口
50．．．隔離溝槽
51．．．介電質
52．．．多晶矽
54．．．隔離溝槽
55．．．介電質
56．．．多晶矽
58．．．隔離溝槽
59．．．介電質
60．．．多晶矽
62．．．框架
63．．．承載帶
64．．．薄膜框架
66．．．厚度
67．．．厚度
68．．．厚度
71．．．半導體晶片
72．．．半導體晶片
73．．．半導體晶片
76．．．分割線
77．．．分割線
78．．．溝槽
79．．．溝槽
80．．．介電質襯墊
81．．．填充材料
82．．．開口
83．．．開口
84．．．虛線
85．．．遮罩
86．．．虛線
87．．．遮罩
91．．．AlN層
92．．．虛線
93．．．AlN
100．．．開口
101．．．碳基聚合物
104．．．開口
105．．．碳基聚合物
108．．．開口
109．．．聚合物
112．．．開口
113．．．聚合物
116．．．距離
118．．．角
120．．．第一距離
125．．．內部部分
127．．．外側輪緣
133．．．保護層部分
135．．．保護層
137．．．分割線
138．．．分割線
140．．．分割開口
141．．．分割開口
144．．．半導體晶片
145．．．半導體晶片
圖1根據本發明示出一個半導體晶圓的實施方式的簡化平面圖；
圖2根據本發明示出一個實施方式的放大橫截面視圖，其為在從晶圓分割晶片的過程中一個階段上的圖1中半導體晶圓的一部分；
圖3根據本發明示出從圖1的晶圓中分割晶片的過程中一個隨後狀態；
圖4根據本發明示出從圖1的晶圓中分割晶片的過程中另一個隨後階段；
圖5示出半導體晶片的放大橫截面部分，所述半導體晶片形成在圖1-4的晶圓上，並且是圖1-4的描述中所說明的晶片的可供選擇的實施方式；
圖6根據本發明示出分割圖5中的晶片的過程中一個隨後階段；
圖7根據本發明示出分割圖6中的晶片的過程中另一個隨後階段；
圖8-圖10根據本發明示出從圖1的半導體晶圓中分割晶片的另一個方法的示例實施方式中的步驟；
圖11-圖14根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個方法的示例實施方式中的步驟；
圖15根據本發明示出從圖14中的半導體晶圓中分割晶片的另一個方法的示例實施方式；
圖16-圖20根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個方法的示例實施方式中的步驟；
圖21根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個方法的示例實施方式中的另一個階段；
圖22示出另一個分割方法；
圖23根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個方法的示例實施方式中的一個階段，該實施方式為圖16-圖20中方法的一個可供選擇的實施方式；
圖24-圖28根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個方法的示例實施方式中的不同階段的橫截面視圖；
圖29-圖31根據本發明示出從圖1中的半導體晶圓中分割晶片的方法的例子的另一個可供選擇的實施方式中的不同階段的橫截面視圖；及
圖32-圖33根據本發明示出從圖1中的半導體晶圓中分割晶片的另一個可供選擇的方法的示例實施方式的不同階段的橫截面視圖。
10．．．半導體晶圓
11．．．分割線
12．．．半導體晶片
13．．．分割線
14．．．半導體晶片
15．．．分割線
16．．．半導體晶片
17．．．分割線
18．．．基底
20．．．外延層
21．．．外延層
23．．．介電質
28．．．分割開口
29．．．分割開口
30．．．承載帶
62．．．薄膜框架
125．．．內部部分
127．．．外側輪緣
133．．．保護層部分
135．．．保護層
137．．．分割線
138．．．分割線
140．．．分割開口
141．．．分割開口
144．．．半導體晶片
145．．．半導體晶片

Claims (7)

  1. 一種從一半導體晶圓分割半導體晶片的方法，包括：提供該半導體晶圓，該半導體晶圓具有一半導體基底，並且還具有在該半導體基底上形成的複數個半導體晶片，其中該等半導體晶片藉由該半導體晶圓的部分被相互分離，並且其中該半導體晶圓的該等部分在要形成分割線的位置上，該半導體晶圓具有一頂面和一底面；藉由一反應離子蝕刻(RIE)以在該半導體晶圓的該等部分中形成一溝槽，其中該溝槽圍繞該複數個半導體晶片中每一個的一周邊，包括在該溝槽的側壁上形成一介電質層，和在該溝槽內形成毗連在該等側壁上的該介電質層的一填充材料；形成覆蓋該複數個半導體晶片的部分的一介電質層；蝕刻貫穿覆蓋該複數個半導體晶片的部分的該介電質層的一第一開口，並且蝕刻任何位於下面的層以至少暴露該溝槽的該填充材料；以及藉由另一反應離子蝕刻(RIE)以蝕刻一第二開口，該第二開口貫穿該填充材料，並且貫穿位於該填充材料下面的該半導體基底的任何部分，使得該第二開口從該半導體晶圓的該頂面延伸，完全貫穿該半導體基底，其中該第二開口的蝕刻是穿過該第一開口執行的。
  2. 如請求項1的方法，其中形成該溝槽包括形成一溝槽開口，該溝槽開口從該半導體基底的該頂面延伸一第一距離進入該半導體基底，其中該半導體基底的一第一部分 位於該溝槽開口的下面，並且其中該溝槽開口具有側壁和一底部；在該溝槽開口的該等側壁上以及該溝槽開口的該底部上形成該介電質層，並且在該等側壁之間留出該溝槽開口之一部分作為一未使用空間；移除在該溝槽開口的該底部上的該介電質層；以及使用毗連該溝槽的該等側壁上的該介電質層之該填充材料來填充該溝槽開口的該未使用空間。
  3. 如請求項1的方法，其進一步包括在穿過該第一開口進行蝕刻以形成貫穿該填充材料的該第二開口的步驟之前，使該半導體晶圓的一底面變薄。
  4. 一種從一半導體晶圓分割半導體晶片的方法，包括：提供具有一半導體基底的該半導體晶圓，該半導體基底具有一第一厚度、一頂面、一底面、以及複數個半導體晶片，該複數個半導體晶片在該半導體基底上形成，並且藉由在要形成分割線處的該半導體晶圓的部分被相互分離；翻轉該半導體晶圓並將該半導體晶圓的該底面的一內部部分的一厚度減少至小於該第一厚度的一第二厚度，並且留下有該第一厚度的該半導體晶圓的一外側輪緣，其中該外側輪緣與該半導體晶圓的一周緣並列，並且其中該內部部分位於該複數個半導體晶片的下面；在該晶圓之背面的該內部部分上形成一保護層，其中該保護層是一金屬或一金屬-矽化合物中的一者； 使用一乾式蝕刻以將該外側輪緣的該第一厚度減少至一第三厚度，該第三厚度小於該第一厚度，其中該保護層保護該內部部分不被乾式蝕刻，使得該第二厚度保持實質上不變；形成覆蓋該複數個半導體晶片的一分割遮罩層；在要形成該等分割線處形成貫穿該分割遮罩層的一開口；使用一乾式蝕刻以形成貫穿位於該分割遮罩層中的該開口下面的層的一第一開口，並且暴露該半導體基底的一表面的一部分；以及使用該分割遮罩層中的該開口作為一遮罩，同時使用另一乾式蝕刻以進行蝕刻以從該半導體基底的該表面上的經暴露部分延伸該第一開口完全貫穿該半導體晶圓，其中該蝕刻係蝕刻矽比蝕刻該分割遮罩層要快。
  5. 如請求項4的方法，其中形成貫穿位於下面的層的該第一開口的步驟包括使用選擇性地蝕刻介電質比蝕刻矽要快的一蝕刻。
  6. 如請求項5的方法，其中使用選擇性地蝕刻介電質的該蝕刻包括使用選擇性地蝕刻該等介電質比蝕刻矽至少要快十倍的一各向異性的蝕刻。
  7. 如請求項4的方法，其中形成該分割遮罩層包括形成係為一金屬化合物、AlN、氮化鈦、一金屬-矽化合物、矽化鈦、矽化鋁、一聚合物、或聚醯亞胺中之一者的一層。
TW099140643A 2010-01-18 2010-11-24 半導體晶片分割方法 TWI512897B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/689,098 US7989319B2 (en) 2007-08-07 2010-01-18 Semiconductor die singulation method

Publications (2)

Publication Number Publication Date
TW201126648A TW201126648A (en) 2011-08-01
TWI512897B true TWI512897B (zh) 2015-12-11

Family

ID=44268067

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099140643A TWI512897B (zh) 2010-01-18 2010-11-24 半導體晶片分割方法
TW104133305A TWI601242B (zh) 2010-01-18 2010-11-24 半導體晶片分割方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104133305A TWI601242B (zh) 2010-01-18 2010-11-24 半導體晶片分割方法

Country Status (4)

Country Link
KR (4) KR101751709B1 (zh)
CN (1) CN102130047B (zh)
HK (1) HK1158823A1 (zh)
TW (2) TWI512897B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
TWI671812B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法、半導體晶片及半導體裝置
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6637831B2 (ja) * 2016-04-28 2020-01-29 株式会社ディスコ デバイスの製造方法及び研削装置
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US20080274603A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300461A (en) * 1993-01-25 1994-04-05 Intel Corporation Process for fabricating sealed semiconductor chip using silicon nitride passivation film
US7553700B2 (en) * 2004-05-11 2009-06-30 Gem Services, Inc. Chemical-enhanced package singulation process
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
US7482251B1 (en) * 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US20080274603A1 (en) * 2007-05-04 2008-11-06 Stats Chippac, Ltd. Semiconductor Package Having Through-Hole Via on Saw Streets Formed with Partial Saw
US20090042366A1 (en) * 2007-08-07 2009-02-12 Grivna Gordon M Semiconductor die singulation method

Also Published As

Publication number Publication date
KR20110084828A (ko) 2011-07-26
KR20190032319A (ko) 2019-03-27
TW201603194A (zh) 2016-01-16
CN102130047B (zh) 2014-12-17
KR101751709B1 (ko) 2017-06-28
KR20170075702A (ko) 2017-07-03
HK1158823A1 (zh) 2012-07-20
KR20200011519A (ko) 2020-02-03
TWI601242B (zh) 2017-10-01
TW201126648A (en) 2011-08-01
CN102130047A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
US8012857B2 (en) Semiconductor die singulation method
US7989319B2 (en) Semiconductor die singulation method
TWI512897B (zh) 半導體晶片分割方法
US10340160B2 (en) Method of forming a semiconductor die cutting tool
US8859396B2 (en) Semiconductor die singulation method
US11302579B2 (en) Composite wafer, semiconductor device and electronic component
US7507638B2 (en) Ultra-thin die and method of fabricating same
US9543208B2 (en) Method of singulating semiconductor devices using isolation trenches
TWI505343B (zh) 半導體晶片分割方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US7179720B2 (en) Pre-fabrication scribing
JPH03274750A (ja) 化合物半導体装置の製造方法