CN102130047B - 半导体管芯切单方法 - Google Patents

半导体管芯切单方法 Download PDF

Info

Publication number
CN102130047B
CN102130047B CN201010559690.6A CN201010559690A CN102130047B CN 102130047 B CN102130047 B CN 102130047B CN 201010559690 A CN201010559690 A CN 201010559690A CN 102130047 B CN102130047 B CN 102130047B
Authority
CN
China
Prior art keywords
opening
cut
etching
wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010559690.6A
Other languages
English (en)
Other versions
CN102130047A (zh
Inventor
G·M·格里瓦纳
M·J·塞登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/689,098 external-priority patent/US7989319B2/en
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN102130047A publication Critical patent/CN102130047A/zh
Application granted granted Critical
Publication of CN102130047B publication Critical patent/CN102130047B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

本公开涉及半导体管芯切单方法。在一个实施方式中，通过蚀刻完全贯穿半导体晶片的开口，从半导体晶片切单半导体管芯。

Description

半导体管芯切单方法
技术领域
本发明总体上涉及电子器件，更具体地说是涉及了形成半导体的方法。
背景技术
在过去，半导体工业利用各种不同的方法和装置来从半导体晶片切单(singulate)个别半导体管芯(die)，从其上制造了管芯。典型地，一种被称作划片(scribing)或者切块的技术被用来使用金刚石切削轮或者晶片锯(wafer saw)沿着在个别管芯之间的、晶片上所形成的划片栅格部分地或者完全地贯穿晶片进行切削。为了顾及切削工具的对齐和宽度，每个划片栅格通常具有大的宽度，一般在大约一百五十(150)微米左右，其消耗了半导体晶片中很大的一部分。另外，在整个半导体晶片上，为所有的划片栅格进行划片所需要的时间可能会超过一个小时。这一时间降低了制造领域中的产量和制造能力。
另一种切单个别半导体管芯的方法是，使用激光沿着划片栅格贯穿晶片进行切削。然而，激光划片难以控制，并会因此导致不均匀的分离。激光划片还需要昂贵的激光装置以及操作人员使用的保护装置。而且，有报道称激光划片会降低管芯的强度，这是因为在切单期间，激光熔化了沿管芯边缘的晶体结构。
相应地，可取的是有一种能够从半导体晶片切单管芯的方法，其可增加晶片上半导体管芯的数量；提供更加均匀的切单；减少执行切单的时间；并且具有更窄的划片线。
发明内容
根据本发明的一个方面，提供一种从半导体晶片切单半导体管芯的方法，包括：提供半导体晶片，所述半导体晶片具有半导体基底，并且还具有在所述半导体基底上形成的多个半导体管芯，其中所述半导体管芯通过所述半导体晶片中的部分被相互分离，并且其中所述半导体晶片中的所述部分在要形成切单线的位置上，所述半导体晶片具有顶面和底面；在所述半导体晶片的所述部分中形成沟槽，其中所述沟槽围绕所述多个半导体管芯中每一个的周界，包括在所述沟槽的侧壁上形成电介质层，和在所述沟槽内形成且毗连在所述侧壁上的所述电介质层的填充材料；形成覆盖所述多个半导体管芯的部分的电介质层；蚀刻贯穿覆盖所述多个半导体管芯的部分的所述电介质层的第一开口，并且蚀刻任何位于下面的层以至少暴露所述沟槽的填充材料；以及蚀刻第二开口，所述第二开口贯穿所述填充材料，并且贯穿位于所述填充材料下面的所述半导体基底的任何部分，使得所述第二开口从所述半导体晶片的顶面延伸，完全贯穿所述半导体基底，其中所述第二开口的蚀刻是穿过所述第一开口执行的。
根据本发明的另一个方面，提供一种从半导体晶片切单半导体管芯的方法，包括：提供具有半导体基底的半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，所述多个半导体管芯在所述半导体基底上形成，并且通过在要形成切单线处的所述半导体晶片的部分被相互分离；形成覆盖所述多个半导体管芯的切单掩模层；在要形成所述切单线处形成贯穿所述切单掩模层的开口；形成贯穿位于所述切单掩模层中的开口下面的层的第一开口，并且暴露所述半导体基底的表面的一部分；以及使用所述切单掩模层中的开口作为掩模，同时进行蚀刻以从所述半导体基底的表面的暴露部分延伸所述第一开口完全贯穿所述半导体晶片，其中所述蚀刻对硅蚀刻比对所述切单掩模层蚀刻要快。
根据本发明的又一个方面，提供一种从半导体晶片切单半导体管芯的方法，包括：提供半导体晶片，所述半导体晶片具有半导体基底，并且还具有多个半导体管芯，所述多个半导体管芯在所述半导体基底上形成并且通过所述半导体晶片中要形成切单线的位置上的部分被相互分离；以及蚀刻贯穿所述半导体基底的所述部分的切单线开口，其中从所述半导体基底的第一表面形成所述切单线开口，由此产生在所述多个半导体管芯之间的间隔，所述蚀刻形成所述半导体管芯的侧壁，其中所述半导体管芯的顶面具有大于所述半导体管芯的底面的宽度。
附图说明
图1根据本发明示出一个半导体晶片的实施方式的简化平面图；
图2根据本发明示出一个实施方式的放大横截面视图，其为在从晶片切单管芯的过程中一个阶段上的图1中半导体晶片的一部分；
图3根据本发明示出从图1的晶片中切单管芯的过程中一个随后状态；
图4根据本发明示出从图1的晶片中切单管芯的过程中另一个随后阶段；
图5示出半导体管芯的放大横截面部分，所述半导体管芯形成在图1-4的晶片上，并且是图1-4的描述中所说明的管芯的可供选择的实施方式；
图6根据本发明示出切单图5中的管芯的过程中一个随后阶段；
图7根据本发明示出切单图6中的管芯的过程中另一个随后阶段；
图8-图10根据本发明示出从图1的半导体晶片中切单管芯的另一个方法的示例实施方式中的步骤；
图11-图14根据本发明示出从图1中的半导体晶片中切单管芯的另一个方法的示例实施方式中的步骤；
图15根据本发明示出从图14中的半导体晶片中切单管芯的另一个方法的示例实施方式；
图16-图20根据本发明示出从图1中的半导体晶片中切单管芯的另一个方法的示例实施方式中的步骤；
图21根据本发明示出从图1中的半导体晶片中切单管芯的另一个方法的示例实施方式中的另一个阶段；
图22示出另一个切单方法；
图23根据本发明示出从图1中的半导体晶片中切单管芯的另一个方法的示例实施方式中的一个阶段，该实施方式为图16-图20中方法的一个可供选择的实施方式；
图24-图28根据本发明示出从图1中的半导体晶片中切单管芯的另一个方法的示例实施方式中的不同阶段的横截面视图；
图29-图31根据本发明示出从图1中的半导体晶片中切单管芯的方法的例子的另一个可供选择的实施方式中的不同阶段的横截面视图；以及
图32-图33根据本发明示出从图1中的半导体晶片中切单管芯的另一个可供选择的方法的示例实施方式的不同阶段的横截面视图。
为了容易和清楚地说明，在图中的元件不必是成比例的，并且在不同图中相同的参考标记指示相同的元件。另外，出于易于描述的目的省略了公知步骤和元件的描述和细节。为了使附图清楚，将设备结构中的掺杂区域示出为一般具有直线的边缘和角度精确的棱角。然而，本领域中的技术人员要理解的是，由于掺杂物的扩散和活化，掺杂区域的边缘可能一般不是直线的，并且其棱角可能没有精确角度。将由本领域中的技术人员领会到的是，使用单词“近似地”或“实质上”意味着，预计有参数的元件值非常接近一设定值或设定位置。然而，正如在本领域中公知的一样，总是会有轻微的差异，其阻止所述值或位置不会严格地与设定值相同。在本领域中，相对于和描述一样的理想目标，可接受多达至少百分之十(10％)(以及关于半导体掺杂浓度多达半分之二十(20％))的差异作为合理差异。
具体实施方式
图1是图解说明了半导体晶片10的简化平面视图，所述半导体晶片10具有多个半导体管芯，诸如管芯12、14、和16，其形成在该半导体晶片10上。管芯12、14、和16在晶片10上相互间隔开，这在间隔中形成切单线，诸如切单线13和15。正如本领域中所公知的一样，多个半导体管芯中的全部一般在所有侧面上都相互分离，这通过按区域形成切单线，诸如线13和15。
图2示出沿截线2-2取得的、图1中晶片10的放大的横截面部分。出于使附图及其描述清楚的目的，所示截线2-2仅横截管芯12和管芯14和16的一些部分。管芯12、14、和16可以是任何类型的半导体管芯，其包括二极管、纵向晶体管、横向晶体管、或者包括各种不同类型半导体器件的集成电路。半导体管芯12、14、和16一般包括半导体基底18，其可具有形成在基底18内的掺杂区域，以便形成半导体管芯的主动部分和被动部分。在图2中示出的横截面部分沿每个管芯12、14、和16的接触垫24取得。接触垫24一般是金属的，其形成在半导体管芯上，以便提供在半导体管芯与半导体管芯外部元件之间的电接触。例如，接触垫24可被形成以接收可被随后连接到垫24上的焊线，或者可被形成以接收可被随后连接到垫24上的焊球或者其他类型的互连结构。基底18包括块基底19，其具有形成在块基底19表面上的外延层20。一部分外延层20可被掺杂，以形成掺杂区域21，该区域则被用来形成半导体管芯12、14、或16的主动部分和被动部分。层20和/或区域21可在一些实施方式中被省略，或者可处于管芯12、14、或16的其他区域中。典型地，电介质23在基底18的顶面上形成，以便将垫24从个别半导体管芯的其他部分隔离，并且将每个垫24从相邻半导体管芯绝缘。电介质23通常为在基底18的表面上形成的二氧化硅薄层。接触垫24一般是金属的，其中接触垫24的一部分与基底18电接触，并且其另一部分在电介质23的一部分上形成。在形成了包括金属接触和相关中间层电介质(未显示)的管芯12、14、和16之后，典型地，在全部多个半导体管芯上形成电介质26，以作用为关于晶片10，以及关于每个个别半导体管芯12、14、和16的钝化层。电介质26通常在晶片10的整个表面上形成，诸如通过毯覆性电介质沉淀的方式，并且在一些实施方式中可在接触垫24下面形成。电介质26的厚度一般大于电介质23的厚度。
图3示出在从晶片10切单管芯12、14、和16的过程中一个随后阶段上，图2中晶片10的横截面部分。在形成电介质26的钝化层之后，由虚线示出的掩模32可被应用到基底18的表面，并且被图案化以形成开口，该开口暴露了覆盖在每个垫24以及覆盖在晶片10的一些部分上的电介质26的一些部分，所述晶片10的一些部分上形成了切单线，诸如切单线13和15。之后，穿过掩模32中的开口蚀刻电介质26和23以暴露在其下面的垫24和基底18的表面。在形成切单线诸如线13和15的区域中形成贯穿电介质26和23的开口，其作用为切单开口28和29。穿过覆盖在垫24上的电介质26形成的开口作用为接触开口。优选地使用选择性地蚀刻电介质比蚀刻金属要快的工艺来执行蚀刻过程。所述蚀刻过程蚀刻电介质一般比其蚀刻金属至少快十(10)倍。用于基底18的材料优选为硅，而用于电介质26的材料优选为二氧化硅或氮化硅。电介质26的材料还可以是其他电介质材料，其能够被蚀刻但同时不会蚀刻垫24的材料，诸如聚酰亚胺。垫24的金属作用为蚀刻停止层，其防止垫24的暴露部分因蚀刻而被移除。在优选的实施方式中，使用氟基的各向异性的反应离子蚀刻过程。
在形成了贯穿电介质26的开口之后，掩模32被移除，并且使基底18变薄以从基底18的底面17移除材料，并且减小基底18的厚度。一般来说，将基底18变薄至不大于大约一百到二百(100到200)微米的厚度。对本领域中的技术人员而言，这种变薄程序是公知的。在使晶片10变薄之后，包括了基底18的底面17的晶片10的底面可用金属层27来金属化。在一些实施方式中，可省略这种金属化步骤。随后，晶片10通常被连接到输送带或者承载带30上，其有助于在切单了多个管芯之后支撑所述多个管芯。对本领域中的技术人员而言，这种承载带是公知的。
图4示出在从晶片10中切单半导体管芯12、14、和16的过程中一个随后阶段上的晶片10。穿过在电介质26中形成的切单开口28和29蚀刻基底18。该蚀刻过程使切单开口28和29从基底18顶面开始延伸，并完全贯穿基底18。该蚀刻过程通常使用化学作用来执行，所述化学作用以远高于蚀刻电介质或金属的速率来选择性地蚀刻硅。该蚀刻过程蚀刻硅一般比其蚀刻电介质或金属至少快五十(50)倍，且优选为快一百(100)倍。典型地，使用各向同性和各向异性的蚀刻条件的组合的深反应离子蚀刻系统被用来蚀刻从基底18的顶面开始完全贯穿基底18的底面的开口28和29。在优选的实施方式中，使用一种通常被称为Bosch过程的过程，以便各向异性地蚀刻贯穿基底18的切单开口28和29。在一个示例中，晶片10在Alcatel深反应离子蚀刻系统中使用Bosch过程进行蚀刻。
切单开口28和29的宽度一般为五到十(5-10)微米。这样一个宽度足以确保能够形成完全贯穿基底18的开口28和29，并且该宽度还要足够窄，以便能够在短时间间隔内形成开口。典型地，能够在近十五到三十(15到30)分钟的时间间隔内形成贯穿基底18的开口28和29。因为晶片10的所有切单线是同时形成的，所以能够在近十五到三十(15到30)分钟的相同时间间隔内形成跨越晶片10的所有切单线。之后，晶片10由承载带30支撑，同时该晶片10被带到一个选择和放置装置35上，利用该装置可从晶片10移除每个个别的管芯。典型地，装置35具有基座或其他工具，其朝上推动每个被切单的管芯，诸如管芯12，以便将其从承载带30释放，并一直上升到达真空捡拾器(未显示)，其将该切单的管芯移除。在选择和放置过程期间，位于开口28和29下面的薄金属底层27的一部分断裂，并被留在带30上。
图5示出半导体管芯42、44、和46的放大横截面部分，所述半导体管芯在晶片10上形成并且是图1-4的描述中所说明的管芯12、14、和16的可供选择的实施方式。在基底18的顶面上形成电介质23之后并且在形成垫24之前的制造状态上(图1)示出管芯42、44、和46。除了管芯42、44、和46每个都具有各自的隔离沟槽50、54、和58之外，这些管芯42、44、和46类似于管芯12、14、和16，所述隔离沟槽围绕管芯并且将其从相邻的管芯隔离。沟槽50、54、和58一般是靠近每个管芯的外侧边缘形成的。沟槽50、54、和58被形成从基底18的顶面以第一距离延伸进入块基底19。每个沟槽50、54、和58一般被形成为进入基底19的开口，该开口具有在开口侧壁上形成的电介质，并且一般用电介质或其他材料，诸如硅或多晶硅来填充。例如，沟槽50可包括在沟槽开口侧壁上的二氧化硅电介质51，并可用多晶硅52填充。相类似地，沟槽54和58各自包括在沟槽开口侧壁上的二氧化硅电介质55和59，并可用多晶硅56和60填充。切单线43在沟槽50与54之间形成，并且切单线45在沟槽50与58之间形成。沟槽50和54邻近切单线43形成，并且沟槽50和58邻近切单线45形成。对于本领域中的技术人员而言，形成沟槽50、54、和58的方法是公知的。应当注意的是，沟槽50和54仅用作说明目的，并且能够是任何数量的、各种形状、大小的隔离槽区(tub)或沟槽，或其组合。
图6根据本发明示出从晶片10切单半导体管芯42、44、和46的过程中一个随后阶段上的晶片10。在形成沟槽50、54、和58之后，形成管芯42、44、和46的其他部分，包括：形成接触垫24，以及形成覆盖管芯42、44、和46的电介质26。电介质26一般还覆盖晶片10的其他部分，其中包括要形成切单线43和45的基底18的部分。之后，应用并图案化掩模32以暴露位于下面的、要形成切单线和接触开口处的电介质26。穿过掩模32中的开口蚀刻电介质26，以暴露在下面的垫24和基底18的表面。被形成贯穿要形成切单线(诸如线43和45)的区域中的电介质26的开口作用为切单开口47和48。用来形成贯穿电介质23和26的开口47和48的蚀刻过程与用来形成电介质23和26中的开口28和29(图3)的过程大致相同。优选地形成开口47和48，使得在相应沟槽50、54、和58的侧壁上的电介质51、55、和59不位于开口47和48的下面，使得这些电介质在随后形成切单线43和45的操作中不会被影响。
在形成贯穿电介质26的开口47和48之后，掩模32被移除，并且基底18被变薄，以及用金属层27金属化，正如此前在图3的描述中所说明的一样。在一些实施方式中，这种金属化的步骤可被省略。而在金属化之后，晶片10通常被连接到承载带30。
图7示出晶片10中切单半导体管芯42、44、和46的过程中一个随后阶段上的晶片10。穿过在电介质26中形成的切单开口47和48蚀刻基底18。该蚀刻过程使切单开口47和48延伸，即从基底18的顶面开始完全贯穿基底18。开口47和48通常离电介质51、55、和59至少0.5微米。蚀刻过程通常是各向同性的蚀刻，其以远高于蚀刻电介质或金属的速率选择性地蚀刻硅，该速率一般比蚀刻电介质或金属的速率至少要快五十(50)倍，而优选为快一百(100)倍。因为沟槽侧壁上的电介质保护基底18的硅，所以能够使用各向同性的蚀刻。与使用Bosch过程或有限使用Bosch过程所获得的蚀刻量相比，所述各向同性的蚀刻的蚀刻量要高得多。然而，该各向同性的蚀刻典型地从下部切削位于沟槽50、54、和58下面的基底19的一些部分。典型地，使用氟化学作用的下游蚀刻被用来从基底18的顶面开始完全贯穿基底18的底面蚀刻开口28和29，并且暴露位于开口28和29下面的层27的一部分。在一个示例中，以使用了完全各向同性蚀刻的深反应离子蚀刻系统来蚀刻晶片10，所述深反应离子蚀刻系统可向各个不同的制造商购买，其中所包括一种系统FL 33716可向位于10050 16thStreet North St.Petersburg的Plasma Therm，LLC购买。在另一些实施方式中，各向同性的蚀刻可被用于大多数的蚀刻，而各向异性的蚀刻则可用于蚀刻的另一个部分(Bosch过程)。例如，可使用各向同性的蚀刻，直到开口28和29的延伸深度大体上与沟槽50、54、和58深度相同为止，并且之后可使用各向异性的蚀刻以防止从下部切削沟槽50、54、和58。
切单开口47和48的宽度一般大约和开口28和29的宽度相同。可用类似于移除管芯12、14、和16的方式，从带30移除管芯42、44、和46。
在另一个实施方式中，可以用第一距离将沟槽50和58间隔开，所述距离足以允许标准的划片工具或晶片锯延伸贯穿开口48。因此，位于开口48下面的层27的部分可通过划片工具或晶片锯割断；或者为了使开口47和48以下的晶片10断裂通过在滚筒上弯曲而沿开口47和48进行分离；或者用其他技术诸如激光划片，等等进行移除。沟槽50和54可具有相类似的间隔，其有助于以相类似的方式割断位于下面的层27的部分。对于使用划片工具对层27进行划片的方法而言，层27可沿划片工具的路径断裂以完成分离。之后，可通过标准的选择和放置技术从带30移除管芯42、44、和46。这些方法有助于分离和切单管芯42、44、和46。
可供选择地，当开口47和48的深度达到沟槽50、54、和58的底部或者刚好经过沟槽的底部时，可终止各向同性的蚀刻。之后，基底19的暴露部分可用划片工具划片，或者用晶片锯锯切，以便完成管芯的分离或者用其他技术诸如激光切削，等等将管芯移除。锯切技术可被延长以贯穿金属层27进行锯切。当基底19的材料沿着由划片工具形成的路径断裂时，划片技术将使层27断裂。
本领域中的技术人员将领会到的是，使用沟槽50、54、和58来切单管芯会产生具有光滑侧壁的管芯42、44、和46，其通过沟槽的电介质侧壁与管芯的外部元件绝缘。所述电介质形成管芯侧壁上的电介质材料。由沟槽电介质所提供的绝缘能够降低管芯和外部元件之间的漏电流。该结构还能够提高管芯的击穿电压。相比于激光管芯切单方法，使用沟槽50、54、和58还能够提高管芯的强度。
再次参考用来使开口47和48延伸进入基底19的蚀刻技术，本领域中的技术人员将领会到的是，各向同性的蚀刻的蚀刻速度比各向异性的蚀刻快，因此，使用各向同性蚀刻以快速移除开口的材料，直到开口47和48的延伸深度与沟槽50、54、和58一样深为止。随后，使用各向异性的蚀刻防止从下部切削沟槽50、54、和58。因此，紧接使用各向同性的蚀刻之后的各向异性的蚀刻提供了高的产量和好的横向控制，甚至是对于比沟槽50、54、和58深的开口47和48的部分也是如此。
图8示出切单在半导体晶片10上形成的半导体管芯71、72、和73的另一个可供选择的方法的示例实施方式中的一个阶段。图8在基底18的顶面上形成电介质23之后和在形成垫24之前的制造状态上(图2)示出管芯71-73的放大横截面部分。除了管芯71-73具有围绕晶片10上的每个管芯的单个隔离沟槽79之外，这些管芯71-73类似于管芯42、44、和46。
正如将在下文中看到的一样，一个从晶片10切单半导体管芯的方法的例子包括：提供半导体晶片，诸如晶片10，其具有半导体基底，例如基底18，并且还具有在半导体基底上形成的多个半导体管芯，其中半导体管芯通过半导体晶片的一些部分被相互分离，并且其中所述半导体晶片的一些部分在要形成切单线，诸如线13和15的位置上；在所述半导体晶片的一些部分上形成沟槽诸如沟槽79，其中所述沟槽围绕多个半导体管芯中每一个的周界，包括在沟槽侧壁上形成电介质层，和在沟槽内形成填充材料，并且填充材料毗连侧壁上的电介质层；形成覆盖多个半导体管芯一些部分的钝化层，诸如层26；蚀刻贯穿钝化层以及任何位于下面的层的第一开口，例如开口82，以便至少暴露沟槽的填充材料；并且蚀刻第二开口诸如开口81，其贯穿填充材料并且贯穿位于填充材料下面的半导体基底中任何部分，使得第二开口从半导体晶片的表面开始延伸完全贯穿半导体基底，其中第二开口的蚀刻是穿过第一开口执行的。
所述方法的另一个实施方式还包括形成沟槽开口，其从半导体基底表面开始以第一距离延伸进入半导体基底，其中半导体基底的第一部分位于沟槽开口下面，并且其中所述沟槽开口具有侧壁和底部；在沟槽开口侧壁上以及沟槽开口底部上形成电介质层，并且在侧壁之间留出沟槽开口中一部分作为未使用空间；移除沟槽开口底部上的电介质；并且毗连在沟槽侧壁上的电介质层用填充材料来填充沟槽开口的未使用空间。
除了沟槽79延伸围绕管芯71-73中每一个的周界，以及在晶片10上形成的任何其他管芯的周界之外，沟槽79的形成类似于沟槽50、54、或58中的任一个，其在图5-7的描述中已说明过了。形成沟槽79以包括电介质衬垫80，诸如二氧化硅，其在沟槽79的侧壁和底部上。在优选的实施方式中，移除电介质衬垫80的底部，使得沟槽79的底部打开，正如以虚线84示出的一样。移除衬垫80底部的一个实例方法包括：应用具有暴露了沟槽79的开口的掩模85，以及实施各向异性的蚀刻，诸如垫块蚀刻(spacer etch)，该蚀刻贯穿衬垫80的底部。可选择性地蚀刻硅上的电介质，以便防止破坏位于沟槽79下面的基底18部分。一般来说，在移除衬垫80的底部之后移除掩模85。在移除沟槽79的底部之后，用填充材料81填充沟槽79的剩余开口。填充材料81一般是硅基材料，诸如多晶硅，以便促进随后过程步骤，正如此后将看到的一样。
本领域中的技术人员将领会的是，管芯71-73中的任何一个还可具有在管芯内部的其他沟槽，诸如沟槽78，并且形成这些沟槽时可使用的过程操作与形成沟槽79时所使用的相类似。依赖于将要提供的功能，沟槽78可保持底部氧化物，或者使底部氧化物被移除。例如，可用掺杂的多晶硅填充沟槽78，并且提供诸如到金属层27(未显示在图8中)或者到基底18底部或背面上的另一个触点的低阻抗基底触点或背面触点。然而，沟槽78的优选实施方式不具有被移除的底部，并且沟槽78优选在管芯内部且不围绕管芯的外侧周界。因此，沟槽79可与沟槽78，或其他相类似沟槽同时形成，由此降低制造成本。正如本领域中的技术人员可理解的一样，管芯71-73可具有在基底18上或者其以内形成的各种不同的主动或被动元件。
沟槽79在切单线76和77内形成，并且优选是在这些切单线的中部，使得沟槽79的中部近似为切单线的中部。正如此后将看到的一样，将近似穿过沟槽79中部发生切单。
图9示出从晶片10中切单半导体管芯71-73的示例方法中一个随后阶段上的晶片10。在形成沟槽79之后，形成管芯71-73的其他部分，包括：形成接触垫24和形成覆盖管芯71-73的电介质26。电介质26一般还覆盖晶片10的其他部分，其包括要形成切单线77和76的基底18的部分。之后，应用并图案化掩模87以暴露位于下面的、要形成切单线76和77，以及接触开口处的电介质26。掩模87类似于图3中示出的掩模32；然而，掩模87的位置通常稍有不同。掩模87中要形成切单线76和77的开口也在沟槽79以上。穿过掩模87中的开口蚀刻电介质26以暴露位于下面的沟槽79内的填充材料81。典型地，所述蚀刻还暴露位于下面的垫24。被形成贯穿要形成切单线，诸如线76和77的区域中的电介质26的开口作用为切单开口82和83。用来穿过电介质26形成开口82和83的蚀刻过程与用来在电介质23和26中形成开口28和29(图3)的过程大体相同。典型地形成开口82和83，使得相应沟槽79侧壁上的电介质衬垫80位于开口82和83的下面，然而，只要暴露了材料81，就不必再暴露电介质衬垫80了。典型地，因为是横截面视图，所以尽管开口82和83是围绕管芯71-73的单个开口的两部分，但仍被示出为两个开口。
在形成贯穿电介质26的开口82和83之后，掩模87被移除，正如通过虚线所示出的一样，并且基底18被变薄，正如虚线86所示出的一样。所述变薄移除位于沟槽79下面的基底18中的大部分。基底18一般不会被一直向上变薄至沟槽79的底部，这是因为电介质衬垫80的电介质材料可能破坏用来变薄晶片10的工具，或者可能导致刮花晶片10。优选地，基底18被变薄，直到沟槽79距基底18的底部大约二到五(2-5)微米为止。在一些实施方式中，基底18可被变薄，直到暴露沟槽79的底部为止。之后，基底18的底面用金属层27金属化，正如此前在图3的描述中所说明的一样。在一些实施方式中可省略这种金属化步骤。随后，晶片10通常被连接到共用承载基底或者共用载体，诸如承载带30。
图10示出从晶片10中切单管芯71-73的方法的实施方式的例子中一个随后阶段上的晶片10。形成贯穿填充材料81的第二开口以形成贯穿基底18的切单线76和77。与图4的描述中所说明的蚀刻相类似，优选地，使用电介质26作为掩模穿过切单开口82和83蚀刻基底18。蚀刻过程形成贯穿材料81的开口。典型地，蚀刻基本上移除所有的材料81，以延伸切单线76和77，其从基底18的顶面开始完全贯穿沟槽79的填充材料81。蚀刻过程通常是各向同性的蚀刻，其以远高于蚀刻电介质或金属的速率选择性地蚀刻硅，该速率一般比蚀刻电介质或金属的速率至少要快五十(50)倍，而优选为快一百(100)倍。因为对电介质上的硅而言，所述蚀刻步骤是选择性的，因此，填充材料81被移除，而不会蚀刻沟槽79侧壁上的电介质衬垫80。因此，沟槽79侧壁上的电介质衬垫80保护基底18的硅不受各向同性的蚀刻。与使用Bosch过程或有限使用Bosch过程所获得的蚀刻量相比，所述各向同性的蚀刻的蚀刻量要高得多。该各向同性的蚀刻过程蚀刻贯穿填充材料81和位于沟槽79下面的基底18的任何部分。因此，各向同性的蚀刻快速蚀刻贯穿沟槽79和任何位于其下面的基底18的部分，由此切单管芯71-73。快速的蚀刻改善了产量并降低了制造成本。本领域中的技术人员将领会到的是，填充材料81中的硅基材料还降低了电介质衬垫80和基底19的材料上的应力。
沿贯穿沟槽79的切单线76和77切单管芯71-73导致切单线仅占用了半导体晶片上很小的空间。例如，包括填充材料81的沟槽79的宽度典型为仅大约三(3)微米宽。因此，切单线76和77可仅为大约三微米宽，而不是在其他管芯切单方法，诸如划片或晶片锯方法中的一百微米宽。对于本领域中的技术人员而言很明显的是，可省略使晶片10变薄的步骤，并且可继续对材料81的蚀刻直到开口82和83延伸贯穿晶片10为止。
正如图4的描述中所说明的一样，选择和放置工具可用来使位于开口82和83下面的金属层27的任何部分断裂，以便完成管芯71-73的切单。本领域中的技术人员将领会到的是，还可使用其它方法来割断切单线76和77内的金属层27。例如，可在应用带30之前，可沿着层27的底侧对金属层27进行划片，因此当执行选择和放置动作时，将沿着这条线割断层27。可供选择地，可在应用带30之前，从层27的背面蚀刻位于切单线76和77下面的层27的部分。所述层27的蚀刻切单层27。割断层27的另一种方法是向位于晶片10下面的带30的部分上吹送空气射流。空气将导致带30向上伸展并割断层27，即在位于切单线76和77下面的层27的部分中割断。另外，可将一未被显示出的第二承载带放到晶片10的正面。然后，可将带30移除。移除带30的步骤将割断层27，即在位于切单线76和77下面的层27的部分中割断。这些割断层27的可供选择的方法中的任何一个可用于此处所描述的切单方法中的任何一个。
图11示出已在图1和2-4的描述中说明过了的切单半导体管芯12、14、和16的另一个可供选择的方法的示例实施方式中的一个阶段。
正如以下将要看到的一样，从半导体晶片切单半导体管芯的一种方法的例子包括：提供具有半导体基底的半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，所述半导体管芯在半导体基底上形成，并且通过在要形成切单线处的半导体晶片的部分相互分离开；形成覆盖多个半导体管芯的切单掩模层，诸如AlN93；形成贯穿切单掩模层的开口；形成贯穿位于下面的层的开口并暴露半导体基底表面中一部分；以及使用切单掩模层中的开口作为掩模，同时蚀刻第一开口使其从半导体基底表面的暴露部分延伸，并完全贯穿半导体晶片。
所述方法的另一个实施方式还包括：先于使用切单掩模层中的开口作为掩模的步骤，将半导体晶片连接到承载带；并且还包括使用选择和放置装置以分离承载带，并且从多个半导体管芯的其他管芯中分离多个半导体管芯的一个半导体管芯。
所述方法的另一个实施方式包括：形成切单掩模层，其为材料是金属化合物、氮化铝、氮化钛、金属-硅化合物、硅化钛、硅化铝、聚合物、或聚酰亚胺中一种的层。
在如图2的描述中所说明的，在基底18的顶面形成电介质23之后并随后形成垫24和电介质26的制造状态上示出管芯12、14、和16。在形成电介质26之后，形成切单掩模以促进形成贯穿基底18的开口而不会蚀刻位于下面的层，诸如电介质26的部分。在优选的实施方式中，用氮化铝(AlN)形成切单掩模。在该优选实施方式中，AlN层91至少要形成在电介质26上。一般来说，要应用层91以覆盖所有的晶片10。
图12示出图11中晶片10的横截面部分，其在从晶片10切单管芯12、14、和16的方法的一个优选实施方式的例子中的随后阶段上。在形成AlN层91之后，掩模32可被应用到基底18的表面，并且被图案化以形成开口，其暴露电介质26的一些部分，这些部分覆盖每个垫24，并且还覆盖要形成切单线，诸如切单线13和15处的晶片10的一些部分。
为了形成掩模32，在晶片10上应用摄影掩模材料，并随后将晶片10暴露在光，诸如紫外光中以改变所述掩模材料被暴露部分的化学成分，以便形成具有开口的掩模32，所述开口覆盖在要形成切单线以及要形成垫24的位置上。然后使用显影剂移除掩模材料的未暴露部分，由此留下带有开口28和29的掩模32，所述开口28和29覆盖在要形成各自切单线13和15的位置上。已经发现的是，可使用一种基于氢氧化铵的显影剂也可产生移除AlN层91位于掩模材料的未暴露部分以下的一部分的显影剂。以虚线92示出层91的被移除部分，并且将层91的剩余部分识别为AlN 93。正如下文中将要看到的一样，AlN 93作用为切单掩模。
图13示出图12中晶片10的横截面部分，其在从晶片10切单管芯12、14、和16的方法的一个可供选择实施方式的例子中的另一个随后阶段上。穿过掩模32和AlN 93中的开口来蚀刻电介质26和23，以便暴露位于下面的垫24和基底18的表面。在要形成切单线，诸如线13和15的区域中形成贯穿AlN93和电介质26和23的开口作用为切单开口28和29。所述被形成贯穿了覆盖垫24的电介质26的开口作用为接触开口。优选地执行蚀刻过程，其中使用的过程选择性地比蚀刻金属快地蚀刻硅基电介质诸如二氧化硅或氮化硅。所述蚀刻过程蚀刻硅基电介质一般比其蚀刻金属至少快十(10)倍。垫24的金属作用为蚀刻停止层，其防止垫24的暴露部分因蚀刻而被移除。在优选的实施方式中，正如上文中所说明的，使用氟基的各向异性的反应离子蚀刻。
在形成了贯穿电介质26和23的开口之后，如虚线所示出的，通常移除掩模32。正如通过虚线86示出的，基底18一般被变薄以从基底18的底面移除材料，并且减少基底18的厚度。一般来说，将基底18变薄至不大于大约为二十五到四百(25到400)微米的厚度，并且优选为在大约五十到二百五十(50-250)微米之间。对于本领域中的技术人员而言，这种变薄程序是公知的。在晶片10被变薄之后，可用金属层27来金属化晶片10的背面。在一些实施方式中，可省略这种金属化步骤。随后，晶片10通常被连接到输送带或者承载带30上，其有助于在切单了多个管芯之后支撑所述多个管芯。
图14示出从晶片10切单半导体管芯12、14、和16的可供选择的方法的示例实施方式中的一个随后阶段上的晶片10。使用AlN 93作为掩模，以蚀刻贯穿切单开口28和29的基底18。AlN 93保护电介质26不受蚀刻的影响。AlN 93可具有大约五十到三百(50-300)埃的厚度，并且仍然保护电介质26。优选地，AlN 93厚度为大约二百(200)埃。蚀刻过程使切单开口28和29从基底18的顶面开始延伸，并完全贯穿基底18。如图4的描述中所说明的Bosch过程一样，所述蚀刻过程通常使用化学作用来执行，所述化学作用以远高于蚀刻电介质或金属的速率来选择性地蚀刻硅。之后如图4的描述中所说明的一样，可从带30移除管芯12、14、和16。
因为AlN 93是电介质，其可被留在管芯12、14、和16上。在另一些实施方式中，可在贯穿基底18，诸如通过使用显影剂进行蚀刻之后移除AlN 93；然而，这需要额外的处理步骤。使用光掩模显影剂来移除层91的被暴露部分节省了处理步骤，由此降低了制造成本。使用AlN 93作为掩模，保护电介质26不受由蚀刻操作造成的影响。
本领域中的技术人员将领会到的是，可在此处所描述的切单方法的任何一个中使用AlN 93作为切单掩模以保护电介质26，所述切单方法包括图5-7的描述中所说明的方法，诸如图15中示出的方法，并且AlN 93还可被用于图8-10的描述中所说明的方法。
在另一些实施方式中，可用除了AlN之外的其他材料形成切单掩模。这些用于切单掩模的其他材料是那些基本上不会被用来蚀刻基底18的硅的过程蚀刻的材料。因为用来蚀刻基底18的蚀刻程序蚀刻硅比蚀刻金属快，所以可使用金属化合物作为形成切单掩模的材料。这种金属化合物的例子包括：AlN、氮化钛、氧化钛、氮氧化钛、以及其他金属化合物。在使用除AlN以外的金属化合物的例子中，可类似于层91来应用金属化合物层。然后，可使用掩模32来图案化金属化合物层，以便形成在该金属化合物中的开口。之后，可移除掩模32，并且所述金属化合物的剩余部分能够在蚀刻基底18期间保护位于下面的层，诸如电介质26。所述金属化合物可被留在随后要切单的管芯上，或者可在完成切单之前，诸如在从带30分离管芯之前被移除。
另外，还可使用硅-金属化合物来形成切单掩模，这是因为金属-硅化合物中的金属会防止蚀刻继续进入金属-硅材料中。硅-金属化合物的一些例子包括金属硅化物，诸如硅化钛和硅化钴。对于硅-金属化合物的实施方式而言，可类似于金属化合物的例子，形成并且图案化硅-金属化合物层。然而，金属-硅化合物一般为导体，因此必须将其从管芯移除，诸如在完成从带30切单管芯之前移除金属-硅化合物。
而且，可将聚合物用于切单掩模。一种适合的聚合物的例子是聚酰亚胺。也可使用其它公知的聚合物。类似于金属化合物，可图案化所述聚合物，并可随后将其移除或留在管芯上。
图16示出已在图1和2-4的描述中进行了说明的切单半导体管芯12、14、和16的另一个可供选择的方法的示例实施方式中的一个阶段，。
正如下文中将要看到的一样，一个从半导体晶片切单半导体管芯的方法的例子包括：提供具有半导体基底并且具有多个半导体管芯的半导体晶片，所述多个半导体管芯在半导体基底上形成，并且通过要形成切单线处的半导体基底的一些部分来相互分离；以及蚀刻贯通半导体基底中一些部分的切单线开口，其中从半导体基底的第一表面形成所述切单线开口，由此产生在多个半导体管芯之间的间隔，所述蚀刻形成半导体管芯的侧壁，其中半导体管芯的顶面具有比半导体管芯的底面大的宽度。
在另一个实施方式中，所述方法还包括：蚀刻所述切单线开口包括形成管芯的顶面宽度比底面宽度大差不多二到十(2-10)微米。
另一个可供选择的方法包括使用各向异性的蚀刻，以便蚀刻以第一距离进入半导体基底的切单线开口；并且使用各向同性的蚀刻来蚀刻切单线开口，以便将切单线开口延伸至第二距离，同时还提高了切单线开口的宽度。
正如下文中将要看到的一样，所述切单方法形成关于管芯12、14、和16有角度的侧壁，使得所述管芯的横向宽度在管芯顶部大于管芯底部。在蚀刻贯穿电介质26和23以暴露基底18和垫24之后的制造状态上示出晶片10和管芯12、14、和16，正如图3的描述中说明的一样。选择性地，可使用AlN 93作为掩模用于随后的操作，正如在图11-14的描述中说明的一样。
随后，为了暴露基底18的表面，用各向同性的蚀刻过程来蚀刻基底18和任何被暴露的垫24，所述各向同性的蚀刻过程以比蚀刻电介质或金属高得多的速率选择性地蚀刻硅，蚀刻硅的速率一般比蚀刻电介质或金属的速率至少快五十(50)倍，且优选为至少快一百(100)倍，正如在图7的描述中说明的一样。执行蚀刻过程以使开口28和29延伸进入基底18至一定深度，这样做横向地延伸了开口的宽度，同时也延伸了其深度以形成基底18中的开口100。因为所述过程被用来形成关于管芯12、14、和16有角度的侧壁，将使用多个各向同性的蚀刻将开口28和29的陆续增加宽度，同时开口的深度延伸入基底18。在开口100的宽度大于电介质23和26中的开口28和29的宽度之后，终止所述各向同性的蚀刻。之后，将碳基聚合物101应用到被暴露在开口100中的基底18的部分。
图17示出图16的描述中所说明阶段的一个随后阶段。使用各向异性的蚀刻来移除在开口100底部上的聚合物101的部分，同时留下在开口100侧壁上的聚合物101的部分。
图18示出图17的描述中所说明阶段的一个随后阶段。使用各向同性的蚀刻过程来蚀刻被暴露在开口100内基底18的表面，以及任何被暴露的垫24，这类似于图16的说明中的一个描述。所述各向同性的蚀刻再次横向地延伸切单开口28和29的宽度，同时还延伸了其深度以形成基底18中的开口104。在开口104的宽度大于开口100的宽度之后，通常会终止各向同性的蚀刻，以便使开口的宽度随着深度的增加而变宽。被留在开口100的侧壁上的聚合物101的部分保护了开口100的侧壁，以防止开口104的蚀刻影响开口100宽度。在蚀刻开口104期间，基本上所有的聚合物101都被从开口100的侧壁上移除。
之后，将类似于聚合物101的碳基聚合物105应用到被暴露在开口104中的基底18的部分上。在形成聚合物105期间，操作通常再一次在开口100的侧壁上形成聚合物101。
图19示出图18的描述中所说明阶段的另一个随后阶段。使用另一个各向异性的蚀刻来移除开口104底部上的聚合物105的部分，同时在开口104的侧壁上留下一部分聚合物105。该过程步骤类似于图17的描述中所解释的步骤。
图20示出可重复蚀刻序列，直到切单线13和15完全贯穿基底18为止。可重复各向异性蚀刻以形成开口(诸如开口108和112)、在开口侧壁上形成聚合物、并且从开口底部移除聚合物同时在侧壁上留下聚合物的一部分(诸如聚合物109和113)的操作序列，直到开口28和29延伸贯穿基底18以形成完全贯穿基底18的切单线13和15为止。在最后的各向同性蚀刻，诸如为形成开口112的蚀刻之后，通常不会沉淀所述聚合物，这是因为在随后的操作中一般不需要保护基底18。虽然将聚合物101、105、和109示出在其各自开口100、104、和108的侧壁上，但是在完成所有操作之后，本领域中的技术人员将领会到的是，用来形成开口112的最后的各向同性蚀刻步骤实质上从其相应开口的侧壁上移除了这些聚合物。因此，这些聚合物是出于清楚解释的目的被显示的。
正如能够从图20中看到的一样，管芯12、14、和16的侧壁从顶部向底部朝内倾斜，使得每个管芯底部的管芯宽度小于在管芯顶部的管芯宽度。因此，在基底18顶部的管芯的外侧边缘超出基底18顶部的管芯的外侧边缘一定距离116，因此管芯13的顶面超出距离116而悬于底面17之上。在一个实施方式中，有角度的侧壁有助于在管芯的选择和放置操作期间内最小化损坏。对于这样一种实施方式而言，要确信的是，距离116应为管芯12、14、和16厚度的百分之五到百分之十(5-10％)。在一个示例实施方式中，距离116近似为一到二十(1-20)微米，因此在基底18底部的管芯12的底部宽度可以比在表面11的管芯12的顶部宽度小近似二到四十(2-40)微米。在另一个实施方式中，要确信的是，侧壁应形成近似十五到四十度(15°-40°)的角118，该角118在侧壁和垂线，诸如垂直于基底18顶面的直线之间。因此，开口29的宽度每次被蚀刻延伸的量应当足以形成角118。一般来说，切单线15-16的顶部比切单线的底部窄大约二到四十(2-40)微米。本领域中的技术人员将领会到的是，多次各向同性的蚀刻操作形成了每个管芯12、14、和16的粗糙侧壁，使得所述侧壁具有沿着侧壁参差不齐的边缘。然而出于清楚说明的目的，上述边缘的参差程度在图16-21的图解说明中有所夸大。这些侧壁一般被视为基本光滑的侧壁。
图21示出在选择和放置操作期间带有向内倾斜的侧壁的管芯12、14、和16。正如能够看到的，管芯12、14、和16的倾斜侧壁允许冲杆35向上移动管芯中的一个，诸如管芯12，而不会碰撞其他管芯，诸如管芯14和16。这有助于在选择和放置操作期间，减少破裂以及对管芯12、14、和16的其他损伤。
图22示出没有倾斜侧壁的其他管芯，以及在选择操作期间它们可能会如何发生相互碰撞。这种配置有可能在选择和放置操作期间，导致对所述管芯的损伤，诸如对管芯边缘的损伤。
图23示出在图16-22的描述中所说明的切单半导体管芯12、14、和16并且形成有角度的或倾斜的侧壁的另一个可供选择方法的实施方式例子中的一个阶段。本领域中的技术人员将领会到的是，也可以使用其它切单技术，诸如在图1-15的描述中所说明的技术，以从晶片切单管芯并在管芯上形成有角度的和倾斜的侧壁。例如，在图14的描述中所说明的各向异性的蚀刻可被用来形成进入基底18内的开口28和29，其与基底18顶面相距第一距离120。因此，在所述侧壁的第一距离范围内，侧壁实质上是笔直的。然后，可使用在图16-22的描述中所说明的切单方法来完成切单。第一距离120的深度依赖于管芯的厚度，但典型地将会多达管芯厚度的大约百分之五十(50％)。之后，蚀刻以形成开口(诸如开口108和112)，在开口侧壁上形成聚合物，并且从开口底部移除聚合物同时在侧壁上留下聚合物的一部分(诸如聚合物109和113)，可重复以上这种各向异性的蚀刻序列，直到开口28和29延伸贯穿基底18以形成完全贯穿基底18的切单线13和15为止。
切单半导体管芯12、14、和16的另一个可供选择方法的实施方式例子包括：使用各向异性的蚀刻，诸如图14的描述中所说明的一种各向异性的蚀刻，以便形成进入基底18内的开口28和29，其与基底18的顶面相距第一距离120。因此，在所述侧壁的第一距离范围内，侧壁实质上是笔直的。随后，可使用如图16-22的描述中所说明的各向同性的蚀刻，以便将切单线13和15的深度延伸至第二距离，该第二距离大于距离120但尚未完全贯穿基底18。在延伸所述深度的同时，各向同性的蚀刻还增加了线13和15的宽度。延伸该宽度，使其宽于电介质26上的开口28和29的宽度。所述方法的最终部分可以使用各向异性的蚀刻以便在靠近切单线底部位置上提供实质上为笔直的侧壁。则此处的切单线将会比中部宽。然后，能够使用这种方法或者其他方法的组合，以提供被改进的功能性，诸如锁定在管芯12、14、和16侧壁或者边缘斜坡上的管芯模，使得管芯底部宽于管芯顶部，或者管芯中部宽于管芯顶部。
图24-图28示出从晶片10切单半导体管芯的另一个可供选择的实施方式例子中各种不同阶段上的晶片10的横截面视图。图24-图28示出的晶片10的横截面视图是沿着图1中的截线24-24提取的。图24-图28示出的可供选择方法的示例实施方式还包括一种减小晶片10厚度或者变薄晶片10的可供选择的方法。晶片10包括半导体管芯12、14、和16，以及切单线13和15，其被描述在图1-4、图8-20、和图23的描述中。尽管出于使附图和描述清楚的目的，未被显示在图24-28中，晶片10还能够包括在图5-7的描述中所说明的沿着切单线43和45的管芯42、44、和46，以及切单开口47-48。因为在图24中示出的晶片10的横截面部分大于图2-23中示出的晶片10的部分，所以图24沿着额外的切单线示出在晶片10的顶面上形成的额外管芯，所述额外的切单线包括切单线11、17、137、和138，其类似于在图2-23中任一个的描述中所说明的切单线13和15或者43和45中的任何一个。另外，图24示出基底18，其具有在基底18的顶面与基底18的底面或背面之间的厚度66。在基底18的顶面上形成了半导体管芯，诸如管芯12、14、16、144、和145之后，变薄晶片10以减少基底18的厚度66。在图25-28示出了减少厚度66的一个实施方式的例子。
关于图25，在基底18的顶面上形成了半导体管芯之后，晶片10可被倒置，并连接到支撑带或者支撑设备34，使得基底18的顶面面向设备34。设备34可以是任何公知的设备，其能够被用来在变薄操作，诸如从背面研磨带或者其他设备的操作期间为晶片提供支撑。
图26示出从晶片10切单管芯的方法的示例实施方式中的一个随后阶段上的晶片10。典型地，变薄晶片10的整个底面以便减少晶片10的厚度，即从厚度66到厚度67，该厚度67小于厚度66。可利用各种不同的公知方法来将晶片10的厚度减少至厚度67，诸如对本领域中的技术人员而言公知的背面研磨、化学机械抛光(CMP)或者其他技术。在一些实施方式中，该步骤在所述方法中可被省略。
随后，将晶片10底面的内部部分125进一步减少至厚度68，其小于厚度66和67。用虚线示出在形成内部部分125期间被移除的晶片10的底面部分。内部部分125的厚度典型地通过使内部部分125受到研磨操作来减少，或者通过其他公知的技术来减少厚度。减少部分125的厚度会留下外侧轮缘127，其与晶片10的外侧边缘并列。因此，外侧轮缘127典型地维持厚度67。外侧轮缘127的厚度则足以提供为处理或运输余下的晶片10提供支撑。对本领域中的技术人员而言，用于减少内部部分125的厚度的工具和方法是公知的。这些工具和方法的一个例子被包括在公布编号为2006/0244096的美国专利中，其发明人为Kazuma Sekiya，并于2006年11月2日公布。
图27示出从晶片10切单管芯的另一个随后步骤。可从晶片10移除支撑设备34，并且将保护层135应用到晶片10的底面，特别是应用到内部部分125中的晶片10的底面。设备34可具有紫外线释放机制，诸如当暴露在紫外光中时释放，或者其他公知的释放机制。因为用于形成层135的方法通常包括可能损伤设备34的高温，所以移除设备34。而对于不包括这种高温的实施方式，或者对于能抵抗这种温度的支撑设备而言，可保留设备34。尽管如此，设备34通常还是必须在随后的操作之前被移除。层135中的一部分还可以被应用到外侧轮缘127的底面，如保护层部分133示出的。然而，在一些实施方式中，可掩盖外侧轮缘127以防止形成部分133。例如，可形成层135的操作期间应用光掩模以覆盖轮缘127，或者可使用阴罩，以便防止形成部分133。
图28示出在另一个随后制造阶段上的晶片10。在形成层135之后，通常会将晶片10再次翻转至直立状态。将承载带30应用到晶片10的底面。在一些实施方式中，带30连接到薄膜框架62，以便为带30提供支撑。对于本领域中的技术人员而言，这种薄膜框架和承载带是公知的。应用带30作为用来处理和支撑晶片10的承载工具。对于使用不同的载体来处理晶片10的实施方式而言，可使用不同的载体，并且可省略带30。应用带30作为用来处理和支撑晶片10的承载工具。对于使用不同的载体来处理晶片10的实施方式而言，可使用不同的载体，并且可省略带30。典型地，使用真空吸盘来保持晶片10，并使带30与晶片10的底面形状一致，使得带30为晶片10提供一定支撑。之后，形成切单开口28、29、140、和141，其从晶片10的顶面进入基底18并达到层135而终止，其使用的方法与此前在图2-图23的描述中所说明的、开口28和29或者开口47和48等在层27上终止的开口的形成方式相类似。本领域中的技术人员将领会到的是，其他的切单开口通常与开口28和29同时形成，以便切单晶片10的其他管芯。以不会被干式蚀刻方法蚀刻的材料形成层135，所述干式蚀刻方法被用来形成切单开口28、29、140、和141。在一个实施方式中，保护层135是金属或金属化合物，并且所选择的干式蚀刻过程是一种以比蚀刻金属快得多的速率蚀刻硅的过程。这种过程已在此前有所说明。在另一些实施方式中，保护层135可以是一种此前说明过的氮化铝，或一种此前说明过的硅-金属化合物。层135还可为与此前所说明的金属层27的材料相同的材料。此外，还可随切单开口28和29一起形成切单开口140和141。以类似于形成开口28和29(或者开口47和48)的方式，形成贯穿基底18的切单开口140和141，以便形成切单线137和138。形成切单线137和138以便从余下的晶片10上分离外侧轮缘127。因此，被形成的切单线137和138通常上覆于内部部分125，并且位于外侧轮缘127与任何半导体管芯之间，所述半导体管芯位于邻近轮缘127处，诸如半导体管芯144和145。例如，切单线137和138可以是一(1)条连续不断的切单线，其围绕内部部分125的外侧边缘延伸，例如正好在形成了外侧轮缘127的内缘处的晶体10的部分内延伸。
本领域中的技术人员将领会到的是，使用晶片锯或其他类型的切削工具来从具有这样一个内部部分125和轮缘127的晶片上切单管芯，将使内部部分125受到很大的机械应力并且有可能使内部部分125内的晶片10断裂。另外，以激光划片移除轮缘127可能导致邻近轮缘127的管芯重新结晶。使用此处所说明的干式蚀刻方法来移除轮缘127，将最小化内部部分125上的机械应力，并且在移除轮缘127的同时，或在从晶片10切单管芯的同时减少破坏晶片的可能性。
在某些情况下可取的是，从晶片10移除轮缘127而不切单在晶片10上形成的管芯。对于这样一种可供选择的实施方式，可形成切单线137和138以从晶片10移除轮缘127，而不形成用来切单晶片10的管芯的切单线，诸如切单线11、13、15、和17。在移除轮缘127之后，类似于带30的另一个带可被应用到部分125的底面，诸如直接应用到层135，并随后可如此处所描述的一样来切单管芯。在另一些实施方式中，可保持带30以支撑余下的晶片10。在切单管芯之前移除轮缘127允许一快速且干净的方法，其减少刮花管芯的可能和机械应力，由此改进收益和产量。
图29-图31示出从晶片10切单管芯的方法例子的另一个可供选择的实施方式中的各种不同阶段。图29示出正好在图26的描述中所说明阶段之后的阶段上的晶片10。从支撑设备34移除晶片10，并且在内部部分125的底面上形成保护层135。
参考图30，可将承载带63应用到晶片10，以便为晶片10提供支撑。将承载带63应用到晶片10的顶部，使得基底18的顶面面向带63。典型地，带63类似于此前所描述的带30。在一些实施方式中，带63被连接到薄膜框架64，其类似于框架62。应用带63作为用来处理和支撑晶片10的承载工具。对于使用不同的载体来处理晶片10的实施方式而言，可使用不同的载体，并且可省略带63。正如通过关于部分133的虚线所示出的，移除在外侧轮缘127的底面上形成的保护层135的任何部分。例如，外侧轮缘127的底面可受到研磨处理，且时间足以移除如虚线所示出的保护层部分133，或者可掩盖层135并且可从轮缘127上将部分133蚀刻下来。正如此前所说明的，在一些实施方式中，不会在外侧轮缘127上形成保护层部分133。
可利用干式蚀刻过程将外侧轮缘127的厚度减少至厚度69。利用干式蚀刻过程以减少外侧轮缘127的厚度，所述过程能够是此处所描述的干式蚀刻过程中的任何一个，诸如那些用来形成切单开口，诸如切单开口28和29的过程。厚度69小于外侧轮缘127的先前厚度67。厚度69的值通常被选择成使得外侧轮缘127的底面接近厚度68，以至于承载带30(见图31)可为晶片10提供更好的支撑。在优选的实施方式中，厚度69形成轮缘127的底面，其基本上平行于保护层135的外侧表面。移除部分133允许干式蚀刻减少轮缘127的厚度。只要是在减少轮缘127的厚度之前移除部分133的话，就可在所述方法的不同阶段上移除部分133。在一些实施方式中，厚度68不大于大约五十(50)微米，并且可以是二十五(25)微米或更少。本领域中的技术人员将领会到的是，在这种厚度下，晶片10可能变得易碎。与其他厚度减少方法，诸如背面研磨或CMP相比，使用干式蚀刻过程来减少轮缘127的厚度可最小化晶片10上的机械应力。
图31示出随后阶段上的晶片10。在减少了外侧轮缘127的厚度之后，晶片10通常被翻转，并置于此前所说明的承载带30上。形成切单开口28和29，其从基底18的顶面开始，贯穿基底18并到达在保护层135而终止。另外，还形成切单开口140和141，其典型地随着开口28和29一起形成，以便从晶片10的半导体管芯分离外侧轮缘127。本领域中的技术人员将领会到的是，通常与开口28和29同时形成切单开口，以便切单晶片10的其他管芯。因为晶片10的厚度较小，使用干式蚀刻来切单管芯将最小化晶片10上的机械应力，并减少破坏晶片的可能性和其他损伤。
图32-图33示出从晶片10切单管芯的另一个可供选择的方法的示例实施方式中的各种不同阶段。图32示出正好在图26中所描述的阶段之后的一个阶段上的晶片10。如此前所说明的，一般可从晶片10移除设备34，并且在内部部分125的底面上形成保护层135。可图案化保护层135，使其具有贯穿保护层135的开口，该开口基本上对齐要形成晶片10的切单线，诸如切单线11、13、15、17、137、和138处的晶片10的部分。本领域中的技术人员将领会到的是，可利用各种不同的背面对齐技术，用来确保在层135上形成的开口被定位，以对齐要形成切单线，诸如切单线13、15、137、和138处的基底18的部分。
参考图33，可使用保护层135作为掩模以保护基底18，同时利用干式蚀刻过程以形成切单开口28、29、140、和141，其从基底18的底面开始延伸，完全贯穿基底18并从基底18的顶面穿出。被说明用于形成切单开口28和29或者47和48的干式蚀刻方法中的任何一个，还可被用来形成切单开口140和141，以及贯穿基底18的任何其他的切单开口。与形成切单开口同时，所述过程还蚀刻外侧轮缘127，由此将外侧轮缘127的厚度减少至厚度69。正如此前在图30的描述中所说明的，在减少轮缘127的厚度并蚀刻所述切单开口之前移除保护层133中的任何部分。连同形成切单开口减少部分127的厚度减少了处理步骤，由此减少了制造成本，并且减少所述厚度还最小化了晶片10上的机械应力，由此改进收益并减少成本。减少的轮缘127的厚度使得更容易处理晶片10，并且在切单管芯之后更容易移除这些管芯。在另一些实施方式中，可掩盖轮缘127，并且在形成开口28、29、140、和141的同时不蚀刻该轮缘127。在形成切单开口之后，可将另一个承载带(未显示)，诸如承载带30，应用到晶片10的底面，诸如应用到内部部分125的底面，并且可翻转晶片10，或者内部部分125。之后，可通过此前所描述的选择和放置技术或者其他技术来移除半导体管芯。
熟练的技术人员能够理解的是，形成半导体管芯的方法的一个例子包括：提供具有半导体基底的半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，诸如管芯12、14、或16，所述半导体管芯在半导体基底的顶面上形成，并且通过在要形成切单线，诸如线13和15处的半导体晶片部分相互分离开；翻转所述半导体晶片；将半导体晶片底面的内部部分，诸如部分125的厚度减少至第二厚度，其小于第一厚度，并留下有第一厚度的半导体晶片的外侧轮缘，例如轮缘127，其中外侧轮缘与半导体晶片的外侧边缘并列，并且其中所述内部部分位于多个半导体管芯的下面；在半导体晶片底面的内部部分上形成保护层，其中所述保护层是金属或者金属化合物或者金属-硅化合物中的一个；以及使用干式蚀刻，以便将外侧轮缘的第一厚度减少至第三厚度，所述第三厚度小于第一厚度，其中保护层保护内部部分不被干式蚀刻，使得所述第二厚度保持基本恒定。
本领域中的技术人员将理解的是，所述方法还可包括图案化保护层以暴露在要形成切单线处的半导体基底的部分；并且使用干式蚀刻来蚀刻切单线，其从半导体基底的底面开始，贯穿半导体基底到达半导体基底的顶面。
形成半导体管芯的另一个方法的例子包括：提供具有半导体基底的半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，诸如管芯12/14/16，所述半导体管芯在半导体基底上形成，并且通过在要形成切单线处的半导体晶片部分，诸如部分13/15相互分离开；将半导体晶片底面的内部部分，诸如部分125的厚度减少至第二厚度，其小于第一厚度，并留下有第一厚度的半导体晶片的外侧轮缘，例如轮缘127，其中外侧轮缘与半导体晶片的边缘并列，并且其中所述内部部分位于多个半导体管芯的下面；在晶片底面的内部部分上形成保护层，其中所述保护层是金属或者金属化合物或者金属-硅化合物中的一个；以及使用干式蚀刻在要形成切单线处形成切单开口包括：形成贯穿半导体基底的切单开口，其中在外侧轮缘与邻近该外侧轮缘的任何半导体管芯之间形成至少一个切单开口。
熟练的技术人员还将领会到的是，所述方法还可包括使用干式蚀刻形成切单开口，其从半导体晶片的顶面贯穿半导体基底。
所述方法还可包括图案化保护层以暴露要形成切单线处的半导体晶片底面的部分；并且使用干式蚀刻形成切单开口的步骤可包括使用保护层作为掩模，同时使用干式蚀刻来蚀刻切单开口，其从半导体晶片的底面开始，贯穿半导体基底达到半导体基底的顶面，以及使用干式蚀刻来蚀刻外侧轮缘，和将该外侧轮缘的第一厚度减少至第三厚度，所述第三厚度小于第一厚度。
考虑到以上全部内容，很显然是公开了一种新颖的设备和方法。除其他功能之外，主要包括使用干式蚀刻程序来蚀刻完全贯穿半导体晶片的切单开口。这种干式蚀刻过程一般被称为等离子蚀刻或者反应离子蚀刻(RIE)。从一个侧面蚀刻开口有助于确保切单开口具有非常直的侧壁，由此提供沿每个半导体管芯的每个侧面的均匀切单线。蚀刻完全贯穿半导体晶片的切单开口促进窄切单线的形成，由此允许在给定尺寸的晶片上有更多空间用于形成半导体管芯。所有的切单线一般是同时形成的。所述蚀刻过程快于划片或晶片锯切过程，由此增加了制造领域中的产量。
形成贯穿沟槽填充材料的切单线促进窄切单线的形成，由此增加了晶片利用率并减少成本。使用切单掩模，有助于在形成贯穿基底的切单线的同时，保护管芯的内部部分。形成有角度的侧壁，则减少了装配操作期间的损伤，由此减少了成本。在一些实施方式中，有角度的侧壁一般同时在所有管芯上形成。
虽然本发明的主题以具体的优选实施方式进行了描述，但很明显的是，对于半导体领域中的技术人员而言，本发明可有很多备选方案和变体。例如，可从基底18上省略层20和/或21。二选一地，可在形成覆盖垫24的接触开口之前或之后形成切单开口。而且，可在变薄晶片10之前形成所述切单开口，例如，切单开口可被形成部分地穿过基底18，并且变薄过程可被用来暴露切单开口的底部。

Claims (10)

1.一种从半导体晶片切单半导体管芯的方法，包括：
提供半导体晶片，所述半导体晶片具有半导体基底，并且还具有在所述半导体基底上形成的多个半导体管芯，其中所述半导体管芯通过所述半导体晶片中的部分被相互分离，并且其中所述半导体晶片中的所述部分在要形成切单线的位置上，所述半导体晶片具有顶面和底面；
在所述半导体晶片的所述部分中形成沟槽，其中所述沟槽围绕所述多个半导体管芯中每一个的周界，包括在所述沟槽的侧壁上形成电介质层，和在所述沟槽内形成且毗连在所述侧壁上的所述电介质层的填充材料；
形成覆盖位于所述半导体晶片内的所述多个半导体管芯中的每个半导体管芯的部分的电介质层；
蚀刻贯穿覆盖位于所述半导体晶片内的所述多个半导体管芯的部分的所述电介质层的第一开口，并且蚀刻任何位于下面的层以至少暴露所述沟槽的填充材料；以及
蚀刻第二开口，所述第二开口贯穿位于所述半导体晶片内的所述填充材料，并且贯穿位于所述填充材料下面的所述半导体基底的任何部分，使得所述第二开口从所述半导体晶片的顶面延伸，完全贯穿所述半导体基底，其中所述第二开口的蚀刻是穿过所述第一开口执行的。
2.如权利要求1所述的方法，其中形成所述沟槽包括形成沟槽开口，所述沟槽开口从所述半导体基底的顶面延伸进入所述半导体基底，其中所述半导体基底的第一部分位于所述沟槽开口的下面，并且其中所述沟槽开口具有侧壁和底部；
在所述沟槽开口的侧壁上以及所述沟槽开口的底部上形成所述电介质层，并且在所述侧壁之间留出所述沟槽开口的一部分作为未使用空间；
移除在所述沟槽开口的底部上的所述电介质层；以及
用毗连所述沟槽的侧壁上的所述电介质层的所述填充材料来填充所述沟槽开口的所述未使用空间。
3.如权利要求1所述的方法，还包括在穿过所述第一开口进行蚀刻以形成贯穿所述填充材料的第二开口的步骤之前，使所述半导体晶片的底面变薄。
4.一种从半导体晶片切单半导体管芯的方法，包括：
提供具有半导体基底的硅半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，所述多个半导体管芯在所述半导体基底上形成，并且通过在要形成切单线处的所述半导体晶片的部分被相互分离；
翻转所述半导体晶片并将所述半导体晶片的底面的内部部分的厚度减少至小于所述第一厚度的第二厚度，并且留下有所述第一厚度的所述半导体晶片的外侧轮缘，其中所述外侧轮缘与所述半导体晶片的边缘并列，并且其中所述内部部分位于所述多个半导体管芯的下面；
在所述晶片底面的内部部分上形成保护层，其中所述保护层是金属或金属-硅化合物中的一种；
使用干式蚀刻以将所述外侧轮缘的第一厚度减少至第三厚度，所述第三厚度小于所述第一厚度，其中所述保护层保护所述内部部分不被干式蚀刻，使得所述第二厚度保持实质上恒定；
形成覆盖所述多个半导体管芯的切单掩模层；
在要形成所述切单线处形成贯穿所述切单掩模层的开口；
形成贯穿位于所述切单掩模层中的开口下面的层的第一开口，并且暴露所述半导体基底的表面的一部分；以及
使用所述切单掩模层中的开口作为掩模，同时进行蚀刻以从所述半导体基底的表面的暴露部分延伸所述第一开口完全贯穿所述半导体晶片，其中所述蚀刻对硅蚀刻比对所述切单掩模层蚀刻要快。
5.一种从半导体晶片切单半导体管芯的方法，包括：
提供具有半导体基底的硅半导体晶片，所述半导体基底具有第一厚度、顶面、底面、以及多个半导体管芯，所述多个半导体管芯在所述半导体基底上形成，并且通过在要形成切单线处的所述半导体晶片的部分被相互分离；
形成覆盖所述多个半导体管芯的切单掩模层；
在要形成所述切单线处形成贯穿所述切单掩模层的开口；
形成贯穿位于所述切单掩模层中的开口下面的层的第一开口，并且暴露所述半导体基底的表面的一部分，包括使用选择性地蚀刻电介质比蚀刻金属要快的蚀刻；以及
使用所述切单掩模层中的开口作为掩模，同时进行蚀刻以从所述半导体基底的表面的暴露部分延伸所述第一开口完全贯穿所述半导体晶片，其中所述蚀刻对硅蚀刻比对所述切单掩模层蚀刻要快。
6.如权利要求5所述的方法，其中使用所述切单掩模层中的开口作为掩模同时进行蚀刻的步骤包括：使用选择性地蚀刻硅快于蚀刻电介质的蚀刻来进行蚀刻。
7.如权利要求4所述的方法，其中形成所述切单掩模层包括：形成材料为金属化合物、金属-硅化合物和聚合物中的一种的层。
8.如权利要求7所述的方法，其中形成所述切单掩模层包括：形成所述金属化合物为包括AlN或氮化钛，形成所述金属-硅化合物为包括硅化钛或硅化铝，形成所述聚合物为包括聚酰亚胺。
9.一种从半导体晶片切单半导体管芯的方法，包括：
提供半导体晶片，所述半导体晶片具有半导体基底，并且还具有多个半导体管芯，所述多个半导体管芯在所述半导体基底上形成并且通过所述半导体晶片中要形成切单线的位置上的部分被相互分离；
形成覆盖所述多个半导体管芯的切单掩模层；
在要形成所述切单线处形成贯穿所述切单掩模层的开口；以及
使用所述切单掩模层中的开口作为掩模，同时蚀刻贯穿所述半导体基底的所述部分的切单线开口，包括使用各向异性的蚀刻以便蚀刻以第一距离进入所述半导体基底的所述切单线开口，并且使用各向同性的蚀刻来蚀刻所述切单线开口以便将所述切单线开口延伸至第二距离，同时还提高了所述切单线开口的宽度，其中从所述半导体基底的第一表面形成所述切单线开口，由此产生在所述多个半导体管芯之间的间隔，所述蚀刻形成所述半导体管芯的侧壁，其中所述半导体管芯的顶面具有大于所述半导体管芯的底面的宽度。
10.如权利要求9所述的方法，其中使用所述切单掩模层中的开口作为掩模，同时蚀刻所述切单线开口包括：形成比所述底面的宽度宽二至四十微米的所述顶面的宽度。
CN201010559690.6A 2010-01-18 2010-11-25 半导体管芯切单方法 Expired - Fee Related CN102130047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/689,098 US7989319B2 (en) 2007-08-07 2010-01-18 Semiconductor die singulation method
US12/689,098 2010-01-18

Publications (2)

Publication Number Publication Date
CN102130047A CN102130047A (zh) 2011-07-20
CN102130047B true CN102130047B (zh) 2014-12-17

Family

ID=44268067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010559690.6A Expired - Fee Related CN102130047B (zh) 2010-01-18 2010-11-25 半导体管芯切单方法

Country Status (4)

Country Link
KR (4) KR101751709B1 (zh)
CN (1) CN102130047B (zh)
HK (1) HK1158823A1 (zh)
TW (2) TWI512897B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9214423B2 (en) * 2013-03-15 2015-12-15 Semiconductor Components Industries, Llc Method of forming a HEMT semiconductor device and structure therefor
TWI671813B (zh) * 2013-11-13 2019-09-11 東芝股份有限公司 半導體晶片之製造方法
JP6441025B2 (ja) 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
JP6637831B2 (ja) * 2016-04-28 2020-01-29 株式会社ディスコ デバイスの製造方法及び研削装置
US11322464B2 (en) * 2019-10-01 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Film structure for bond pad

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856705A (en) * 1993-01-25 1999-01-05 Intel Corporation Sealed semiconductor chip and process for fabricating sealed semiconductor chip
CN101292330A (zh) * 2004-05-11 2008-10-22 捷敏电子（上海）有限公司 化学增强的封装单分方法
US7482251B1 (en) * 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
DE102005039479B3 (de) * 2005-08-18 2007-03-29 Infineon Technologies Ag Halbleiterbauteil mit gedünntem Halbleiterchip und Verfahren zur Herstellung des gedünnten Halbleiterbauteils
JP2007294612A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、半導体装置の製造方法、半導体製造装置、ｌｅｄヘッド、および画像形成装置
TWI330868B (en) * 2007-04-13 2010-09-21 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7585750B2 (en) * 2007-05-04 2009-09-08 Stats Chippac, Ltd. Semiconductor package having through-hole via on saw streets formed with partial saw
US7781310B2 (en) * 2007-08-07 2010-08-24 Semiconductor Components Industries, Llc Semiconductor die singulation method
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856705A (en) * 1993-01-25 1999-01-05 Intel Corporation Sealed semiconductor chip and process for fabricating sealed semiconductor chip
CN101292330A (zh) * 2004-05-11 2008-10-22 捷敏电子（上海）有限公司 化学增强的封装单分方法
US7482251B1 (en) * 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation

Also Published As

Publication number Publication date
KR101751709B1 (ko) 2017-06-28
TWI601242B (zh) 2017-10-01
KR20200011519A (ko) 2020-02-03
TWI512897B (zh) 2015-12-11
TW201126648A (en) 2011-08-01
KR20190032319A (ko) 2019-03-27
KR20110084828A (ko) 2011-07-26
HK1158823A1 (zh) 2012-07-20
TW201603194A (zh) 2016-01-16
CN102130047A (zh) 2011-07-20
KR20170075702A (ko) 2017-07-03

Similar Documents

Publication Publication Date Title
CN102130047B (zh) 半导体管芯切单方法
US8012857B2 (en) Semiconductor die singulation method
US7989319B2 (en) Semiconductor die singulation method
US7781310B2 (en) Semiconductor die singulation method
US7507638B2 (en) Ultra-thin die and method of fabricating same
TWI774684B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
CN105405806B (zh) 等离子蚀刻和隐形切片激光工艺
US7482251B1 (en) Etch before grind for semiconductor die singulation
CN102157397B (zh) 形成电磁保护半导体管芯的方法及半导体管芯
CN105810576B (zh) 切割晶圆的方法及半导体芯片
US9331025B2 (en) Die edge sealing structures and related fabrication methods
CN102130048B (zh) 半导体管芯切单方法
CN104867871A (zh) 半导体器件及形成其的方法
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US7179720B2 (en) Pre-fabrication scribing
US9165831B2 (en) Dice before grind with backside metal
KR20070022355A (ko) 초박형 다이 및 이를 제조하는 방법
CN105206572A (zh) 使用注入杂质将半导体晶片分离成单个半导体管芯的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1158823

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1158823

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141217

Termination date: 20211125