TWI774684B - 平面光子電路及裝置用之晶圓級蝕刻方法 - Google Patents

平面光子電路及裝置用之晶圓級蝕刻方法 Download PDF

Info

Publication number
TWI774684B
TWI774684B TW106123169A TW106123169A TWI774684B TW I774684 B TWI774684 B TW I774684B TW 106123169 A TW106123169 A TW 106123169A TW 106123169 A TW106123169 A TW 106123169A TW I774684 B TWI774684 B TW I774684B
Authority
TW
Taiwan
Prior art keywords
backside
semiconductor wafer
wafer
semiconductor
processing
Prior art date
Application number
TW106123169A
Other languages
English (en)
Other versions
TW201812954A (zh
Inventor
晨 孫
羅伊 愛德華 米德
馬克 韋德
亞歷山德拉 瑞特
夫拉地米爾 斯托亞諾維奇
Original Assignee
美商爾雅實驗室公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商爾雅實驗室公司 filed Critical 美商爾雅實驗室公司
Publication of TW201812954A publication Critical patent/TW201812954A/zh
Application granted granted Critical
Publication of TWI774684B publication Critical patent/TWI774684B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
    • G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在晶圓的背面上沉積、圖案化、及顯影光阻材料，以曝露晶片之背面上的特定區域，以供蝕刻。蝕刻該等特定區域，以形成穿透晶片背面至晶片內之特定深度的蝕刻區域。該特定深度可對應於蝕刻停止材料。晶圓背面的蝕刻亦可沿著晶片切縫區域進行，以在從晶圓單離化/切割各個晶片的期間減少應力。晶片背面的蝕刻可在晶片仍為完整晶圓之一部分的情況下進行。或者，在蝕刻穿過各個晶片的背面之前，背面上具有經圖案化且經顯影之光阻的晶圓可進行單離化/切割。穿過晶片背面所形成的(複數)蝕刻區域可用於(複數)光學元件與晶片的附接。

Description

平面光子電路及裝置用之晶圓級蝕刻方法
本發明相關於光纖數據通訊。
半導體晶片上之平面光子電路的實施需要附接一或更多(複數)光子元件至半導體晶片。又，光子元件應與晶片精確對準，使得光訊號可準確地在光子元件與半導體晶片之間傳輸。本發明在此上下文中提出。
在例示性實施例中揭露處理半導體晶圓的方法，以從半導體晶圓背面達成該半導體晶圓的對準。該方法包含施加光阻材料至半導體晶圓的背面。該方法亦包含透過該光阻材料曝露半導體晶圓背面的特定區域。該方法亦包含在該特定區域處蝕刻半導體晶圓的背面，以在半導體晶圓的背面內形成對準特徵部。
在例示性實施例中揭露處理半導體晶片之背面的方法。該方法包含施加光阻材料至包含複數半導體晶片之半導體晶圓的背面。該方法亦包含透過該光阻材料曝露半導體晶圓背面的特定區域。特定區域共同地包含複數半導體晶片之每一者的背面的一部分。該方法亦包含在半導體晶圓呈完整狀態的情況下，在該特定區域處蝕刻半導體晶圓的背面。該方法亦包含使半導體晶圓單離化，以獲取呈單獨形式的複數半導體晶片，其中該複數半導體晶片之每一者的背面包含一蝕刻區域，該蝕刻區域對應於特定區域其中至少一者的至少一部分。
在例示性實施例中揭露處理半導體晶片之背面的方法。該方法包含施加光阻材料至包含複數半導體晶片之半導體晶圓的背面。該方法亦包含透過該光阻材料曝露半導體晶圓背面的特定區域。特定區域共同地包含複數半導體晶片之每一者的背面的一部分。該方法亦包含使半導體晶圓單離化，以獲取呈單獨形式的複數半導體晶片。該方法亦包含在特定區域處蝕刻呈單獨形式之複數半導體晶片之每一者的背面，使得複數半導體晶片之每一者的背面包含一蝕刻區域，該蝕刻區域對應於特定區域其中至少一者的至少一部分。
本發明的其他實施態樣及優點將自以下與隨附圖式相結合之詳細描述、藉由本發明之範例的方式說明而變得更明白。
在以下描述內容中，提出許多具體的細節，以提供對本發明的透徹理解。然而，吾人將明白，對熟悉本領域的技術者而言，本發明可在沒有該等具體細節的一些或全部者的情況下實行。在其他情形中，已熟知的製程操作未詳細描述，以免不必要地模糊本發明。
本文中揭露複數方法，用以移除半導體晶片的特定部分/區域/範圍，該半導體晶片係透過半導體晶圓級處理而製造，從而達成及/或最佳化平面光子電路、及存在於該等晶片上的元件。又，由該等方法產生的半導體晶片係揭露於本文中。
半導體晶片上平面光子電路的實施可透過策略性移除半導體晶片之基材(如矽基材)的部分而加以輔助/達成。例如，可移除存在於薄BOX SOI晶片(薄埋藏氧化物(BOX)絕緣體上矽(SOI)晶片)、及/或主體CMOS晶片(互補金屬氧化物半導體(CMOS)晶片)上之矽固持結構的特定部分，以使得在該等晶片上能夠實施光子元件，同時亦提供該等晶片上之熱光元件的改善熱隔離特性，且同時亦提供透過該等晶片之背面的光學進出途徑。為便於說明，用語「晶片」此後係用以指任何類型的半導體晶片，除其他類型的半導體晶片外，還包含薄BOX SOI晶片、厚BOX SOI晶片、及/或主體CMOS晶片。又，為便於說明，用語「晶圓」此後係用以指於其上製造晶片之任何類型的半導體晶圓。吾人應理解，在諸多實施例中，晶圓可包含不同數目的晶片。
移除晶片之矽基材的特定部分來達成晶片上平面光子電路的實施可能有難度，且若操作不當則可能導致對晶片的損傷。可以逐晶片的方式(亦即，在從完整晶圓切割/單離化各個晶片之後)移除晶片之矽基材的特定部分。然而，當晶片之矽基材的複數部分以逐晶片的方式移除時，用於移除矽基材之複數部分的晶片對準公差及蝕刻特徵部位置為一百微米或更大等級。此外，當晶片之矽基材的複數部分以逐晶片的方式移除時，相對於以完整晶圓之方式的情形，所導致的晶片良率及蝕刻製程控制可能受到限制。
在一些實施例中，相對於在以逐晶片方式將矽基材之所需部分從各個晶片移除之前先從晶圓單離化晶片的情形而言，為改善晶片製造製程及晶片良率起見，考量在晶片仍為完整晶圓的一部分時，移除晶片之矽基材的特定部分。為在晶片仍為完整晶圓之一部分時移除晶片之矽基材的特定部分，有必要解決相關於以下者的問題：從晶圓範圍內之複數晶片移除矽基材之該等部分所導致之晶圓的結果機械完整性，亦即，易裂性。
比起在各個晶片從晶圓單離化之後，透過該等各個晶片之處理可達成的情形，用以在晶片仍為完整晶圓之一部分時移除晶片之矽基材之特定部分的晶圓級處理提供潛在地更好的蝕刻對準及特徵部定義。又，晶圓級圖案化/蝕刻與封裝級蝕刻的組合在不妥協封裝製程期間之晶片之機械堅固性的情形下，提供晶片之矽基材之特定部分的精確移除。吾人應理解，在一些實施例中，可在晶圓層級(亦即，在從晶圓切割/單離化各個晶粒之前)於晶圓之晶粒部分及/或非晶粒部分的背面上執行一蝕刻量，且可在封裝層級(亦即，在從晶圓切割/單離化各個晶粒之後、及/或在各個晶粒的封裝之後)於晶粒及/或晶粒封裝體的背面上執行一蝕刻量。又，晶圓級圖案化/蝕刻與封裝級蝕刻的組合提供晶片上之特徵部的定義，該等特徵部在封裝期間增強光纖與晶片之附接的精度。此外，薄BOX SOI晶圓的晶圓級背面基材蝕刻可進一步達成III-V增益晶片的整合，以達成與下方矽光子元件及/或電子電路緊密整合的感測、通訊、及/或雷射控制用增益及雷射元件。
在一些實施例中，提供晶圓級的處置及處理技術、以及用以蝕刻晶圓之特定部分的處理步驟，以達成及/或最佳化(經受處理之晶圓上存在之)晶片內光子元件及電路的實施。例如，晶圓級基材蝕刻降低矽或多晶Si波導、或(晶片上所定義之)感應器的損失。儘管可以逐個晶片的方式進行製程後蝕刻，但晶圓級處理容許在遠遠較高之產量、及較低成本的情況下進行該等步驟。為了定義移除特徵部(亦即，透過晶圓級背面蝕刻製程待移除之晶圓基材的特定部分)，故揭露從晶圓背面曝露對準記號以從晶圓的背面達成晶圓與微影工具的對準之方法。該等方法利用標準晶圓處理工具達成更精密(亦即，更小且更精準)之背面特徵部結構的形成。
在晶圓背面對準、遮蔽、及蝕刻之後，所導致的蝕刻特徵部降低晶圓的結構完整性，從而使晶圓弱化，且導致經弱化的晶圓在切割及晶片單離化、及/或封裝期間破裂或產生裂縫。此處揭露移除絕緣體上矽(SOI)晶圓的基材或矽固持部之方法，以提高單離化晶片的良率。此外，本文中描述複數方法，其中晶圓背面蝕刻特徵部係在晶圓層級定義，而蝕刻步驟本身係在單離化晶粒、或甚至已封裝晶粒上進行。又，此處揭露將III-V材料晶粒添加至晶圓級蝕刻凹槽的底部以形成光學放大器及雷射的方法，該III-V材料晶粒係定義成具有薄BOX SOI或淺凹槽隔離氧化物。此外，此III-V材料晶粒係透過基材分接頭(substrate tap)或埋藏介面結部(BITIE, buried interface tie)而連接至晶圓上的金屬互連部，從而形成低電阻率的電連接部。
在常見的晶圓級處理期間，每一微影層必須與前一覆層對準。產生於晶圓正面上的許多特徵部(包含對準基準)達成從正面的對準。反之，晶圓的背面保持完全無特徵部，這導致難以利用晶圓背面上的對準特徵部進行微影對準及圖案化。在例示性實施例中揭露用於晶圓背面對準的方法。該方法包含以下第一可選步驟：使晶圓的背面受到(除其他者外之)背面研磨(backgrinding)、拋光、多晶研磨(polygrinding)、化學機械拋光(CMP, chemical mechanical polishing)、及/或磨合的一或更多製程，以削薄存在於晶圓背面上的晶圓固持部，從而降低在後續處理步驟期間蝕刻穿過晶圓背面上之剩餘材料所需的時間。存在於晶圓背面上之材料的削薄亦有助於控制蝕刻範圍的大小、及增加蝕刻的精確度，尤其在等向性蝕刻的情形。
方法繼續進行蝕刻步驟，從晶圓的背面移除晶圓固持基材的一小區域，以曝露晶圓的一或更多正面特徵部。吾人應理解，晶圓的「正面特徵部」可存在於晶圓內(亦即，在晶圓的厚度以內)、位於晶圓固部持及晶圓頂部表面之間的位置處。由於晶圓通常為圓形且晶片通常為矩形，故晶圓通常在晶圓的外半徑圓周附近處包含一些不可用區域，在該等不可用區域處僅可形成一單獨晶片的一部分。儘管此區域中之部分形成晶片的特徵部無法用以產生有效晶片，但其就對準而言仍有用處。在蝕刻步驟中所移除之晶圓固持基材的小部分可位於該等不可用區域中，以曝露晶圓的正面特徵部，而不必犧牲有用的晶圓區域。又，將晶圓固持基材之小部分從晶圓之不可用區域移除的蝕刻步驟可作為粗蝕刻製程進行。
晶圓背面蝕刻圖案的產生可利用例如(除其他者之外之)以下者的標準微影步驟進行：在晶圓背面上旋塗光阻、光阻的軟烘烤、透過倍縮遮罩將光阻曝露至適當波長的光(以圖案化蝕刻區域)、光阻的顯影、及光阻的硬烘烤。一旦光阻視需要圖案化成曝露晶圓背面上的蝕刻區域，則可在晶圓的背面上、或穿過晶圓的背面執行蝕刻製程。在蝕刻製程中，蝕刻劑可為能夠蝕刻構成晶圓之基材固持部之材料(例如，結晶矽)、且較佳地相對於其他周邊材料對構成晶圓之基材固持部之材料具有選擇性的任何者。
在一些實施例中，相對於氧化物具有高選擇性的蝕刻劑(例如，SF6 、XeF2 、TMAH、或KOH)係較佳的，因為其可輕易地控制成停止於氧化物層。就SOI晶圓而言，該等類型的蝕刻劑可用以使晶圓背面蝕刻停止於晶圓內的埋藏氧化物(BOX)層。就主體CMOS晶圓而言，該等蝕刻劑可用以使晶圓背面蝕刻停止於晶圓內的淺凹槽隔離(STI, shallow trench isolation)區域材料。在蝕刻劑不具高度選擇性、或晶圓背面蝕刻穿透氧化物材料的一些實施例中，位於晶圓之金屬堆疊內(亦即，晶圓之金屬互連部層級內)的特徵部可受蝕刻及曝露，以用於晶圓的對準。
圖1A顯示根據本發明的一些實施例，從晶圓正面100觀察之例示性晶圓的視圖。圖1B顯示根據本發明的一些實施例，從晶圓背面110觀察之圖1A之晶圓的視圖。圖1C顯示根據本發明的一些實施例，在晶圓背面110朝上的情形中，晶圓之橫剖面170的視圖(參考圖1A中的視面A-A)。
許多圖案化晶片120從晶圓的正面100可見(如圖1A中所示)，但從背面110不可見(如圖1B中所示)。如圖1A及1C中所示，晶片切縫區域130(亦即，切割通道)係形成於複數圖案化晶片120之間。圖1A顯示未使用晶圓區域140，其可包含許多部分形成晶片。如之前所提及，背面蝕刻區域150係在未使用晶圓區域140內從晶圓的背面110蝕刻進入晶圓固持基材160。每一蝕刻區域150實質上定義延伸進入晶圓背面110的一孔，該孔露出晶圓內的一或更多正面特徵部，使得露出的(複數)正面特徵部從晶圓的背面110透過蝕刻區域150可見。在圖1C的範例中，蝕刻區域150係從晶圓的背面110蝕刻進入晶圓固持基材160至介電層180處的蝕刻停止部。然而，吾人應理解，在諸多實施例中，蝕刻區域150可從晶圓的背面110延伸進入晶圓固持基材160至蝕刻停止位置，該蝕刻停止位置實質上係藉由(針對正使用之蝕刻劑的)任何適當類型的蝕刻停止材料所形成，且/或該蝕刻停止位置係以其他方式可識別成引發蝕刻製程的停止。吾人應注意，在等向性蝕刻(其中，蝕刻劑可能從晶圓的側面攻擊/蝕刻晶圓)的情形中，未使用晶圓區域140保護圖案化晶片120。
在一些實施例中，作為蝕刻穿過晶圓背面以曝露晶圓對準用之特徵部的替代方案，正面特徵部亦可在不進行蝕刻的情況下從晶圓的背面直接觀察。例如，因為結晶矽對紅外線波長(大於1100奈米)具有透通性，故產生紅外光的光源(例如，簡單的白熾燈泡)可結合紅外線相機使用，以通透地查看晶圓之背面上的結晶矽固持部，從而從晶圓的背面觀察正面特徵部。在紅外線光源為寬頻(例如，白熾燈泡)的情形中、或在具有來自其他光源之光污染的情形中，為了僅接收/偵測紅外線波長，紅外線相機可需要濾波器(以濾掉不需要之波長的光)。
圖2顯示根據本發明的一些實施例的紅外線成像系統，其可用以從晶圓的背面觀察晶圓內的正面特徵部，以達成晶圓的對準。紅外線成像系統包含紅外線相機200、紅外線光源210、及透鏡系統220。透鏡系統220係用以聚焦紅外線光源210及紅外線相機200。紅外線成像系統亦可包含用以排除非紅外線波長光的光學濾波器。
在一些實施例中，作為蝕刻穿過晶圓背面以曝露晶圓對準用之特徵部的另一替代方案，可使用用於晶圓對準之經對準的正面-背面照相機系統。正面-背面照相機晶圓對準公差將受限於該正面-背面照相機系統的機械性。
達成晶圓的背面對準之後，晶圓的背面可精確地圖案化，以在晶圓的背面內形成特徵部，該等特徵部係為(在晶圓上的晶片內)實施光子元件及電路所需要。為此，吾人可應用標準微影步驟來定義待蝕刻的特徵部，其中標準微影步驟可包含(除其他者外的)旋塗光阻、軟烘烤光阻、將光阻透過倍縮遮罩曝露至圖案化光、使光阻顯影、及硬烘烤光阻。
一旦晶圓的背面利用光阻適當地進行圖案化，則晶圓的背面利用適當的蝕刻劑而受蝕刻處理，以移除透過圖案化光阻所曝露位置處之晶圓固持基材160的部分。在晶圓固持基材160由結晶矽形成的一些實施例中，相對於二氧化矽具有高度選擇性的蝕刻劑(例如，SF6 、XeF2 、TMAH、或KOH)可用以將晶圓基材固持部之曝露結晶矽蝕掉，直到氧化物(主體CMOS晶圓中的STI、或SOI晶圓中的BOX)為止。
在一些實施例中，穿過晶圓之背面的蝕刻持續進行，直到在蝕刻位置處留下一薄膜，其中該薄膜包含互連部覆層及/或前段覆層。因此，在蝕刻之後，在後續的晶圓切割及單離化製程期間，由於晶圓在該等製程期間所經歷的大量機械應力，故晶圓易於產生裂縫或破裂。在一些實施例中，為管理在切割及單離化製程期間賦予至晶圓的機械應力，上述背面圖案化及蝕刻製程可用以預蝕刻晶片切縫區域130，以曝露引導切割刀片的切縫區域基準。晶片切縫區域130的背面蝕刻可與主背面蝕刻步驟一起執行。例如隱形切割的晶圓切割技術亦可用以使晶圓上的機械應力量最小化。
就光子應用而言，晶圓之背面中的蝕刻特徵部(亦即，孔)可利用具有低折射率及/或低導熱率的材料加以填充。在如此之應用中，可接受回填蝕刻特徵部，以提供晶圓的結構支撐，且使區域化於蝕刻區域附近的應力場重新分佈。如此之回填可有助於晶圓安然度過晶片從晶圓的切割/單離化，且可有助於經單離化的晶片安然度過後續封裝步驟。在一些實施例中，蝕刻特徵部的回填可藉由將介電材料旋塗至蝕刻特徵部中而完成，且所旋塗的介電材料進行自平坦化，以填充蝕刻特徵部。又，回填材料的熱膨脹係數應與周邊材料(蝕刻特徵部係形成於該周邊材料中)的熱膨脹係數足夠接近，以避免起因於不同熱膨脹的溫度引發應力。例如，若晶圓基材固持材料係結晶矽，則回填材料應具有實質上接近結晶矽之熱膨脹係數的熱膨脹係數。
此外，就光子應用而言，晶圓背面的部分圖案化或完全圖案化可用以定義用於光纖與晶片之附接的特徵部。在一些實施例中，光纖可直接設置於晶圓之背面上的蝕刻凹槽中。在其他實施例中，玻璃塊光纖載體可與封裝晶片表面對準。
又，在一些實施例中，在回填晶圓之背面上的蝕刻特徵部之前，可將額外的材料或晶粒定位於蝕刻特徵部中，以達成在主體Si晶圓或SOI晶圓中無法輕易得到的電光功能性。例如，可將III-V材料晶粒在光柵結構或空穴(其係定義於矽晶圓之多晶Si或主體Si層中)範圍內設置於STI或薄BOX上，以形成雷射。光學放大器可以類似方式藉由在III-V增益晶片下方鋪設光學波導而形成。III-V晶粒用之電接觸部可透過背面金屬沉積及背面導線接合形成，或透過與基材分接頭或BITIE接觸部(其將III-V晶粒結構電性連接至晶圓上的互連部覆層)接觸而形成。此配置對倒裝晶片封裝而言特別方便，因為全部的電連接皆發生於晶圓的正面。在結構形成之後，可回填凹槽，以避免/管理如之前所述的額外機械應力。
在一些實施例中，晶圓背面蝕刻可在各個晶片從晶圓單離化之後，於該等各個晶片上進行。例如，光阻可施加至完整晶圓的背面，以及進行曝露、顯影、及烘烤，以定義背面蝕刻區域及/或切割通道，且實際的蝕刻被擱置。然後，利用晶圓背面上的圖案化光阻，將晶圓切割/單離化，以從晶圓獲取各個晶片。然後，其背面上具有圖案化光阻的各個晶片係透過封裝組件及封裝後的蝕刻製程加以處理。然後，其背面上具有圖案化光阻的各個晶片受到蝕刻處理，例如，其係定位於蝕刻裝置中，以及受蝕刻至氧化物為止、或至指定的蝕刻停止位置/層為止。吾人應察知，在此實施例中，因為在切割/單離化前不進行晶圓背面的蝕刻，故晶圓在進入切割/單離化步驟中時，維持其完整的結構完整性。又，吾人應察知，就單離化後之蝕刻製程而言，無需各個晶片對準，因為當晶片為完整晶圓的一部分時，各個晶片之背面上的圖案化光阻係適當地定位於各個晶片上。在一些實施例中，因為切割/單離化製程可能有髒污，且可能潛在地引入許多污染物，故經單離化的各個晶片可在蝕刻步驟之前進行電漿灰化及清洗。在一些實施例中，各個晶片之背面中的蝕刻特徵部可利用介電材料填充，以改善機械剛性及完整性。又，在一些實施例中，各個晶片之背面中的蝕刻特徵部在固化及/或回填之前可用於光纖對準。
在一些實施例中，晶圓之背面上的給定蝕刻區域可呈「懸崖」的形狀，其中給定蝕刻區域延伸進入(複數)晶片切縫區域130。例如，圖3A~3C顯示一晶圓，特徵部在該晶圓上係呈「懸崖」配置地蝕刻穿過晶圓的背面。圖3A顯示根據本發明的一些實施例，具有「懸崖」配置之晶圓的正面視圖300。圖3B顯示根據本發明的一些實施例，具有「懸崖」配置之晶圓的背面視圖310。圖3C顯示根據本發明的一些實施例，在晶圓背面朝上的情形中，穿過具有「懸崖」配置之晶圓的橫剖面視圖320(參考圖3A中視面B-B)。「懸崖」狀蝕刻特徵部330係蝕刻穿過晶圓的背面至蝕刻停止位置。在一些實施例中，如圖3C中所示，「懸崖」狀蝕刻特徵部330停止於晶圓內的介電層180。然而，在其他實施例中，「懸崖」狀特徵部可定義成停止於晶圓內的任何給定位置及/或材料層。每一「懸崖」狀蝕刻特徵部從給定晶片120背面上的一位置延伸至該給定晶片120的邊緣，且跨過晶片切縫區域130，到達相鄰晶片120背面上的一位置，或者到達晶圓周邊附近之未使用區域140內的一位置。在一些實施例中，「懸崖」狀蝕刻特徵部可利用介電材料回填，以及在背面蝕刻製程之後，以如前所述的方式進行平坦化。吾人應理解，如圖3A中所示之「懸崖」狀蝕刻特徵部330的矩形形狀係以範例的方式提供。在一些實施例中，「懸崖」狀蝕刻特徵部330實際上可具有實質上矩形形狀。然而，在其他實施例中，「懸崖」狀蝕刻特徵部330可視特別應用所需而具有不同的形狀，亦即，非實質上矩形的形狀。
在一些實施例中，晶圓之背面上的給定蝕刻區域可呈「峽谷」的形狀，其中給定蝕刻區域不延伸進入(複數)晶片切縫區域130。例如，圖4A~4C顯示根據本發明的一些實施例的晶圓，特徵部在該晶圓上係呈「峽谷」配置地蝕刻穿過晶圓的背面。圖4A顯示根據本發明的一些實施例，具有「峽谷」配置之晶圓的正面視圖400。圖4B顯示根據本發明的一些實施例，具有「峽谷」配置之晶圓的背面視圖410。圖4C顯示根據本發明的一些實施例，在晶圓固持基材160朝上的情形中，穿過具有「峽谷」配置之晶圓的橫剖面視圖420(參考圖4A中的視面C-C) 。「峽谷」狀蝕刻特徵部係蝕刻穿過晶圓的背面。在一些實施例中，如圖4C中所示，「峽谷」狀蝕刻特徵部430停止於晶圓內的介電層180。然而，在其他實施例中，「峽谷」狀特徵部可定義成停止於晶圓內的任何給定位置及/或材料層。每一「峽谷」狀蝕刻特徵部430係定義在對應於給定晶片120之背面的區域內，且與圍繞該給定晶片120的(複數)晶片切縫區域130隔開某一距離。在一些實施例中，「峽谷」狀蝕刻特徵部430可利用介電材料回填，以及在背面蝕刻製程之後，以如前所述的方式進行平坦化。吾人應理解，如圖4A中所示之「峽谷」狀蝕刻特徵部430的矩形形狀係以範例的方式提供。在一些實施例中，「峽谷」狀蝕刻特徵部430實際上可具有實質上矩形形狀。然而，在其他實施例中，「峽谷」狀蝕刻特徵部430可視特別應用所需具有不同的形狀，亦即，非實質上矩形的形狀。
圖5A顯示根據本發明的一些實施例的方法流程，其用以處理晶圓，以從晶圓的背面達成晶圓的對準。該方法包含操作501，將晶圓面朝下地接合於晶圓支撐系統(WSS, wafer support system)上。在操作501中，將晶圓上下顛倒，使得晶圓的矽固持部及/或基材面朝上，且晶圓內的互連部覆層係向下面向WSS。在一些實施例中，在操作501之後，可執行許多可選操作，其中晶圓的矽固持構件及/或基材受到背面研磨、拋光、多晶研磨、及/或磨合，以削薄矽固持構件及/或基材的厚度。然後，方法繼續進行操作503，在晶圓的背面上(亦即，在晶圓之矽固持構件及/或基材的曝露表面上)施加、圖案化、及顯影光阻，以定義及曝露待蝕刻區域，該等待蝕刻區域係用以產生晶圓對準中所使用的孔。在一些實施例中，操作503包含在晶圓的背面上旋塗光阻材料、曝露該光阻材料進行圖案化、顯影該光阻材料、及烘烤該光阻材料，以定義複數區域，在該等區域中，晶圓的背面係透過該光阻材料而曝露，以蝕刻形成對準孔。在一些實施例中，對準孔係位於晶圓的未使用周邊區域中。在一些實施例中，對準孔係位於部分形成晶片(不可用晶片)之部分的範圍內。在一些實施例中，對準孔係位於完整形成晶片(可用晶片)的範圍內。
然後，方法繼續進行操作505，其中執行蝕刻製程，以在透過光阻材料所曝露之晶圓背面上的複數區域內產生蝕刻區域(亦即，孔)。因此，在操作505中，晶圓的矽固持構件及/或基材係自晶圓的背面進行蝕刻。在一些實施例中，執行操作505，以從晶圓背面向下往晶圓中蝕刻對準孔至指定深度及/或材料層。例如，在一些實施例中，對準孔係蝕刻至晶圓內的氧化物層。在如此之實施例中，蝕刻劑可選擇成具有高的矽對氧化物選擇性，例如SF6 、XeF2 、KOH、或TMAH，使得晶圓的矽固持構件係在於晶圓內之氧化物層處具有明確停止的情況下進行蝕刻。然而，吾人應理解，在其他實施例中，利用適當的蝕刻製程，對準孔可向下蝕刻至實質上任何深度及/或晶圓內存在的材料。在一些實施例中，然後，方法可選地繼續進行操作507，其將光阻從晶圓剝離並清洗晶圓。在一些實施例中，操作507包含執行電漿灰化操作及食人魚蝕刻(piranha etching)操作，以清洗晶圓。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶圓上，而不執行操作507。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶圓上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶圓上作為最終緩衝膜可尤其地有利。
圖5B顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶圓，以從該半導體晶圓的背面達成該半導體晶圓的對準。該方法包含操作521，將光阻材料施加至半導體晶圓的背面。在一些實施例中，方法包含一可選操作，其在操作521中將光阻材料施加至半導體晶圓的背面之前，將半導體晶圓的正面接合至晶圓支撐系統(WSS)。在一些實施例中，該方法可包含一可選操作，其在操作521中將光阻材料施加至半導體晶圓的背面之前，在該半導體晶圓之背面的整體範圍內以實質上均勻的方式將一厚度的材料從該半導體晶圓的背面移除。該方法亦包含操作523，其透過光阻材料曝露半導體晶圓之背面的特定區域。在一些實施例中，特定區域的每一者係位於半導體晶圓的不用以製造完整半導體晶片之周邊部分內。
方法亦包含操作525，其在特定區域處蝕刻半導體晶圓的背面，以在半導體晶圓的背面內形成對準特徵部。在一些實施例中，對準特徵部的數目至少為二。在一些實施例中，對準特徵部的每一者係穿過半導體晶圓的背面而形成至該半導體晶圓總厚度以內之指定深度的孔。在一些實施例中，指定深度對應於在半導體晶圓內存在的蝕刻停止材料。在一些實施例中，蝕刻停止材料係氧化物層。在一些實施例中，指定深度露出孔內之半導體晶圓的一或更多正面特徵部，其中該等正面特徵部可透過對準特徵部而偵測，以輔助半導體晶圓的對準。在一些實施例中，該方法可選地包含操作527，其將光阻材料從半導體晶圓的背面移除。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶圓上，而不執行操作527。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶圓上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶圓上作為最終緩衝膜可尤其地有利。
在如本文中相關於圖5A及5B之方法所述的一些例示性實施例中，一或更多孔係蝕刻穿過半導體晶圓的背面(亦即，穿過晶圓的基材或固持部)，以用於後續微影遮罩的對準。在一些實施例中，一或更多孔係蝕刻穿過晶圓的基材/固持部，以停止於晶圓內的介電材料處，其中該介電材料用作蝕刻停止。在一些實施例中，一或更多孔係位於晶圓的邊緣區域內(無晶粒所在之處、或部分形成晶粒所在之處)。在一些實施例中，圖案化光阻材料係形成於晶圓的背面上，以用作穿過晶圓背面蝕刻一或更多孔的遮罩。在一些實施例中，在將光阻材料施加至晶圓背面、及進行圖案化以曝露特定位置(一或更多孔將在該等特定位置處蝕刻穿過晶圓的背面)之前，晶圓的背面係透過拋光、背面研磨、及/或磨合而削薄至從約10微米延伸至約254微米之範圍內的厚度。在一些實施例中，一或更多孔係利用以下蝕刻劑而蝕刻穿過晶圓的背面：SF6 、XeF2 、KOH、TMAH、或在矽與氧化物(或氮化物)之間具有高度選擇性的另一蝕刻劑。
圖6A顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶片的背面，以達成光子元件與該半導體晶片之背面的連接。在圖6A的方法中，蝕刻製程係在晶圓完整的情況下(亦即，在晶圓的切割/單離化之前)，於晶圓的背面上執行。該方法包含操作601，其在晶圓背面上(亦即，在晶圓之矽固持構件及/或基材的曝露表面上)施加、圖案化、及顯影光阻，以定義待蝕刻至晶片的背面中、及/或切割通道/切縫區域範圍內的區域。在一些實施例中，操作601包含將光阻材料旋塗至晶圓背面上、曝露該光阻材料以進行圖案化、顯影該光阻材料、及烘烤該光阻材料，以在晶圓的背面上定義蝕刻區域。
在一些實施例中，在操作601之前，晶圓首先進行圖5A或圖5B的對準孔產生方法。在該等實施例中，所產生的對準孔係用以從晶圓的背面使晶圓與微影工具對準。注意到，若可用圖2的正面-背面照相機、或所述的紅外線相機系統，則可不必執行圖5A或圖5B的方法。圖2之正面-背面照相機系統及所述紅外線相機系統二者皆容許在無需於晶圓背面中蝕刻對準孔的情況下，利用正面特徵部對準晶圓背面，從而達成從晶圓背面觀察正面特徵部。
方法繼續進行操作603，其中執行蝕刻製程，以在透過光阻材料所曝露之晶圓背面上的區域內產生例如懸崖、峽谷、孔、或類似者的蝕刻特徵部。因此，在操作603中，蝕刻晶圓的矽固持構件及/或基材。在一些實施例中，執行操作603，以從晶圓的背面向下往晶圓中蝕刻特徵部至指定深度及/或材料層。例如，在一些實施例中，蝕刻特徵部係向下蝕刻至晶圓內的氧化物層。在如此之實施例中，蝕刻劑可選擇成具有高的矽對氧化物選擇性(例如，XeF2 、KOH、或TMAH)，使得晶圓的矽固持構件及/或基材係在於晶圓內之氧化物層處具有明顯停止的情況下進行蝕刻。然而，吾人應理解，在其他實施例中，利用適當的蝕刻製程，蝕刻特徵部可向下蝕刻至實質上任何深度及/或存在於晶圓內的材料。然後，方法可選地繼續進行操作605，以將光阻從晶圓剝離並清洗晶圓。在一些實施例中，操作605包含執行電漿灰化操作及食人魚蝕刻(piranha etching)操作，以清洗晶圓。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶圓上，而不執行操作605。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶圓上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶圓上作為最終緩衝膜可尤其地有利。
在一些實施例中，方法可包括一或更多操作，以利用特定材料(例如，利用介電材料、或利用光傳輸材料、或利用視指定應用所需之實質上任何其他材料) 回填晶圓背面內(亦即，晶圓範圍內所形成之晶片的背面之內)的蝕刻特徵部。在一些實施例中，回填材料可旋塗於晶圓的背面上，且視需要進行平坦化，從而與晶圓之矽固持構件及/或基材的表面齊平。
然後，方法繼續進行操作607，其切割/單離化晶圓以從晶圓獲取各個晶片。在一些實施例中，晶圓可在操作607之前附接至WSS，以在晶圓被切割/單離化時提供晶圓及晶片的機械支撐。操作607之後，方法可包含操作609之封裝各個晶片。在一些實施例中，操作609包含例如利用焊球附接機構或類似者將晶片翻轉至封裝基材上，並將晶片附接至該封裝基材。操作609亦可包含下填晶片及封裝體之間的間隔空間。方法亦可包含操作611，其將一或更多光學元件(例如，光子元件、及/或光纖、及/或其他光學元件)對準並附接至封裝晶片之背面上的蝕刻特徵部。
在一些實施例中，在操作603之後，方法可包含以下可選序列之操作： •在多晶Si層或主體Si層中所定義之光子結構的範圍內，於蝕刻凹槽的底部上接合III-V材料晶粒。 •藉由蝕刻移除III-V材料晶粒的基材。 •沉積金屬至曝露的III-V材料晶粒接觸區域，以形成結構的接觸部。 •將III-V材料晶粒結構接觸部連接至晶片的曝露基材分接頭或BITIE，以在晶片內形成與互連部覆層的連接。
圖6B顯示根據本發明的一些實施例的方法流程，其用以針對光學元件與半導體晶片之背面的連接而處理該半導體晶片的背面。該方法包含操作621，其將光阻材料施加至包含複數半導體晶片之半導體晶圓的背面。該方法亦包括操作623，其透過光阻材料曝露半導體晶圓之背面的特定區域。該等特定區域共同地包含複數半導體晶片之每一者之背面的一部分。在一些實施例中，特定區域的每一者延伸跨過第一半導體晶片的一部分及第二半導體晶片的一部分二者，且延伸跨過將半導體晶圓上之第一及第二半導體晶片隔開的晶片切縫區域，如以上相關於「懸崖」狀蝕刻特徵部所述。在一些實施例中，特定區域的每一者係整體地位於半導體晶圓上單一半導體晶片的周界內側，且複數半導體晶片的每一者具有位於其周界內側的至少一特定區域，如以上相關於「峽谷」狀蝕刻特徵部所述。又，在一些實施例中，特定區域包含定義複數半導體晶片之界線的晶片切縫區域。依此方式，對應於晶片切縫區域之半導體晶圓背面上的區域受到蝕刻，以在後續時間在較低機械應力的情況下用於半導體晶圓的單離化/切割。晶片切縫區域蝕刻可結合晶片背面蝕刻之特定區域的實質上形狀及位置而進行。
在一些實施例中，透過光阻材料曝露半導體晶圓背面之特定區域的操作623可包含藉由以下方式對準該半導體晶圓：從該半導體晶圓的背面光學偵測該半導體晶圓的正面特徵部。在一些實施例中，如相關於圖5A及5B之方法所述，半導體晶圓之正面特徵部的光學偵測包含透過複數孔查看正面特徵部，該等孔係蝕刻於形成半導體晶圓之背面的材料內。在一些實施例中，半導體晶圓之正面特徵部的光學偵測包含利用紅外線光源照射半導體晶圓的背面，以及利用紅外線相機查看從正面特徵部反射的紅外光。在一些實施例中，半導體晶圓之正面特徵部的光學偵測包含透過一相機查看正面特徵部，該相機係空間上對應至半導體晶圓的正面、且係定位成查看半導體晶圓的背面。
方法亦包含操作625，其在半導體晶圓呈完整狀態的情況下，在特定區域處蝕刻半導體晶圓的背面。該方法亦可包含可選操作627，其將光阻材料從半導體晶圓的背面移除。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶圓上，而不執行操作627。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶圓上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶圓上作為最終緩衝膜可尤其地有利。
方法亦包含操作629，其使半導體晶圓單離化，以獲取呈單獨形式的複數半導體晶片。複數半導體晶片之每一者的背面包含一蝕刻區域，該蝕刻區域對應於特定區域其中至少一者的至少一部分。在一些實施例中，給定半導體晶片內的蝕刻區域係穿過該給定半導體晶片之背面而形成至該給定半導體晶片總厚度以內之指定深度的孔。在一些實施例中，指定深度對應於給定半導體晶圓內存在的蝕刻停止材料。在一些實施例中，蝕刻停止材料係氧化物層。
方法亦可包含在複數半導體晶片其中至少一者之背面內的蝕刻區域內附接光學元件的操作。又，在一些實施例中，特定區域包含複數半導體晶片之每一者背面上的一或更多區域，用於定位與光學元件進行光學通訊的一或更多光纖。在一些實施例中，光學元件係III-V材料晶粒。又，在一些實施例中，方法可包含於蝕刻區域內附接光學元件之前，在蝕刻區域內定位光學波導。
在例如相關於圖6A及6B之方法所述的一些例示性實施例中，蝕刻區域係形成於半導體晶圓的背面中，以提供用於附接電光元件至晶圓內所形成之晶片/晶粒的位置。在一些實施例中，蝕刻區域為孔。在一些實施例中，蝕刻區域係形成為峽谷結構的孔，其中給定蝕刻區域係整體地位於晶圓上的一給定晶片/晶粒內，使得該給定蝕刻區域不延伸進入/穿過晶圓切割通道(切縫區域)。在一些實施例中，蝕刻區域係形成為懸崖結構的孔，其中一給定蝕刻區域從晶圓上的一晶片/晶粒延伸進入/穿過晶圓切割通道(切縫區域)至晶圓上的另一晶片/晶粒區域。在一些實施例中，在介電層用作蝕刻停止的情形中，蝕刻區域係蝕刻進入晶圓的背面至晶圓內的介電層。在一些實施例中，蝕刻停止介電層係絕緣體上矽(SOI)晶圓的埋藏氧化物層。在一些實施例中，蝕刻停止介電層係淺凹槽隔離(STI)層。在一些實施例中，蝕刻停止介電層係深凹槽隔離(DTI, deep trench isolation)層。在一些實施例中，蝕刻停止介電層係由以下者的一或更多者形成: 二氧化矽及矽氮化物、或氧化物及氮化物材料的組合。
在一些實施例中，光阻係用以在晶圓的背面上形成用於蝕刻區域之蝕刻的遮罩。在一些實施例中，在施加光阻材料至晶圓背面以製備用於蝕刻區域之蝕刻的遮罩之前，晶圓的背面係藉由拋光、背面研磨、及/或磨合而削薄至以下範圍內的厚度：從約10微米延伸至約254微米。在一些實施例中，對應於蝕刻區域的清空空間係利用回填材料加以回填。在一些實施例中，回填材料係二氧化矽、矽氮化物、及其他氧化物及/或氮化物材料的一或更多者。在一些實施例中，回填材料係環氧樹脂、光學黏著劑、其他類型的黏著劑、及聚合物的一或更多者。在一些實施例中，回填材料具有介於以下範圍內的折射率：從約1.3延伸至約1.6。
在本文中所揭露之蝕刻半導體晶圓背面的諸多實施例中，沿著晶圓徑向周邊之晶圓的不可用區域在蝕刻製程期間用作犧牲區域，以保護晶圓上之完整形成的晶片/晶粒。因此，在本文中所揭露之蝕刻半導體晶圓背面的諸多實施例中，不必為了避免蝕刻製程(亦即，為了避免可能沿著晶圓徑向周邊所發生的等向性蝕刻)而施加保護密封劑至晶圓的側邊/邊緣。
圖7A顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶片的背面。在圖7A的方法中，蝕刻製程係在晶圓被切割/單離化之後在各個晶片的背面上執行。該方法包含操作701，其在晶圓的背面上(亦即，在晶圓之矽固持構件及/或基材的曝露表面上)施加、圖案化、及顯影光阻，以定義待蝕刻至晶片的背面中、及/或切割通道/切縫區域範圍內的區域。在諸多實施例中，待蝕刻的特徵部可為懸崖特徵部、峽谷特徵部、孔、及/或其他類型的蝕刻特徵部形狀。在一些實施例中，操作701包含將光阻材料旋塗於晶圓的背面上、曝露該光阻材料以進行圖案化、顯影該光阻材料、及烘烤該光阻材料，以在晶圓的背面上定義蝕刻區域。
在一些實施例中，在操作701之前，晶圓首先進行圖5A或圖5B的對準孔產生方法。在該等實施例中，所產生的對準孔係用以從晶圓的背面使晶圓與微影工具對準。注意到，若可用圖2的正面-背面照相機、或所述紅外線相機系統，則可不必執行圖5A或圖5B的方法。圖2之正面-背面照相機系統及所述紅外線相機系統二者皆容許在無需蝕刻對準孔的情況下，利用正面特徵部對準晶圓背面，從而從晶圓的背面觀察正面特徵部。
在操作701之後，方法繼續進行操作703，其中切割/單離化晶圓，以從晶圓獲取各個晶片。在一些實施例中，晶圓在操作701及/或703之前可附著至WSS，以在晶圓被切割/單離化時提供晶圓及晶片的機械支撐。在操作703之後，方法可包含操作6705之封裝各個晶片。在一些實施例中，操作705包含例如利用焊球附接機構或類似者將晶片翻轉至封裝基材上，並將晶片附接至該封裝基材。操作705亦可包含下填晶片及封裝體之間的間隔空間。
在操作705之後，方法繼續進行操作707，其中在各個晶片上執行蝕刻製程，以在透過(操作701中所施加之)光阻材料所曝露之各個晶片背面上的區域內產生蝕刻特徵部，亦即，懸崖、峽谷、孔、或類似者。因此，在操作707中蝕刻各個晶片的矽固持構件及/或基材。在一些實施例中，執行操作707，以從晶片的背面向下往晶片中蝕刻特徵部至指定深度及/或材料層。例如，在一些實施例中，蝕刻特徵部係向下蝕刻至晶片內的氧化物層。在如此之實施例中，蝕刻劑可選擇成具有高的矽對氧化物選擇性，例如SF6 、XeF2 、KOH、或TMAH，使得晶片的矽固持構件及/或基材係在於晶片內之氧化物層處具有明確停止的情況下進行蝕刻。然而，吾人應理解，在其他實施例中，利用適當的蝕刻製程，蝕刻特徵部可向下蝕刻至實質上任何深度及/或晶片內存在的材料。然後，方法可選地繼續進行操作709，其將光阻從晶片剝離並清洗晶片。在一些實施例中，操作709包含執行電漿灰化操作及食人魚蝕刻(piranha etching)操作，以清洗晶圓。在一些實施例中，操作709包含淋洗製程。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶片上，而不執行操作709。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶片上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶片上作為最終緩衝膜可尤其地有利。
在一些實施例中，方法可包括一或更多操作，以利用特定材料(例如，利用介電材料、或利用光傳輸材料、或利用視指定應用所需之實質上任何其他材料) 回填晶片之背面內的蝕刻特徵部。在一些實施例中，回填材料可旋塗於晶片的背面上，且視需要進行平坦化，從而與晶片之矽固持構件及/或基材的表面齊平。該方法亦包含操作711，其執行移除光阻後的封裝步驟，例如將一或更多光纖對準並附接至封裝晶片之背面上的蝕刻特徵部。
圖7B顯示根據本發明的一些實施例的方法流程，其用以針對光學元件與半導體晶片之背面的連接而處理該半導體晶片的背面。該方法包含操作721，其將光阻材料施加至包含複數半導體晶片之半導體晶圓的背面。該方法亦包括操作723，其透過光阻材料曝露半導體晶圓之背面的特定區域。該等特定區域共同地包含複數半導體晶片之每一者之背面的一部分。在一些實施例中，特定區域的每一者延伸跨過第一半導體晶片的一部分及第二半導體晶片的一部分二者，且延伸跨過將半導體晶圓上之第一及第二半導體晶片隔開的晶片切縫區域，如以上相關於「懸崖」狀蝕刻特徵部所述。在一些實施例中，特定區域的每一者係整體地位於半導體晶圓上單一半導體晶片的周界內側，且複數半導體晶片的每一者具有位於其周界內側的至少一特定區域，如以上相關於「峽谷」狀蝕刻特徵部所述。又，在一些實施例中，特定區域包含定義複數半導體晶片之界線的晶片切縫區域。依此方式，對應於晶片切縫區域之半導體晶圓背面上的區域受到蝕刻，以在後續時間於半導體晶圓的單離化/切割期間提供較低的機械應力。晶片切縫區域蝕刻可結合晶片背面蝕刻之特定區域的實質上形狀及位置而進行。
在一些實施例中，透過光阻材料曝露半導體晶圓背面之特定區域的操作723可包含藉由以下方式對準該半導體晶圓：從該半導體晶圓的背面光學偵測該半導體晶圓的正面特徵部。在一些實施例中，如相關於圖5A及5B之方法所述，半導體晶圓之正面特徵部的光學偵測包含透過複數孔查看正面特徵部，該等孔係蝕刻於形成半導體晶圓之背面的材料內。在一些實施例中，半導體晶圓之正面特徵部的光學偵測包含利用紅外線光源照射半導體晶圓的背面，以及利用紅外線相機查看從正面特徵部反射的紅外光。在一些實施例中，半導體晶圓之正面特徵部的光學偵測包含透過一相機查看正面特徵部，該相機係空間上對應至半導體晶圓的正面、且係定位成查看半導體晶圓的背面。
方法亦包含操作725，其單離化/切割半導體晶圓，以獲取呈單獨形式的複數半導體晶片。吾人應理解，在此例示性實施例中，半導體晶圓係利用存在於半導體晶圓背面上之經圖案化且經顯影之光阻材料、且在蝕刻(透過該經圖案化且經顯影之光阻所曝露之)半導體晶片的背面材料之前進行單離化/切割。方法亦包含操作727，其在特定區域處蝕刻呈單獨形式之複數半導體晶片之每一者的背面，使得該複數半導體晶片之每一者的背面包含一蝕刻區域，該蝕刻區域對應於特定區域其中至少一者的至少一部分。在一些實施例中，給定半導體晶片內的蝕刻區域係穿過該給定半導體晶片之背面而形成至該給定半導體晶片總厚度以內之指定深度的孔。在一些實施例中，指定深度對應於給定半導體晶圓內存在的蝕刻停止材料。在一些實施例中，蝕刻停止材料係氧化物層。方法亦可包含可選操作729，其將光阻材料從呈單獨形式之複數半導體晶片的背面移除。然而，吾人應理解，在一些實施例中，可期望將光阻材料留在晶圓上，而不執行操作729。例如，若使用光活性聚醯亞胺作為光阻材料，則將光阻材料留在晶圓上作為用於半導體晶粒鈍化的最終緩衝膜可為有用的。在半導體晶粒將進行射出成型封裝、或需要最終緩衝膜之一些其他類型封裝操作的情形中，容許光阻材料保留在晶圓上作為最終緩衝膜可尤其地有利。
方法亦可包含在複數半導體晶片其中至少一者之背面內的蝕刻區域內附接光學元件的操作。又，在一些實施例中，特定區域包含複數半導體晶片之每一者背面上的一或更多區域，用於定位與光學元件進行光學通訊的一或更多光纖。在一些實施例中，光學元件係III-V材料晶粒。又，在一些實施例中，方法可包含於蝕刻區域內附接光學元件之前，在蝕刻區域內定位光學波導。
在例如相關於圖7A及7B之方法所述的一些例示性實施例中，蝕刻區域係在各個晶片/晶粒從半導體晶圓單離化/切割之後，形成於該等各個晶片/晶粒的背面中，以提供用於附接電光元件至晶片/晶粒的位置。在一些實施例中，蝕刻區域為孔。在一些實施例中，蝕刻區域係形成為峽谷結構的孔，其中給定蝕刻區域係整體地位於一給定晶片/晶粒內，使得該給定蝕刻區域不延伸至該晶片/晶粒的周緣。在一些實施例中，蝕刻區域係形成為懸崖結構的孔，其中一給定蝕刻區域延伸至該晶片/晶粒的周緣。在一些實施例中，在介電層用作蝕刻停止的情形中，蝕刻區域係蝕刻進入晶片/晶粒的背面至該晶片/晶粒內的該介電層。在一些實施例中，蝕刻停止介電層係絕緣體上矽(SOI)晶片/晶粒的埋藏氧化物層。在一些實施例中，蝕刻停止介電層係淺凹槽隔離(STI)層。在一些實施例中，蝕刻停止介電層係深凹槽隔離(DTI)層。在一些實施例中，蝕刻停止介電層係由以下者的一或更多者形成: 二氧化矽及矽氮化物、或氧化物及氮化物材料的組合。
在一些實施例中，光阻係用以在晶圓的背面上形成遮罩，以在晶圓的單離化/切割之前，在各個晶片/晶粒內蝕刻複數蝕刻區域。在一些實施例中，在施加光阻材料至晶圓背面以製備用於蝕刻區域之蝕刻的遮罩之前，晶圓的背面係藉由拋光、背面研磨、及/或磨合而削薄至從約10微米延伸至約254微米範圍內的厚度、或至從約10微米延伸至約350微米範圍內的厚度、或至從約10微米延伸至約725微米範圍內的厚度、或至約350微米的厚度、或至約725微米的厚度、或至大於約725微米的厚度。在一些實施例中，對應於蝕刻區域的清空空間係利用回填材料加以回填。在一些實施例中，回填材料係二氧化矽、矽氮化物、及其他氧化物及/或氮化物材料的一或更多者。在一些實施例中，回填材料係環氧樹脂、光學黏著劑、其他類型的黏著劑、或聚合物的一或更多者。在一些實施例中，回填材料具有介於以下範圍內的折射率：從約1.3延伸至約1.6。
在本文中所揭露之於各個晶片/晶粒已從晶圓單離化/切割之後蝕刻該等各個晶片/晶粒背面的諸多實施例中，沿晶片/晶粒之邊緣的額外區域(例如，具有高密度介電材料(例如，10%或更多介電材料)之晶片/晶粒之邊緣沿線的切縫區域殘留部及/或任何未使用區域)在蝕刻製程期間可用作犧牲區域，以保護晶片/晶粒，使其在晶片/晶粒之背面的蝕刻期間，免受沿該晶片/晶粒之外邊緣可能發生的等向性蝕刻。因此，在本文中所揭露之蝕刻各個晶片/晶粒背面的諸多實施例中，不必為了避免蝕刻製程而施加保護密封劑至晶片/晶粒的側邊/邊緣。
圖8A至8E顯示根據本發明的一些實施例，對應於圖7A及圖7B之方法的序列步驟。圖8A描繪晶圓的背面視圖500，其顯示圖案化成包含開口520(用以形成「峽谷」蝕刻特徵部)的一層光阻材料510。光阻材料510中的開口520曝露該光阻材料510下方之晶片的矽固持構件。圖8B顯示晶圓之切割/單離化之後的若干單獨晶片530。吾人應注意，各個晶片530仍具有存在於其背面上之包含開口520的圖案化光阻材料510。
圖8C顯示給定晶片530，其係呈利用C4焊點凸塊560、銅柱560、或其他接合材料560而附接至封裝基材550、載板(interposer)550、或印刷電路板550的倒裝晶片附接配置。在一些實施例中，下填材料亦可施加於附接晶片530中及其周圍，以機械地使晶片530接合至封裝基材550、載板(interposer)550、或印刷電路板550。圖8D顯示圖8C之經封裝的晶片530，其係在晶片530的背面已透過開口520而在光阻材料510內進行蝕刻從而在晶片的矽固持構件內產生蝕刻特徵部580之後。在一些實施例中，蝕刻特徵部580係利用例如介電材料、光學材料等指定材料加以回填。在一些實施例中，不回填蝕刻特徵部580 ，且將其留空。圖8E顯示移除/清洗光阻材料510之後的晶片530。
本文中所揭露的方法、系統、及裝置可用以在薄BOX SOI光子平台上達成光子元件，其中BOX太薄而無法在結晶矽主體波導與固持矽基材之間提供足夠的隔離。本文中所揭露的方法、系統、及裝置亦可用以在主體CMOS處理中達成光子元件，其中淺凹槽隔離(STI)區不足夠厚而無法使由多晶矽製成的波導與主體矽基材隔離。薄BOX/STI亦達成主體Si/多晶Si光子結構，從而利用接合於蝕刻凹槽背面上的III-V材料晶粒來形成雷射或光學放大器。在其他實施例中，本文中所揭露的方法、系統、及裝置亦可用以提供元件的熱隔離、透過晶片背面的光學存取、MEMS結構的蝕刻、及其他用途。
圖9顯示一例示性實施例，其中雷射係形成於薄BOX SOI晶圓內所蝕刻的凹槽600中。光子結構係藉由圖案化主體Si 570及多晶Si 590而形成於晶圓上。光柵結構620係形成於III-V材料晶粒610所在位置的下方。晶粒610係藉由薄BOX 680隔開，從而在光柵結構及III-V晶粒610之間提供適當的耦合。III-V晶粒610的接觸部630係藉由薄BOX上方的金屬沉積物而形成，且係連接至BITIE結構640，該BITIE結構640連接至晶圓上的金屬互連部覆層650，以提供低阻抗電連接。在另一實施例中，III-V材料晶粒610係定位於主體Si晶圓之蝕刻基材凹槽中的STI區域上方。光子光柵結構620係定義於多晶Si及可選地SiN層中，且與互連部覆層的連接係透過由基材凹槽蝕刻所曝露的基材分接頭而建立。
本文中所揭露的方法、系統、及裝置提供(除其他者外的)以下特徵： •在半導體晶圓之背面(基材固持部)上所執行之製程步驟相對於半導體晶圓正面上之特徵部的增加的對準精確度， •已經過背面處理之半導體晶圓的增加的機械完整性， •從已經過背面處理之半導體晶圓所單離化之晶片的增加的良率， •在主體CMOS製造產線或SOI CMOS製造產線上整體處理之波導的光隔離， •矽光子元件之高的熱隔離及熱調諧效率， •與矽光子元件整體整合之CMOS電路用之高導熱率， •對半導體晶圓上之矽光子元件之改善的光存取， •基材蝕刻區域中之薄BOX上方之III-V材料的整合， •薄BOX上方之雷射及增益晶片的形成，以及 •薄BOX上方之III-V材料及SOI晶圓互連堆疊之間的低阻抗連接性，及其他者。
在一例示性實施例中，在晶片/晶粒的背面已根據本文中相關於圖5A、5B、6A、6B、7A、及/或7B所揭露之方法的一或更多者而進行圖案化及蝕刻(完全蝕刻、或部分蝕刻、或部分及完全蝕刻之組合)，從而包含蝕刻特徵部(例如，「懸崖」狀蝕刻結構、或「峽谷」狀蝕刻結構)的情況下，半導體晶片或晶粒係面朝下接合至封裝基材。在一些實施例中，圖案化特徵部的一些者及對應蝕刻結構的全蝕刻深度具有1:1或X:4的縱橫比(寬度:深度)，其中X為1或更大的任何數值。在一些實施例中，晶片/晶粒背面內之蝕刻結構的蝕刻深度係藉由晶片/晶粒內的介電層定義。在一些實施例中，介電層係絕緣體上矽(SOI)晶圓的埋藏氧化物層。在一些實施例中，介電層係淺凹槽隔離(STI)層。在一些實施例中，介電層係深凹槽隔離(DTI)層。在一些實施例中，介電層係二氧化矽、矽氮化物、其他氧化物或氮化物、或以上者之某一組合。在一些實施例中，封裝基材(晶片/晶粒係面朝下接合至該封裝基材)係由雙馬來醯亞胺-三氮雜苯(BT, Bismaleimidetriazine)、阻燃劑4(FR4, Flame Retardant 4)、高溫共燒陶瓷(HTCC, High Temperature Cofired Ceramic)、低溫共燒陶瓷(LTCC, Low Temperature Cofired Ceramic)、矽、玻璃、或其組合所製成。在一些實施例中，半導體晶片/晶粒基材包含IV族元素或化合物、III-V化合物、或II-VI化合物其中至少一者。在一些實施例中，晶片/晶粒係從晶圓進行單離化/切割，該晶圓已藉由拋光、背面研磨、及磨合的一或更多者而削薄至從約10微米延伸至約254微米之範圍內的厚度，以及為了定義蝕刻用凹槽區域而在削薄之後(利用硬遮罩或光阻遮罩)進行圖案化。在一些實施例中，晶片/晶粒係面朝下接合至封裝基材，且在接合之後曝露至乾式蝕刻(例如，XeF2 )，以在晶片/晶粒的背面內完全地或部分地蝕刻凹槽。在晶片/晶粒的背面係在從其母體半導體晶圓單離化/切割之後進行蝕刻的該等實施例中，蝕刻至晶片/晶粒背面中之凹槽的縱橫比(寬度:深度) 為1:1、或X:4，其中X為1或更大的任何數值。
在一些實施例中，利用背面蝕刻凹槽、且利用III-V材料晶粒(其係接合至所述凹槽之底部處的氧化物)，本文中所揭露的方法用於製造主體Si或薄BOX SOI 晶圓。又，在一些實施例中，本文中所揭露的方法用於製造雷射結構，其係藉由在(定義於主體Si或薄BOX SOI晶圓之多晶Si或主體Si中之)光柵(孔穴結構)的頂部上接合III-V材料晶粒而形成，其中III-V材料晶粒係在從晶圓單離化/切割晶片/晶粒之前或之後，定位於(晶片/晶粒之背面中所蝕刻之凹槽的底部處的)淺凹槽氧化物或薄BOX上。在該等實施例的一些者中，III-V材料晶粒的接觸部連接至BITIE或基材分接頭。在該等實施例的一些者中，III-V材料晶粒係具有連接至BITIE或基材分接頭之接觸部的光學放大器晶粒。
在一些實施例中，圖6A、6B、7A、及7B的方法包含利用曝露正面特徵部(其係透過晶圓背面中所形成的蝕刻特徵部可見，例如透過圖5A及5B之方法所形成的蝕刻特徵部)在晶圓之背面上進行的正面-背面對準微影。在一些實施例中，經對準的正面-背面照相機系統係用以當與晶圓的正面對準時，使晶圓的背面成像。在一些實施例中，紅外線相機及光源係用以朝向晶圓的背面發射紅外線波長光，以透過晶圓的背面(例如，透過晶圓的矽固持部)使正面晶圓特徵部成像。在一些實施例中，紅外線相機能夠擷取至少1100奈米的光波長。在一些實施例中，紅外線相機具有濾波器，以阻隔低於1100奈米的光波長。在一些實施例中，紅外線光源發射至少1100奈米的光波長。在一些實施例中，紅外線光源係發射寬光譜之波長的白熾光源。在一些實施例中，紅外線光源係紅外線雷射，其係配置成發射具有至少1100奈米之波長的雷射光。在一些實施例中，正面-背面對準微影係利用未曝露正面特徵部(該未曝露正面特徵部係透過晶圓之背面中所蝕刻的特徵部而可見)而執行。
圖10顯示根據本發明的一些實施例，穿過半導體晶圓上之晶粒的例示性橫剖面。該橫剖面包含晶圓支撐系統(WSS)1001。在一些實施例中，WSS 1001可為例如切割膠帶的膜片架。在一些實施例中，WSS 1001可為晶圓(例如玻璃或矽晶圓)載體。該橫剖面包含設置於WSS 1001上的晶粒1003。晶粒1003包含固持部分1005及主動部分1007。晶粒1003的固持部分1005可為SOI晶圓的固持部分、或為主體矽晶圓之基材的一部分。晶粒1003的主動部分1007包含如半導體晶片中常見的電晶體、層間介電質、互連部(接觸部、穿孔、及金屬線)、淺凹槽隔離區域等。為便於描述，晶粒1003的主動部分1007係顯示為SOI晶圓之BOX的起始部，或顯示為主體矽晶圓之STI的起始部。晶粒1003的固持部分1005可透過諸多製程而削薄，例如(除其他者外之)研磨、拋光、化學機械平坦化/拋光、蝕刻。晶粒1003的常見厚度約為350微米。然而，晶粒1003可實質上具有任何厚度，高達且包含全晶圓厚度。較大程度的製程控制可利用較薄起始厚度的晶粒1003達成。圖10的橫剖面亦顯示光阻圖案，其包含未曝露光阻1009的部分、部分曝露光阻1011的部分、及光阻已進行完全曝露及顯影的(複數)區域1013。在一些實施例中，光阻已進行完全曝露及顯影的(複數)區域1013係位於需要的任何地方，例如(除其他位置外之)切縫區域上方。
圖11顯示根據本發明的一些實施例，執行蝕刻製程以移除晶粒1003之固持部分1005的部分之後，圖10的例示性橫剖面。圖11顯示完全蝕刻區域1101。在一些實施例中，完全蝕刻區域1101係向下蝕刻至例如氧化物材料或氮化物材料的蝕刻停止材料。在一些實施例中，晶粒中的BOX或STI材料用作蝕刻停止材料。在諸多實施例中，透過晶粒1003之固持部分1005的蝕刻可利用定時蝕刻、或藉由監控流出物(亦即，蝕刻副產物材料)進行，以識別特殊副產物材料的存在，該特殊副產物材料指示蝕刻已抵達指定深度。在諸多實施例中，晶粒1003的固持部分1005可利用標準反應性離子蝕刻製程、及/或乾式蝕刻製程加以蝕刻。在一些實施例中，晶粒1003之固持部分1005的蝕刻係以非等向方式進行，以改善結果，例如藉由施加偏壓功率，以在更加朝下的方向上引導蝕刻前端穿過固持部分1005。在一些實施例中，穿過晶粒1003之固持部分1005所蝕刻的特徵部/區域可具有高達10:1(深度:寬度)、或甚至更高的縱橫比，例如高達或高於50:1(深度:寬度)。在一些實施例中，所謂的電漿切割技術可針對全厚度晶圓蝕刻達成4微米之線/間距最小值。在諸多實施例中，非等向性矽蝕刻可利用(除其他材料外之)SF6 、NF3 、或CF4進行。吾人應理解，在諸多實施例中，可使用適用於蝕刻特定材料(晶粒1003的固持部分1005係由該特定材料形成)之實質上任何類型的蝕刻製程及蝕刻材料。又，在一些實施例中，全厚度蝕刻可包含切縫蝕刻，使得電漿切割製程可併入晶粒1003之固持部分1005的蝕刻。
圖11亦顯示部分蝕刻區域1103。在一些3D(三維)晶片堆疊製程中，晶粒係堆疊成具有僅約50微米的諸多厚度。在一些實施例中，該等晶粒可在無晶粒損傷的情況下熱壓接合(TCB, thermal-compression bonded)至基材及/或其他晶粒。因此，在一些實施例中，可留下具有約50微米之厚度的固持部分1005的區域，以容許晶粒晶片翻轉至且TCB至基材上。圖11亦顯示保留之固持部分1005的較厚區域1105(相對於部分蝕刻區域1103)。在一些實施例中，固持部分1005的較厚區域1105實質上可未蝕刻。在一些實施例中，固持部分1005的較厚區域1105可蝕掉某一量，尤其在光阻材料於蝕刻製程期間完全蝕掉的情形中亦然。在於較厚區域1105及部分蝕刻區域1103之間具有高度差的情形中，可接受對於固持部分1005之較厚區域1105的部分之蝕刻。在一些實施例中，較厚區域1105及部分蝕刻區域1103之間的高度差應大於所設計的等向性蝕刻厚度。
圖12顯示根據本發明的一些實施例，執行晶片翻轉製程之後，圖11的例示性橫剖面。該橫剖面顯示封裝基材1201，亦即，電子封裝基材。在諸多實施例中，封裝基材1201可為矽載板、基於雙馬來醯亞胺-三氮雜苯樹脂的增長結構(build-up structure)、低溫共燒陶瓷、玻璃、或一些其他適當類型的結構。圖12顯示已晶片翻轉接合至封裝基材1201的晶粒1003。吾人應理解，在諸多實施例中，晶粒1003之晶片翻轉接合至封裝基材1201可包含在晶粒1003與封裝基材1201之間設置球狀網格陣列(BGA, ball grid array)、凸塊、焊料、下填部、及/或其他(複數)組成部分。為清楚起見，可存在於晶粒1003與封裝基材1201之間的如此之組成部分在圖12中未顯示。又，吾人應理解，用以將晶粒以晶片翻轉接合方式接合至封裝基材之實質上任何已知的技術(例如，質量回流、TCB、或其他技術)可用以達成圖12中所描繪的配置。
圖13顯示根據本發明的一些實施例，經等向性蝕刻前之封裝配置的等視角圖，其對應於圖12的例示性橫剖面。圖13顯示罩蓋1301及熱界面材料(TIM, thermal-interface material)1303。在諸多實施例中，罩蓋可由(除其他適當材料外之)鋁、合金42、銅製成。罩蓋1301亦可電鍍，以例如提供可焊性。在一些實施例中，罩蓋1301可形成為「球狀上蓋(glob top)」環氧樹脂，或者藉由保護晶粒1003之任何其他已知方法而形成。在諸多實施例中，TIM 1303可由熱油脂、環氧樹脂、焊料(例如，除其他者外之銦)、封裝化合物、實質上任何其他適當材料而形成。在一些實施例中，TIM 1303可用作等向性蝕刻的硬遮罩。在該等實施例中，在TIM 1303密封於不應被蝕刻之晶粒1003之部分的周圍的意義上，TIM 1303可為氣密性的。又，在該等實施例中，TIM 1303可為低出氣材料，其在等向性蝕刻係於真空中進行的情形中可尤其地有利。吾人應理解，圖13之等向性蝕刻前之封裝配置亦可包含為保持清晰度而未顯示的其他元件(例如，BGA、PGA、或LGA連接部、下填部、及/或其他常見封裝組成部分)。又，吾人應理解，針對區域1103及1105所描繪的形狀、及封裝基材1201的形狀、及罩蓋1301的形狀、及TIM 1303的形狀係藉由範例的方式而提供。在諸多實施例中，區域1103及1105的形狀、及封裝基材1201的形狀、及罩蓋1301的形狀、及TIM 1303的形狀可視需要以任何方式配置。
圖14顯示根據本發明的一些實施例，執行等向性蝕刻製程之後，圖13之封裝配置的例示性橫剖面。(SOI晶圓或主體矽晶圓之)晶粒1003的固持部分1005係於封裝層級等向性地蝕刻(亦即，在全部表面上)。線1401指示等向性蝕刻之前，固持部分1005的表面。將線1401與剩餘固持部分1005之表面比較，顯示在垂直及橫向二者方向上、以及在介於垂直與橫向之間的全部方向上的蝕刻等向性本質。如圖14中的位置1403處所示，將線1401與剩餘固持部分1005之表面比較，亦顯示固持部分1005之部分蝕刻區域1103已藉由封裝層級的等向性蝕刻而完全移除。又，固持部分1005的區域1405顯示固持部分1005的一部分如何在晶圓級未蝕刻，但後續在封裝級被蝕刻的情形。在諸多實施例中，可形成在晶圓級未蝕刻、但後續在封裝級被蝕刻的特徵部(例如，區域1405)，以產生光纖對準結構、及/或設計成加強晶粒1003的區域(例如，角撐區域(gusset region))。
圖15顯示根據本發明的一些實施例，經等向性蝕刻後之封裝配置的等視角圖，其對應於圖14的例示性橫剖面。在等向性蝕刻製程中，TIM 1303充當硬遮罩。由TIM 1303所保護的區域保持未蝕刻狀態。然而，未被TIM 1303所保護的曝露區域受到蝕刻。在諸多實施例中，可使用實質上任何的等向性蝕刻。在一些實施例中，等向性蝕刻係利用XeF2 作為蝕刻劑材料而進行，該蝕刻劑材料具有相對於鋁(及其他材料)及Al2 O3 之的高選擇性。在諸多實施例中，LTCC材料大部分為Al2 O3 ，且罩蓋1301通常是金屬。在一些實施例中，罩蓋1301的位置精確度並不嚴格，從而容許利用常見的拾取及放置工具來施用罩蓋1301。吾人應理解，精細解析度特徵部係藉由非等向性蝕刻定義。又，吾人應察知，藉由在封裝級蝕刻晶粒1003的固持部分1005，破壞晶粒1003的風險顯著降低。例如，藉由在完成晶片翻轉製程之後在封裝級蝕刻晶粒1003的固持部分1005，於晶片翻轉製程期間破壞晶粒1003的風險顯著降低。
吾人應理解，本文中所揭露的方法可實施成複數指令，以控制諸多類型的半導體製造設備，且該等指令可儲存成電腦可讀媒體上的電腦可讀碼。電腦可讀媒體可為可儲存資料(該資料後續可藉由電腦系統加以讀取)的任何資料儲存裝置。電腦可讀媒體的範例包含(除其他者外之)硬碟、附接網路儲存裝置(NAS, network attached storage)、唯讀記憶體、隨機存取記憶體、CD-ROM、CD-R、CD-RW、磁帶、及其他光學及非光學資料儲存裝置。在一些實施例中，電腦可讀媒體可分佈於耦合電腦系統網的範圍，使得電腦可讀碼係以分散的方式加以儲存及執行。
本文中所述操作的任何者(其形成本發明的一部分)係有用的機器操作。本發明亦相關於用以執行該等操作的裝置或設備。設備可特別地針對所需目的而構建，例如特殊用途電腦、及/或程式設計成/控制成執行本文中所揭露方法之操作的半導體製造設備類型。當定義為特殊用途電腦時，該電腦亦可執行非該特殊用途之部分的其他處理、程式執行、或常式，同時仍能夠針對該特殊用途而運作。或者，操作可藉由的一般用途電腦進行，該一般用途電腦係藉由儲存於電腦記憶體、快取記憶體中、或經由網路所獲取之一或更多電腦程式而選擇性地驅動或配置。當資料係經由網路而獲取時，該資料可藉由網路(例如，運算資源雲端)上的其他電腦加以處理。
本發明的實施例亦可定義成機器，該機器將資料從一狀態轉變至另一狀態。該資料可代表一標的，該標的可代表為電訊號及電操控資料。在一些情形中，經轉變的資料可視覺性顯示在顯示器上，其代表資料轉變產生的實體物件。經轉變的資料可以通常方式地、或以特定格式(該特定格式達成實體且有形物件的構建或描繪)保存至儲存裝置。在一些實施例中，操控可藉由處理器執行。在如此之範例中，處理器因此將資料從一物件轉變成另一物件。又再者，方法可藉由(可藉由網路連接之)一或更多機器或處理器加以處理。每一機器可將資料從一狀態或物件轉變至另一狀態或物件，且亦可處理資料、將資料保存至儲存裝置、經由網路傳輸資料、顯示結果、或將結果通訊至另一機器。
吾人更應理解，本文中所揭露之方法可用以製造半導體元件或晶片的一部分。在例如積體電路、記憶體單元、及類似者之半導體元件的製造中，執行一序列的製造操作，以在半導體晶圓上定義特徵部。晶圓包含定義於基板(例如，矽基材)上呈多層結構形式的積體電路元件。在基板層級，形成具有擴散區域的電晶體元件。在後續層級中，互連金屬線係進行圖案化，且電性連接至電晶體元件，以定義期望的積體電路元件。又，圖案化導電層係藉由介電材料而與其他導電層絕緣。
實施例的前述內容已針對說明及描述的目的而提供。其並非意圖為詳盡無遺，或意圖限制本發明。特定實施例的個別元件或特徵一般來講不受限於該特定實施例，而是在可應用的情形中可相互交換並可用於選擇實施例中，即使未特別顯示或描述亦然。上述內容亦可以許多方式變化。如此之變化不應被認為背離本發明，且所有如此之修改係意圖涵蓋於本發明的範疇內。
儘管已就明確理解之目的相當詳細地描述前述發明，但顯然將可在隨附申請專利範圍之範疇內實施某些改變及修改。據此，本實施例應考量為說明性且非限制性，且本發明不受限於本文中給出的細節，但可在所述實施例之範疇及等效物的範圍內加以修改。
100‧‧‧正面110‧‧‧背面120‧‧‧晶片130‧‧‧晶片切縫區域140‧‧‧區域150‧‧‧蝕刻區域160‧‧‧晶圓固持基材170‧‧‧橫剖面180‧‧‧介電層200‧‧‧紅外線相機210‧‧‧紅外線光源220‧‧‧透鏡系統300‧‧‧正面視圖310‧‧‧背面視圖320‧‧‧橫剖面視圖330‧‧‧「懸崖」狀蝕刻特徵部400‧‧‧正面視圖410‧‧‧背面視圖420‧‧‧橫剖面視圖430‧‧‧「峽谷」狀蝕刻特徵部500‧‧‧背面視圖501‧‧‧操作503‧‧‧操作505‧‧‧操作507‧‧‧操作510‧‧‧光阻材料520‧‧‧開口521‧‧‧操作523‧‧‧操作525‧‧‧操作527‧‧‧操作530‧‧‧晶片550‧‧‧封裝基材/載板/印刷電路板560‧‧‧C4焊點/銅柱/接合材料570‧‧‧主體Si580‧‧‧蝕刻特徵部590‧‧‧多晶Si600‧‧‧凹槽601‧‧‧操作603‧‧‧操作605‧‧‧操作607‧‧‧操作609‧‧‧操作610‧‧‧晶粒611‧‧‧操作620‧‧‧光柵結構621‧‧‧操作623‧‧‧操作625‧‧‧操作627‧‧‧操作629‧‧‧操作630‧‧‧接觸部640‧‧‧BITIE結構650‧‧‧金屬互連部覆層680‧‧‧薄BOX701‧‧‧操作703‧‧‧操作705‧‧‧操作707‧‧‧操作709‧‧‧操作711‧‧‧操作721‧‧‧操作723‧‧‧操作725‧‧‧操作727‧‧‧操作729‧‧‧操作1001‧‧‧WSS1003‧‧‧晶粒1005‧‧‧固持部分1007‧‧‧主動部分1009‧‧‧未曝露光阻1011‧‧‧部分曝露光阻1013‧‧‧已進行完全曝露及顯影的(複數)區域1101‧‧‧完全蝕刻區域1103‧‧‧區域1105‧‧‧區域1201‧‧‧封裝基材1301‧‧‧罩蓋1303‧‧‧TIM1401‧‧‧線1403‧‧‧位置1405‧‧‧區域
圖1A顯示根據本發明的一些實施例，從晶圓正面之例示性晶圓的視圖。
圖1B顯示根據本發明的一些實施例，從晶圓背面之圖1A之晶圓的視圖。
圖1C顯示根據本發明的一些實施例，在晶圓背面朝上的情形中，圖1A之晶圓的橫剖面視圖。
圖2顯示根據本發明的一些實施例，可用以從晶圓的背面觀察晶圓內的正面特徵部以達成晶圓對準的紅外線成像系統。
圖3A顯示根據本發明的一些實施例，具有「懸崖」配置之晶圓的正面視圖。
圖3B顯示根據本發明的一些實施例，具有「懸崖」配置之晶圓的背面視圖。
圖3C顯示根據本發明的一些實施例，在晶圓背面朝上的情形中，穿過具有「懸崖」配置之晶圓的橫剖面視圖。
圖4A顯示根據本發明的一些實施例，具有「峽谷」配置之晶圓的正面視圖。
圖4B顯示根據本發明的一些實施例，具有「峽谷」配置之晶圓的背面視圖。
圖4C顯示根據本發明的一些實施例，在晶圓背面朝上的情形中，穿過具有「峽谷」配置之晶圓的橫剖面視圖。
圖5A顯示根據本發明的一些實施例的方法流程，其用以處理晶圓，以從晶圓的背面達成晶圓的對準。
圖5B顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶圓，以從該半導體晶圓的背面達成該半導體晶圓的對準。
圖6A顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶片的背面，以達成光子元件與該半導體晶片之背面的連接。
圖6B顯示根據本發明的一些實施例的方法流程，其用以針對光學元件與半導體晶片之背面的連接而處理該半導體晶片的背面。
圖7A顯示根據本發明的一些實施例的方法流程，其用以處理半導體晶片的背面。
圖7B顯示根據本發明的一些實施例的方法流程，其用以針對光學元件與半導體晶片之背面的連接而處理該半導體晶片的背面。
圖8A描繪根據本發明的一些實施例的晶圓的背面視圖，其顯示一光阻材料層，該光阻材料層係圖案化成包含用以形成「峽谷」蝕刻特徵部的開口。
圖8B顯示根據本發明的一些實施例，晶圓之切割/單離化之後的若干單獨晶片。
圖8C顯示根據本發明的一些實施例的呈倒裝晶片(flip-chipped)附接配置的給定晶片，該給定晶片係利用C4焊點凸塊、銅柱、或其他接合材料附接至封裝基材、載板(interposer)、或印刷電路板。
圖8D顯示根據本發明的一些實施例，在晶片的背面已透過光阻材料內的開口進行蝕刻，從而在該晶片之矽固持構件內產生蝕刻特徵部之後，圖8C的封裝晶片。
圖8E顯示根據本發明的一些實施例，移除/清理光阻材料之後的晶片。
圖9顯示根據本發明的一些實施例的例示性實施例，其中雷射係形成於在薄BOX SOI晶圓內所蝕刻的凹槽中。
圖10顯示根據本發明的一些實施例，穿過半導體晶圓上之晶粒的例示性橫剖面。
圖11顯示根據本發明的一些實施例，執行蝕刻製程以移除晶粒之固持部分的部分之後，圖10的例示性橫剖面。
圖12顯示根據本發明的一些實施例，執行倒裝晶片製程之後，圖11的例示性橫剖面。
圖13顯示根據本發明的一些實施例，經等向性蝕刻前之封裝配置的等視角圖，其對應於圖12的例示性橫剖面。
圖14顯示根據本發明的一些實施例，執行等向性蝕刻製程之後，圖13之封裝配置的例示性橫剖面。
圖15顯示根據本發明的一些實施例，經等向性蝕刻後之封裝配置的等視角圖，其對應於圖14的例示性橫剖面。
701‧‧‧操作
703‧‧‧操作
705‧‧‧操作
707‧‧‧操作
709‧‧‧操作
711‧‧‧操作

Claims (35)

  1. 一種處理半導體晶圓的方法，達成從該半導體晶圓的背面對準該半導體晶圓，該方法包含：施加一光阻材料至該半導體晶圓的該背面；透過該光阻材料曝露該半導體晶圓之該背面的複數特定區域；以及於該複數特定區域處蝕刻該半導體晶圓的該背面，以在該半導體晶圓的該背面內形成複數對準特徵部，其中該複數特定區域的每一者係位於該半導體晶圓的一圓周部分內，該圓周部分不用於完整半導體晶片的製作。
  2. 如申請專利範圍第1項之處理半導體晶圓的方法，更包含：從該半導體晶圓的該背面移除該光阻材料。
  3. 如申請專利範圍第1項之處理半導體晶圓的方法，更包含：在施加該光阻材料至該半導體晶圓的該背面之前，以實質上均勻的方式在該半導體晶圓之該背面的整體範圍內將一厚度的材料從該半導體晶圓的該背面移除。
  4. 如申請專利範圍第1項之處理半導體晶圓的方法，其中該複數對準特徵部的每一者係穿過該半導體晶圓之該背面而形成至該半導體晶圓之總厚度以內之一指定深度的一孔。
  5. 如申請專利範圍第4項之處理半導體晶圓的方法，其中該指定深度對應至存在於該半導體晶圓內的一蝕刻停止材料。
  6. 如申請專利範圍第5項之處理半導體晶圓的方法，其中該蝕刻停止材料係氧化物層。
  7. 如申請專利範圍第4項之處理半導體晶圓的方法，其中該指定深度露出該孔內之該半導體晶圓的一或更多正面特徵部，其中該一或更多正面特徵部可透過該複數對準特徵部而偵測，以輔助該半導體晶圓的對準。
  8. 如申請專利範圍第1項之處理半導體晶圓的方法，其中該複數對準特徵部的數目至少為二。
  9. 如申請專利範圍第1項之處理半導體晶圓的方法，更包含：在施加該光阻材料至該半導體晶圓的該背面之前，將該半導體晶圓的正面接合至一晶圓支撐系統。
  10. 一種處理半導體晶片之背面的方法，包含：施加一光阻材料至包含複數半導體晶片之一半導體晶圓的背面；透過該光阻材料曝露該半導體晶圓之該背面的複數特定區域，該複數特定區域共同地包含該複數半導體晶片之每一者之背側的一部分；在該半導體晶圓呈完整狀態的情況下，在該複數特定區域處蝕刻該半導體晶圓的該背面；以及使該半導體晶圓單離化，以獲取呈單獨形式的該複數半導體晶片，其中該複數半導體晶片之每一者的背側包含一蝕刻區域，該蝕刻區域對應於該複數特定區域其中至少一者的至少一部分。
  11. 如申請專利範圍第10項之處理半導體晶片之背面的方法，更包含：將該光阻材料從該半導體晶圓的該背面移除。
  12. 如申請專利範圍第10項之處理半導體晶片之背面的方法，更包含：在該複數半導體晶片其中至少一者的背側內的該蝕刻區域內附接一光學元件。
  13. 如申請專利範圍第12項之處理半導體晶片之背面的方法，其中該複數特定區域包含該複數半導體晶片之每一者之背側上的一或更多區域，用以定位與該光學元件進行光學通訊的一或更多光纖。
  14. 如申請專利範圍第12項之處理半導體晶片之背面的方法，其中該光學元件係一III-V材料晶粒。
  15. 如申請專利範圍第14之處理半導體晶片之背面的方法，更包含：在於該蝕刻區域內附接該光學元件之前，在該蝕刻區域內定位一光學波導。
  16. 如申請專利範圍第10項之處理半導體晶片之背面的方法，其中一給定半導體晶片內之該蝕刻區域係穿過該給定半導體晶片之背側而形成至該給定半導體晶片之總厚度以內之一指定深度的一孔。
  17. 如申請專利範圍第16項之處理半導體晶片之背面的方法，其中該指定深度對應至存在於該給定半導體晶片內的一蝕刻停止材料。
  18. 如申請專利範圍第17項之處理半導體晶片之背面的方法，其中該蝕刻停止材料係氧化物層。
  19. 如申請專利範圍第10項之處理半導體晶片之背面的方法，其中該複數特定區域之每一者延伸跨過一第一半導體晶片之一部分及一第二半導體晶片之一部分二者，且延伸跨過將該半導體晶圓上之該第一及第二半導體晶片隔開的一晶片切縫區域。
  20. 如申請專利範圍第19項之處理半導體晶片之背面的方法，其中該複數特定區域包含定義該複數半導體晶片之界線的複數晶片切縫區域。
  21. 如申請專利範圍第10項之處理半導體晶片之背面的方法，其中該複數特定區域的每一者係整體地位於該半導體晶圓上一單一半導體晶片的周界內側，且其中該複數半導體晶片的每一者具有位於其周界內側的至少一特定區域。
  22. 如申請專利範圍第21項之處理半導體晶片之背面的方法，其中該複數特定區域包含定義該複數半導體晶片之界線的複數晶片切縫區域。
  23. 如申請專利範圍第10項之處理半導體晶片之背面的方法，其中透過該光阻材料曝露該半導體晶圓之該背面的複數特定區域包含：藉由從該半導體晶圓的該背面光學偵測該半導體晶圓的複數正面特徵部。
  24. 如申請專利範圍第23項之處理半導體晶片之背面的方法，其中光學偵測該半導體晶圓的該複數正面特徵部包含透過複數孔查看該複數正面特徵部，該複數孔係蝕刻於形成該半導體晶圓之該背面的一材料內，或者其中，光學偵測該半導體晶圓的該複數正面特徵部包含利用一紅外線光源照射該半導體晶圓的該背面、以及利用一紅外線相機查看從該複數正面特徵部所反射的紅外光，或者其中，光學偵測該半導體晶圓的該複數正面特徵部包含透過定位成查看該半導體晶圓的正面之一相機查看該複數正面特徵部。
  25. 一種處理半導體晶片之背面的方法，包含：施加一光阻材料至包含複數半導體晶片之一半導體晶圓的背面；透過該光阻材料曝露該半導體晶圓之該背面的複數特定區域，該複數特定區域共同地包含該複數半導體晶片之每一者的背側的一部分；使該半導體晶圓單離化，以獲取呈單獨形式的該複數半導體晶片；以及在該複數特定區域處蝕刻呈單獨形式之該複數半導體晶片之每一者的背側，使得該複數半導體晶片之每一者的背側包含一蝕刻區域，該蝕刻區域對應於該複數特定區域其中至少一者的至少一部分。
  26. 如申請專利範圍第25項之處理半導體晶片之背面的方法，更包含：將該光阻材料從呈單獨形式之該複數半導體晶片的背側移除。
  27. 如申請專利範圍第25項之處理半導體晶片之背面的方法，更包含：在該複數半導體晶片其中至少一者的背側內的該蝕刻區域內附接一光學元件。
  28. 如申請專利範圍第27項之處理半導體晶片之背面的方法，其中該複數特定區域包含該複數半導體晶片之每一者的該背面上的一或更多區域，以定位與該光學元件進行光學通訊的一或更多光纖。
  29. 如申請專利範圍第27項之處理半導體晶片之背面的方法，其中該光學元件係一III-V材料晶粒。
  30. 如申請專利範圍第29項之處理半導體晶片之背面的方法，更包含：在於該蝕刻區域內附接該光學元件之前，在該蝕刻區域內定位一光學波導。
  31. 如申請專利範圍第25項之處理半導體晶片之背面的方法，其中一給定半導體晶片內之該蝕刻區域係穿過該給定半導體晶片之背側而形成至該給定半導體晶片之總厚度以內之一指定深度的一孔。
  32. 如申請專利範圍第31項之處理半導體晶片之背面的方法，其中該指定深度對應至存在於該給定半導體晶片內的一蝕刻停止材料。
  33. 如申請專利範圍第32項之處理半導體晶片之背面的方法，其中該蝕刻停止材料係氧化物層。
  34. 如申請專利範圍第25項之處理半導體晶片之背面的方法，其中透過該光阻材料曝露該半導體晶圓之該背面的複數特定區域包含：藉由從該半導體晶圓的該背面光學偵測該半導體晶圓的複數正面特徵部而對準該半導體晶圓。
  35. 如申請專利範圍第34項之處理半導體晶片之背面的方法，其中光學偵測該半導體晶圓之複數正面特徵部包含透過複數孔查看該等正面特徵部，該複數孔係蝕刻於形成該半導體晶圓之該背面的一材料內，或者其中，光學偵測該半導體晶圓的該複數正面特徵部包含利用一紅外線光源照射該半導體晶圓的該背面、以及利用一紅外線相機查看從該複數正面特徵部所反射的紅外光，或者其中，光學偵測該半導體晶圓的該複數正面特徵部包含透過定位成查看該半導體晶圓的正面之一相機查看該複數正面特徵部。
TW106123169A 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法 TWI774684B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662361493P 2016-07-12 2016-07-12
US62/361,493 2016-07-12
US15/646,039 2017-07-10
US15/646,039 US12057332B2 (en) 2016-07-12 2017-07-10 Wafer-level etching methods for planar photonics circuits and devices

Publications (2)

Publication Number Publication Date
TW201812954A TW201812954A (zh) 2018-04-01
TWI774684B true TWI774684B (zh) 2022-08-21

Family

ID=60941286

Family Applications (3)

Application Number Title Priority Date Filing Date
TW106123169A TWI774684B (zh) 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法
TW112139749A TW202410265A (zh) 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法
TW111127716A TWI823493B (zh) 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112139749A TW202410265A (zh) 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法
TW111127716A TWI823493B (zh) 2016-07-12 2017-07-11 平面光子電路及裝置用之晶圓級蝕刻方法

Country Status (3)

Country Link
US (1) US12057332B2 (zh)
TW (3) TWI774684B (zh)
WO (1) WO2018013614A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10641976B2 (en) 2017-02-23 2020-05-05 Ayar Labs, Inc. Apparatus for optical fiber-to-photonic chip connection and associated methods
JP6979296B2 (ja) * 2017-07-28 2021-12-08 株式会社ディスコ 切削方法
US11126020B2 (en) 2017-11-23 2021-09-21 Rockley Photonics Limited Electro-optically active device
US12044908B2 (en) 2018-05-16 2024-07-23 Rockley Photonics Limited III-V/SI hybrid optoelectronic device and method of manufacture
US11101617B2 (en) 2018-07-16 2021-08-24 Ayar Labs, Inc. Wafer-level handle replacement
US12112959B2 (en) 2018-09-04 2024-10-08 Tokyo Electron Limited Processing systems and platforms for roughness reduction of materials using illuminated etch solutions
US11163120B2 (en) * 2018-11-16 2021-11-02 Ayar Labs, Inc. Fiber attach enabled wafer level fanout
JP7296718B2 (ja) * 2018-12-11 2023-06-23 株式会社ディスコ ウェーハの加工方法
US11418008B2 (en) * 2019-03-20 2022-08-16 Electronics And Telecommunications Research Institute Laser device
US10727216B1 (en) 2019-05-10 2020-07-28 Sandisk Technologies Llc Method for removing a bulk substrate from a bonded assembly of wafers
US10951003B1 (en) * 2020-02-25 2021-03-16 Inphi Corporation Light source for integrated silicon photonics
US11165509B1 (en) 2020-06-05 2021-11-02 Marvell Asia Pte, Ltd. Method for co-packaging light engine chiplets on switch substrate
CN111736259A (zh) * 2020-07-24 2020-10-02 歌尔股份有限公司 波导镜片模组及其制作方法、ar设备
TW202223555A (zh) * 2020-08-17 2022-06-16 日商東京威力科創股份有限公司 針對半導體製造利用絕對參考產生疊對結果的方法
TWI770785B (zh) * 2021-01-22 2022-07-11 南亞科技股份有限公司 半導體製造系統、測量裝置及半導體製造方法
JP2022124134A (ja) * 2021-02-15 2022-08-25 株式会社ディスコ 被加工物の加工方法
US11774689B2 (en) 2021-10-25 2023-10-03 Globalfoundries U.S. Inc. Photonics chips and semiconductor products having angled optical fibers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591255B (en) * 2002-08-21 2004-06-11 Hymite As Device and method for coupling optical fiber and optical component
US20040266202A1 (en) * 2003-06-25 2004-12-30 International Business Machines Corporation Multi-run selective pattern and etch wafer process
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
US20130230273A1 (en) * 2012-03-02 2013-09-05 Analog Devices, Inc. Systems and methods for passive alignment of opto-electronic components
TWI482246B (zh) * 2009-01-14 2015-04-21 Taiwan Semiconductor Mfg Co Ltd 具有導電性饋通的半導體基底基座

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4374915A (en) 1981-07-30 1983-02-22 Intel Corporation High contrast alignment marker for integrated circuit fabrication
US4767724A (en) 1986-03-27 1988-08-30 General Electric Company Unframed via interconnection with dielectric etch stop
US5937274A (en) * 1995-01-31 1999-08-10 Hitachi, Ltd. Fabrication method for AlGaIn NPAsSb based devices
US6197481B1 (en) 1998-09-17 2001-03-06 Taiwan Semiconductor Manufacturing Company Wafer alignment marks protected by photoresist
US6521513B1 (en) * 2000-07-05 2003-02-18 Eastman Kodak Company Silicon wafer configuration and method for forming same
US6525805B2 (en) * 2001-05-14 2003-02-25 Ultratech Stepper, Inc. Backside alignment system and method
US6555441B2 (en) 2001-08-08 2003-04-29 Dalsa Semiconductor Inc. Method of aligning structures on opposite sides of a wafer
US6902986B2 (en) 2002-10-15 2005-06-07 Freescale Semiconductor, Inc. Method for defining alignment marks in a semiconductor wafer
SG142129A1 (en) 2002-11-13 2008-05-28 Asml Netherlands Bv Device manufacturing method and device manufactured thereby
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7223674B2 (en) 2004-05-06 2007-05-29 Micron Technology, Inc. Methods for forming backside alignment markers useable in semiconductor lithography
US20050284181A1 (en) 2004-06-29 2005-12-29 Smith Terry L Method for making an optical waveguide assembly with integral alignment features
US7442624B2 (en) * 2004-08-02 2008-10-28 Infineon Technologies Ag Deep alignment marks on edge chips for subsequent alignment of opaque layers
US7454102B2 (en) 2006-04-26 2008-11-18 Honeywell International Inc. Optical coupling structure
US20080067421A1 (en) * 2006-08-16 2008-03-20 Kuei-Wen Cheng Electron Beam Etching Apparatus and Method for the same
US7823216B2 (en) 2007-08-02 2010-10-26 Veeco Instruments Inc. Probe device for a metrology instrument and method of fabricating the same
US7920770B2 (en) 2008-05-01 2011-04-05 Massachusetts Institute Of Technology Reduction of substrate optical leakage in integrated photonic circuits through localized substrate removal
US7943423B2 (en) * 2009-03-10 2011-05-17 Infineon Technologies Ag Reconfigured wafer alignment
US20120130300A1 (en) * 2009-07-14 2012-05-24 Board Of Regents, The Univerity Of Texas System Therapeutic Methods Using Controlled Delivery Devices Having Zero Order Kinetics
US8947664B2 (en) * 2009-12-23 2015-02-03 Infineon Technologies Ag Apparatus and method for aligning a wafer's backside to a wafer's frontside
CN102540781B (zh) * 2010-12-28 2015-09-30 上海微电子装备有限公司 一种背面对准装置及方法
US9780484B2 (en) * 2011-08-11 2017-10-03 Apple Inc. Magnetic arrangements and labels for connectors
WO2013113569A1 (en) 2012-02-03 2013-08-08 Asml Netherlands B.V. Substrate holder and method of manufacturing a substrate holder
JP2016509226A (ja) * 2013-02-22 2016-03-24 ヴァイサラ オーワイジェー ラジオゾンデおよび高温で実施される大気測定方法
CN106104774B (zh) * 2014-03-17 2018-06-12 琳得科株式会社 管芯键合层形成膜、附着有管芯键合层形成膜的加工件及半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591255B (en) * 2002-08-21 2004-06-11 Hymite As Device and method for coupling optical fiber and optical component
US20040266202A1 (en) * 2003-06-25 2004-12-30 International Business Machines Corporation Multi-run selective pattern and etch wafer process
US7507638B2 (en) * 2004-06-30 2009-03-24 Freescale Semiconductor, Inc. Ultra-thin die and method of fabricating same
TWI482246B (zh) * 2009-01-14 2015-04-21 Taiwan Semiconductor Mfg Co Ltd 具有導電性饋通的半導體基底基座
US20130230273A1 (en) * 2012-03-02 2013-09-05 Analog Devices, Inc. Systems and methods for passive alignment of opto-electronic components

Also Published As

Publication number Publication date
WO2018013614A2 (en) 2018-01-18
TWI823493B (zh) 2023-11-21
WO2018013614A3 (en) 2018-02-15
US12057332B2 (en) 2024-08-06
US20180019139A1 (en) 2018-01-18
TW201812954A (zh) 2018-04-01
TW202410265A (zh) 2024-03-01
TW202245116A (zh) 2022-11-16

Similar Documents

Publication Publication Date Title
TWI774684B (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US8900966B2 (en) Alignment for backside illumination sensor
KR101595623B1 (ko) 후면 조사 이미지 센서 상의 본딩 패드
US8735260B2 (en) Method to prevent metal pad damage in wafer level package
CN107221540B (zh) 晶片封装体及其制造方法
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US9230939B2 (en) Method for producing image pickup apparatus, method for producing semiconductor apparatus, and joined wafer
TWI539538B (zh) 半導體裝置及其製造方法
US9893218B2 (en) Sensor package with cooling feature
KR20170054357A (ko) 반도체 디바이스 및 방법
TW202146959A (zh) 利用光纖對準構造的後晶片晶圓級扇出型封裝
US8772136B2 (en) Method for fabricating semiconductor device
TW202111794A (zh) 半導體裝置及其形成方法
CN109273472B (zh) Bsi图像传感器及其形成方法
CN109920765B (zh) 一种扇出型封装器件
KR101038807B1 (ko) 이미지센서 및 그 제조방법
CN114649219A (zh) 半导体器件及其制造方法
CN106910752B (zh) 一种半导体器件及其制造方法和电子装置
KR102710405B1 (ko) 통합 광학 다이를 구비한 패키지 및 그 형성 방법
US9570428B1 (en) Tiled hybrid array and method of forming
US20230343606A1 (en) Method for forming semiconductor packages using dielectric alignment marks and laser liftoff process
CN112103302B (zh) 封装结构及其封装方法
US20150232326A1 (en) Method of sealing and shielding for dual pressure mems devices
JP2011061066A (ja) 半導体装置の製造方法およびそれを用いて作製された半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent