CN104716044B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN104716044B CN104716044B CN201410799294.9A CN201410799294A CN104716044B CN 104716044 B CN104716044 B CN 104716044B CN 201410799294 A CN201410799294 A CN 201410799294A CN 104716044 B CN104716044 B CN 104716044B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- doped source
- doping type
- groove
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种半导体器件及其形成方法,在具有特定掺杂类型的半导体衬底上形成沟槽后,采用与半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散工艺,所述乳胶掺杂源填满所述沟槽并覆盖修复氧化层表面,同时在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区,无需采用工艺复杂、技术难度较大的常规外延掺杂工艺,使沟槽内部填充没有缺陷,降低了对沟槽刻蚀工艺的要求,保证器件的高压性能和可靠性要求。
Description
技术领域
本发明属于半导体制造工艺技术领域,涉及一种半导体器件及其形成方法。
背景技术
超结金属氧化物半导体场效应晶体管(Super-junction MOSFET)是一种新型的功率器件,由于其特殊的纵向PN柱交替结构,电荷可以相互补偿,在器件截止状态时,施加较低的电压可以使P型区和N型区在采用较高掺杂浓度时能实现较高的击穿电压,同时获得更低的导通电阻。
在超结器件制作工艺中,通常是先形成一特定掺杂类型的半导体衬底,并在该特定掺杂类型半导体衬底上的特定区域进行相反类型掺杂,从而形成P型区、N型区交叉的超结结构。以超结NMOS晶体管为例,半导体衬底掺杂为N型,对于P型区的形成方法基本有两种:一种方法是多次光刻、P型注入和外延生长的方法,其特点是工艺简单,但由于多次光刻、注入和外延,成本很高;另一种方法是在特定半导体衬底上进行P型区硅刻蚀形成沟槽(Trench),之后采用外延填充方法在沟槽中填充P型硅,从而形成P型区,其特点是成本很低,但工艺复杂,技术难度很大。
图1所示为采用外延填充方法制作超结金属氧化物半导体场效应晶体管的第一步,在特定掺杂类型的半导体衬底10上形成一介质层11。接着,如图2所示,进行刻蚀在特定掺杂类型的半导体衬底10中形成沟槽12,其中沟槽12的侧壁与半导体衬底10水平面之间具有一夹角θ1,θ1一般在80~89.5度之间,且θ1越小,外延填充的效果越好,但对耐压等参数有影响。之后,采用常规外延填充工艺在沟槽12中填充外延层,由于淀积原理,外延填充过程中,如图3所示,沟槽顶部的气氛利于淀积从而在沟槽顶部先封口,因此在沟槽12的顶部形成外延堆积13,导致沟槽12内部空间未填满留下一道缝隙13a,在沟槽的倾斜度θ1越接近90度的时候,外延填充的能力越差,越容易形成大的缝隙,在严重的情况下甚至出现大的空洞。缝隙和空洞的存在使硅原子和掺杂原子排列不连续形成缺陷,导致器件工作中,特别是高压情况下容易发生漏电,影响器件的性能和可靠性。
发明内容
本发明的目的在于提供一种半导体器件及其形成方法,无需采用技术难度较大的常规外延掺杂工艺,有利于形成没有缝隙或空洞的填充层,提高器件的性能和可靠性。
为了解决上述问题,本发明提供一种半导体器件形成方法,包括:
提供具有特定掺杂类型的半导体衬底;
在所述半导体衬底上形成介质层;
刻蚀所述介质层和半导体衬底形成沟槽;
采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散工艺,所述乳胶掺杂源填满所述沟槽并覆盖所述介质层表面,并在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区;以及
去除所述半导体衬底表面的乳胶掺杂源以及介质层。
可选的,在所述的半导体器件形成方法中,形成所述沟槽之后在所述沟槽的内壁生长修复氧化层,再去除所述修复氧化层。所述修复氧化层的厚度为采用高温生长工艺形成所述修复氧化层,所述高温生长工艺的温度为1000~1200度。
可选的,在所述的半导体器件形成方法中,所述半导体衬底的掺杂类型为P型时,所述乳胶掺杂源的掺杂类型为N型;所述半导体衬底的掺杂类型为N型时,所述乳胶掺杂源的掺杂类型为P型。
可选的,在所述的半导体器件形成方法中,采用烘箱或红外灯对所述乳胶掺杂源进行烘烤,或者,将所述半导体衬底放置在炉管口并通上氮气进行烘烤。所述烘烤工艺的温度为200~400度,烘烤时间为10~60分钟。
可选的,在所述的半导体器件形成方法中,所述扩散工艺在通有氮气和氧气的炉管中进行,其中,氧气的比例为40~80%,温度为1000~1250度。
可选的,在所述的半导体器件形成方法中,还包括:再次采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散。再次采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行扩散时,在通有氮气和氧气的炉管中进行,其中氧气的比例为40~80%,温度为800~1000度。
可选的,在所述的半导体器件形成方法中,采用化学机械研磨工艺或者回刻工艺去除所述半导体衬底表面的乳胶掺杂源以及介质层。
可选的,在所述的半导体器件形成方法中,所述半导体器件是超结金属氧化物半导体场效应晶体管。
本发明还提供一种半导体器件,包括:
具有特定掺杂类型的半导体衬底;
形成于所述半导体衬底中的沟槽;
通过涂布工艺形成于所述沟槽中的乳胶掺杂源;以及
通过对所述沟槽中的乳胶掺杂源进行烘烤和扩散进而形成于所述沟槽周围的半导体衬底的掺杂区。
可选的,所述半导体衬底的掺杂类型为P型时,所述乳胶掺杂源的掺杂类型为N型;所述半导体衬底的掺杂类型为N型时,所述乳胶掺杂源的掺杂类型为P型。所述半导体器件是超结金属氧化物半导体场效应晶体管。
与现有技术相比,本发明在特定掺杂类型的半导体衬底上形成沟槽后,采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散工艺,所述乳胶掺杂源填满所述沟槽并覆盖修复氧化层表面,同时在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区,无需采用工艺复杂、技术难度较大的常规外延掺杂工艺,使沟槽内部填充没有缺陷,降低了对沟槽刻蚀工艺的要求,保证器件的高压性能和可靠性要求。
附图说明
参照附图,根据下面的详细描述,可以更加清楚地理解本发明。为了清楚起见,图中各个层的相对厚度以及特定区的相对尺寸并没有按比例绘制。在附图中:
图1~3是现有技术的半导体器件形成过程中的器件剖面结构示意图;
图4是本发明一实施例的半导体器件形成方法的流程示意图;
图5~8是本发明一实施例的半导体器件形成过程中器件剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
参见图4,本发明提供一种半导体器件形成方法,包括如下步骤:
S11:提供具有特定掺杂类型的半导体衬底;
S12:在所述半导体衬底上形成介质层;
S13:刻蚀所述介质层和半导体衬底形成沟槽;
S14:采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散,所述乳胶掺杂源填满所述沟槽并覆盖所述介质层表面,同时在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区;
S15:去除所述半导体衬底表面的乳胶掺杂源以及介质层。
下面结合附图4-8对本发明的具体实施方式做详细的说明。
如图5所示,首先,执行步骤S11,提供具有特定掺杂类型的半导体衬底30,并在所述半导体衬底30上形成一介质层31。所述具有特定掺杂类型的半导体衬底30可以是N型掺杂或P型掺杂的硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物半导体衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中采用的是形成功率器件常用的N型<100>晶向的硅衬底。所述介质层31的材料为氮化硅、氮氧化物或二氧化硅中的一种或者多种,所述介质层31的厚度例如为
接着,结合图4和图6所示,执行步骤S12,刻蚀所述介质层31和半导体衬底30形成沟槽32。具体的,通过匀胶和曝光工艺形成图案化光阻层,然后进行刻蚀选择性去除介质层31以及进行沟槽刻蚀形成沟槽32,再去除图案化光阻层。所述选择性去除介质层31以及做沟槽刻蚀均采用干法刻蚀,所述沟槽32的深度h为0.5~200μm、顶部宽度a和底部宽度b为0.1~50μm、沟槽倾斜度θ2范围为80~90度。可采用干法去胶加湿法去胶的方式去除图案化光阻层。
较佳的,形成沟槽32之后,在所述沟槽32的内壁生长修复氧化层,以进行沟槽内壁修复,并去除修复氧化层。可采用高温生长的方式形成修复氧化层,所述高温生长氧化层的温度范围为1000~1200度。所述修复氧化层的厚度范围为可采用BOE或者压点腐蚀液去除修复氧化层,以使沟槽的腐蚀缺陷较小。
接着,结合图4和图7所示,执行步骤S14,采用与半导体衬底30的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散,所述乳胶掺杂源34a填满所述沟槽32并覆盖所述介质层31表面,同时在沟槽32周围的半导体衬底中形成与半导体衬底30的掺杂类型相反的掺杂区34b,进而形成P\N区交替出现的结构。所述乳胶掺杂源为常见的由纯二氧化硅乳胶、乙醇和掺杂化合物形成的混合型掺杂乳胶。通过涂布方式将乳胶掺杂源覆盖在半导体衬底30上后,通过烘烤工艺使得乳胶掺杂源中的乙醇等挥发性溶剂蒸发掉,再通过扩散工艺,乳胶掺杂源中的掺杂原子获得了足够的激活能,打破了化学键的束缚,使的掺杂原子恢复了游离态,高温过程中不断向半导体衬底中扩散,从而达到掺杂效果在沟槽32周围的半导体衬底中形成掺杂区34b,而在沟槽中保留的乳胶掺杂源34a则为不掺杂的二氧化硅。
其中,所述与半导体衬底掺杂类型相反的乳胶掺杂源,指的是当半导体衬底掺杂类型为P型时乳胶掺杂源的掺杂类型为N型,当半导体衬底掺杂类型为N型时乳胶掺杂源的掺杂类型为P型。当乳胶掺杂源的掺杂类型为N型时,一般采用的是二氧化硅乳胶磷源,掺杂化合物包括五氧化二磷,当乳胶掺杂源的掺杂为P型时,一般采用的是二氧化硅乳胶硼源,掺杂化合物包括三氧化二硼。
具体地说,采用与半导体衬底30的掺杂类型相反的乳胶掺杂源进行涂布,是指类似光刻匀胶一样将乳胶掺杂源喷涂在半导体衬底上,并且通过旋转使半导体衬底表面乳胶掺杂源厚度均匀。采用与半导体衬底30的掺杂类型相反的乳胶掺杂源进行烘烤,可采用专用烘箱或红外灯进行烘烤,也可以放置在炉管口并通上氮气(N2)烘烤。通过烘烤工艺使得乳胶掺杂源中的乙醇等挥发性溶剂蒸发掉,烘烤后的乳胶掺杂源接近固态,可以避免后续在炉管中进行扩散时污染炉管。本实施例中,烘烤温度例如为200~400度,烘烤时间为10~60分钟。采用与半导体衬底30的掺杂类型相反的乳胶掺杂源进行扩散,温度为1000~1250度,通常在通有氮气和氧气的氛围下在炉管中进行扩散,通有氮气和氧气可以减少乳胶掺杂源对硅晶格的损伤,还可以促进掺杂杂质的分解,利于源的扩散和在硅晶格中再分布。可知,乳胶掺杂源越厚,扩散的温度越高,时间越长,得到的掺杂区浓度越大。本实施例中,对乳胶掺杂源扩散时,氧气占全部氮氧混合气体的比例为40~80%,可以得到最佳的掺杂效果。
在优选方案中,还可采用与半导体衬底30的掺杂类型相反的乳胶掺杂源再次进行涂布、烘烤以及扩散,使乳胶掺杂源中剩余的二氧化硅(SiO2)成分致密,完成对沟槽的无缝隙填充。详细的,乳胶掺杂源进行烘烤、扩散后,由于乳胶掺杂源分解挥发后出现裂缝或不平时,再次涂布乳胶掺杂源可以使表面完整,没有裂缝,所述再次涂布乳胶掺杂源的厚度只需要完全覆盖半导体衬底表面且不出现裂缝、表面平坦即可。对再次涂布的乳胶掺杂源进行扩散,仍在通有氮气和氧气的炉管中进行,其中,氧气的比例为40~80%,温度为800~1000度,根据乳胶掺杂源的特性,高温后剩余的SiO2得到致密,形成了沟槽内部填充没有缺陷,无缝隙或空洞的填充层。
接着,结合图8所示,对所述半导体衬底30的表面进行平坦化处理,去除所述半导体衬底30表面的乳胶掺杂源和介质层31。可采用化学机械研磨或者采用回刻工艺对所述对半导体衬底30表面进行平坦化处理。
经过上述过程,即形成了表面平坦、半导体衬底无缺陷、缝隙或空洞的P\N区交替出现的结构。在此结构基础上,还可进行常规的功率器件工艺步骤,如体加浓区、栅极多晶、发射区、接触孔及金属引线后即可形成完整的超结器件,此处不再赘述。
上述以超结金属氧化物半导体场效应晶体管制作过程为例详细说明了本发明,可以理解的是,还可以将上述方法运用于具有沟槽且需要在半导体衬底中形成掺杂区的大功率晶体管、IGBT和MEMS等产品中。
如图5-8所示,本发明还提供一种半导体器件,包括:
具有特定掺杂类型的半导体衬底30;
形成于所述半导体衬底30中的沟槽32;
通过涂布工艺形成于所述沟槽30中的乳胶掺杂源34a;以及
通过烘烤和扩散工艺形成于所述沟槽周围的半导体衬底30中并与所述半导体衬底30的掺杂类型相反的掺杂区34b。
以超结结构如超结金属氧化物半导体场效应晶体管为例,只需要整体半导体衬底中出现了P\N结交替的结构,即完成了超结结构,沟槽中保留的材料可以不参与器件的使用,而且此结构的掺杂区基本是等比例外扩,即外围的掺杂区是稳定的,可以得到和纯硅填充一样效果的电流、电场分布。
综上所述,本发明在特定掺杂类型的半导体衬底上形成沟槽后,采用乳胶掺杂源进行涂布、烘烤和扩散工艺形成P\N区交替出现的结构,乳胶掺杂源经过烘烤和扩散后填充在沟槽中,使沟槽的填充更简单,更无缺陷,避免缺陷、器件漏电,保证器件的高压性能和可靠性要求,由于采用此方法可以实现沟槽内的无缝隙填充,因此对沟槽的倾斜度没有苛刻要求,倾斜度可以根据产品要求做到无限接近90度甚至大于90度,使刻槽工艺更简单,更利于实现满足产品要求的器件结构。
虽然已经通过示例性实施例对本发明进行了详细说明,但是本领域的技术人员应该理解,以上示例性实施例仅是为了进行说明,而不是为了限制本发明的范围。本领域的技术人员应该理解,可在不脱离本发明的范围和精神的情况下,对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (15)
1.一种半导体器件形成方法,其特征在于,包括:
提供具有特定掺杂类型的半导体衬底;
在所述半导体衬底上形成介质层;
刻蚀所述介质层和半导体衬底形成沟槽;
采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散工艺,所述乳胶掺杂源填满所述沟槽并覆盖所述介质层表面,并在所述沟槽周围的半导体衬底中形成与所述半导体衬底的掺杂类型相反的掺杂区;以及
去除所述半导体衬底表面的乳胶掺杂源以及介质层,保留所述沟槽内的乳胶掺杂源。
2.如权利要求1所述的半导体器件形成方法,其特征在于,形成所述沟槽之后在所述沟槽的内壁生长修复氧化层,再去除所述修复氧化层。
3.如权利要求2所述的半导体器件形成方法,其特征在于,所述修复氧化层的厚度为
4.如权利要求2所述的半导体器件形成方法,其特征在于,采用高温生长工艺形成所述修复氧化层,所述高温生长工艺的温度为1000~1200度。
5.如权利要求1所述的半导体器件形成方法,其特征在于,所述半导体衬底的掺杂类型为P型时,所述乳胶掺杂源的掺杂类型为N型;所述半导体衬底的掺杂类型为N型时,所述乳胶掺杂源的掺杂类型为P型。
6.如权利要求1所述的半导体器件形成方法,其特征在于,采用烘箱或红外灯对所述乳胶掺杂源进行烘烤,或者,将所述半导体衬底放置在炉管口并通上氮气进行烘烤。
7.如权利要求6所述的半导体器件形成方法,其特征在于,所述烘烤工艺的温度为200~400度,烘烤时间为10~60分钟。
8.如权利要求1所述的半导体器件形成方法,其特征在于,所述扩散工艺在通有氮气和氧气的炉管中进行,其中,氧气的比例为40~80%,温度为1000~1250度。
9.如权利要求1所述的半导体器件形成方法,其特征在于,还包括:
再次采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行涂布、烘烤以及扩散。
10.如权利要求9所述的半导体器件形成方法,其特征在于,再次采用与所述半导体衬底的掺杂类型相反的乳胶掺杂源进行扩散时,在通有氮气和氧气的炉管中进行,其中,氧气的比例为40~80%,温度为800~1000度。
11.如权利要求1所述的半导体器件形成方法,其特征在于,采用化学机械研磨工艺或者回刻工艺去除所述半导体衬底表面的乳胶掺杂源以及介质层。
12.如权利要求1至11中任一项所述的半导体器件形成方法,其特征在于,所述半导体器件是超结金属氧化物半导体场效应晶体管。
13.一种半导体器件,其特征在于,包括:
具有特定掺杂类型的半导体衬底;
形成于所述半导体衬底中的沟槽;
通过涂布工艺形成于所述沟槽中的乳胶掺杂源;以及
通过对所述沟槽中的乳胶掺杂源进行烘烤和扩散进而形成于所述沟槽周围的半导体衬底的掺杂区。
14.如权利要求13所述的半导体器件,其特征在于,所述半导体衬底的掺杂类型为P型时,所述乳胶掺杂源的掺杂类型为N型;所述半导体衬底的掺杂类型为N型时,所述乳胶掺杂源的掺杂类型为P型。
15.如权利要求13所述的半导体器件,其特征在于,所述半导体器件是超结金属氧化物半导体场效应晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410799294.9A CN104716044B (zh) | 2014-12-19 | 2014-12-19 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410799294.9A CN104716044B (zh) | 2014-12-19 | 2014-12-19 | 半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104716044A CN104716044A (zh) | 2015-06-17 |
CN104716044B true CN104716044B (zh) | 2018-09-18 |
Family
ID=53415253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410799294.9A Active CN104716044B (zh) | 2014-12-19 | 2014-12-19 | 半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104716044B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109273360B (zh) * | 2017-07-17 | 2021-07-20 | 联华电子股份有限公司 | 半导体装置的制作方法 |
CN109461654A (zh) * | 2018-09-12 | 2019-03-12 | 秦皇岛京河科学技术研究院有限公司 | 一种无注入型终结端结构的SiC肖特基二极管及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
CN1555086A (zh) * | 2003-12-26 | 2004-12-15 | 金小玲 | 含磷二氧化硅乳胶源扩散制备大功率半导体器件的方法 |
CN1610975A (zh) * | 2001-12-31 | 2005-04-27 | 通用半导体公司 | 一种用于形成如图 5所示具有衬底(2 )、带有至少一个沟槽 ( 5 2 )的电压维持外延层 ( 1 )、以及邻接并环绕该沟槽的掺杂区(5a)的功率半导体器件的方法 |
CN201741699U (zh) * | 2010-07-01 | 2011-02-09 | 江阴新顺微电子有限公司 | 半导体芯片二重基区扩散结构 |
CN204289465U (zh) * | 2014-12-19 | 2015-04-22 | 成都士兰半导体制造有限公司 | 半导体器件 |
-
2014
- 2014-12-19 CN CN201410799294.9A patent/CN104716044B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6534836B1 (en) * | 1999-10-25 | 2003-03-18 | Seiko Instruments Inc. | MOSFET semiconductor device |
CN1610975A (zh) * | 2001-12-31 | 2005-04-27 | 通用半导体公司 | 一种用于形成如图 5所示具有衬底(2 )、带有至少一个沟槽 ( 5 2 )的电压维持外延层 ( 1 )、以及邻接并环绕该沟槽的掺杂区(5a)的功率半导体器件的方法 |
CN1555086A (zh) * | 2003-12-26 | 2004-12-15 | 金小玲 | 含磷二氧化硅乳胶源扩散制备大功率半导体器件的方法 |
CN201741699U (zh) * | 2010-07-01 | 2011-02-09 | 江阴新顺微电子有限公司 | 半导体芯片二重基区扩散结构 |
CN204289465U (zh) * | 2014-12-19 | 2015-04-22 | 成都士兰半导体制造有限公司 | 半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN104716044A (zh) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI463571B (zh) | 半導體裝置的製造方法 | |
TWI591728B (zh) | 半導體結構及其形成方法 | |
US9159785B2 (en) | Semiconductor device having buried layer and method for forming the same | |
CN104347475B (zh) | 具有沟槽隔离区的边缘终止结构 | |
CN104716044B (zh) | 半导体器件及其形成方法 | |
CN104599972B (zh) | 一种半导体器件及其形成方法 | |
US9431286B1 (en) | Deep trench with self-aligned sinker | |
CN104900718B (zh) | 一种肖特基二极管及其制造方法 | |
CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
TW201603271A (zh) | 半導體裝置及其形成方法 | |
CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
CN105826195B (zh) | 一种超结功率器件及其制作方法 | |
CN105097921A (zh) | 一种vdmos晶体管结构及其制作方法 | |
CN104362091B (zh) | 双沟槽场效应管的制造方法 | |
CN204289465U (zh) | 半导体器件 | |
CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
TWI608609B (zh) | 超接面元件及其製造方法 | |
CN104979196B (zh) | 一种沟槽型半导体器件结构的制作方法 | |
CN104934325B (zh) | 一种半导体器件的掺杂方法 | |
CN105981144B (zh) | 终止结构及其制作方法 | |
CN108133963B (zh) | 场效应管及其制作方法 | |
TWI524524B (zh) | 功率半導體元件之製法及結構 | |
TWI686900B (zh) | 半導體元件結構以及在基板中形成半導體插塞的方法 | |
CN204289395U (zh) | 一种半导体器件 | |
TW201438108A (zh) | 雙極性接面電晶體及其操作方法與製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |