CN103943625A - 一种nand闪存器件及其制造方法 - Google Patents
一种nand闪存器件及其制造方法 Download PDFInfo
- Publication number
- CN103943625A CN103943625A CN201410111308.3A CN201410111308A CN103943625A CN 103943625 A CN103943625 A CN 103943625A CN 201410111308 A CN201410111308 A CN 201410111308A CN 103943625 A CN103943625 A CN 103943625A
- Authority
- CN
- China
- Prior art keywords
- layer
- monocrystalline silicon
- floating boom
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种NAND闪存器件及其制造方法，通过采用单晶硅作为浮栅，在单晶硅浮栅上生长二氧化层作为IPD氧化层，其厚度可减小到7nm左右，且质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种NAND闪存器件及其制造方法。
背景技术
闪存是如今非易失存储器的主流技术，它具有断电情况下仍然能够保持数据，和CMOS工艺兼容性好，以及可多次擦写数据等优点，被广泛应用于各种产品中。闪存可以分为NOR型和NAND型，其中，NAND型闪存主要用作手机、数码相机等便携式设备的存储卡。
栅极耦合系数（Gate Coupling Ratio，GCR）是NAND闪存器件的一项关键参数，将GCR保持在某一合适值，如60%，可以获得可接受的控制栅/浮栅电压比。耦合系数越大，表明控制栅对沟道的控制能力越强，因此提高闪存器件的耦合系数可以减小闪存编程和擦除的操作电压，也可以减小浮栅上存储电荷数量波动带来的可靠性影响，有助于减小写擦时通过浮栅侧墙的电流。现有技术中NAND的浮栅和控制栅一般都采用多晶硅形成，因此一种增大GCR有效的方法是减小多晶硅层间电介质（IPD）等价氧化层厚度（EOT）。
目前的IPD多基于ONO（氧化层-氮化层-氧化层）结构，例如采用多层氮化层的ONO结构（MNONO，Multi-Nitridation ONO），在保证性能的前提下，将70nm NAND闪存单元的IPD厚度减小至12nm，但该IPD厚度已达到极限，这种方式适用于相邻浮栅的半间距大于20nm的NAND闪存器件，如图1A所示。
然而，随着闪存器件尺寸的急剧缩小，相邻浮栅的半间距之间的间距急剧缩小（小于20nm），请参考图1B，为了减小相邻NAND闪存单元之间的串扰，如果采用传统IPD保证足够小的EOT，则必须保留一定厚度的IPD，这样将没有空间使控制栅覆盖浮栅侧墙，导致沿浮栅侧墙方向的控制栅、浮栅间的电耦合缺失，带来工作电压难于降低，抗干扰性差能问题。
可见，现有技术中的这种通过单一减小传统IPD EOT实现GCR增大的这种方法已经不能满足尺寸急剧减小的闪存器件的性能要求。
发明内容
本发明的目的在于提供一种NAND闪存器件及其制造方法，既能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
为解决上述问题，本发明提出一种NAND闪存器件，包括：衬底，形成于衬底上的隧穿介质层，形成于隧穿介质层上的单晶硅浮栅，覆盖于所述单晶硅浮栅表面的二氧化硅层以及覆盖所述二氧化硅层表面的多晶硅控制栅。
进一步的，所述衬底为绝缘体上硅衬底，包括基底、形成于基底上的埋层介质层以及形成于埋层介质层上的单晶硅层。
进一步的，所述隧穿介质层为所述埋层介质层，所述单晶硅浮栅为刻蚀所述单晶硅层形成的结构。
进一步的，所述单晶硅浮栅表面的二氧化硅层的厚度为6nm～8nm。
进一步的，所述单晶硅浮栅表面的二氧化层采用原位水汽生长（ISSG）工艺形成。进一步的，所述单晶硅浮栅和单晶硅浮栅两侧面的多晶硅控制栅侧壁的总宽度为24nm～26nm。
本发明还提供一种NAND闪存器件的制造方法，包括以下步骤：
提供一衬底，并在衬底上形成隧穿介质层；
在所述隧穿介质层上形成单晶硅浮栅；
在所述单晶硅浮栅表面生长二氧化硅层；
在所述二氧化硅层表面形成多晶硅控制栅。
进一步的，所述衬底为绝缘体上硅衬底，包括基底、形成于基底上的埋层介质层以及形成于埋层介质层上的单晶硅层；提供一衬底，并在衬底上形成隧穿介质层以及在所述隧穿介质层上形成单晶硅浮栅的具体包括：
提供一绝缘体上硅衬底，在绝缘体上硅衬底上依次生长牺牲氧化硅层和淀积氮化硅层；
光刻并刻蚀有源区，形成单晶硅浮栅结构以及其下方的隧穿氧化层；
去除牺牲氧化硅层和氮化硅层。
进一步的，所述单晶硅浮栅表面的二氧化硅层的厚度为6nm～8nm。
进一步的，所述单晶硅浮栅表面的二氧化层采用原位水汽生长（ISSG）工艺形成。
与现有技术相比，本发明提供的NAND闪存器件及其制造方法，通过采用单晶硅作为浮栅，在单晶硅浮栅上生长二氧化层作为IPD氧化层，其厚度可减小到7nm左右，且质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
附图说明
图1A和图1B是现有技术中NAND闪存器件的结构示意图；
图2是本发明具体实施例的NAND闪存器件的结构示意图；
图3是本发明具体实施例的NAND闪存器件的制造方法流程图。
具体实施方式
本发明的核心思想是公开一种NAND闪存器件及其制造方法，通过采用单晶硅作为浮栅，在单晶硅浮栅上生长隧道氧化层，其厚度可减小到7nm左右，且质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。
请参考图2，本发明一实施例提供一种NAND闪存器件，包括：衬底100，形成于衬底100上的隧穿介质层101，形成于隧穿介质层101上的单晶硅浮栅102，覆盖于所述单晶硅浮栅102表面的二氧化硅层103以及覆盖所述二氧化硅层103表面的多晶硅控制栅104。其中，所述隧穿介质层101可以为氧化硅层单层结构；二氧化硅层103可以采用原位水汽生长（ISSG）工艺直接在单晶硅浮栅表面生长，厚度可以为6nm～8nm，例如是6.6nm，7nm，7.5nm，7.7nm等。其中，单晶硅浮栅和多晶硅控制栅的总宽度为24nm～26nm，即一个NAND单元的宽度（图中为横向宽度，未标注）。本实施例中，由于采用单晶硅浮栅，在其表面生长的二氧化硅层103厚度可减小到7nm左右，且作为IPD氧化层的质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
请参考图2，本发明另一实施例提供一种NAND闪存器件，采用SOI衬底形成，所述SOI衬底包括基底，形成于基底上的埋层介质层，形成于埋层介质层上的单晶硅层，单晶硅浮栅102和隧穿介质层101通过对所述单晶硅层和隧穿介质层进行光刻、刻蚀形成；进而制作覆盖于所述单晶硅浮栅102表面的二氧化硅层103以及覆盖所述二氧化硅层103表面的多晶硅控制栅104。其中，二氧化硅层103可以采用原位水汽生长（ISSG）工艺直接在单晶硅浮栅表面生长，厚度可以为6nm～8nm，例如是6.6nm，7nm，7.5nm，7.7nm等。其中，单晶硅浮栅和单晶硅浮栅两侧面的多晶硅控制栅侧壁的总宽度为24nm～26nm，即一个NAND单元的宽度（图中为横向宽度，未标注）。本实施例中，由于采用单晶硅浮栅，在其表面生长的二氧化硅层103厚度可减小到7nm左右，且作为IPD氧化层的质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
请参考图3，本发明还提供一种NAND闪存器件的制造方法，包括以下步骤：
S1，提供一衬底，并在衬底上形成隧穿介质层；
S2，在所述隧穿介质层上形成单晶硅浮栅；
S3，在所述单晶硅浮栅表面生长二氧化硅层；
S4，在所述二氧化硅层表面形成多晶硅控制栅。
请参考图2，步骤S1中提供的衬底可以是绝缘体上硅衬底SOI衬底，包括基底、形成于基底上的埋层介质层以及形成于埋层介质层上的单晶硅层。由此可以直接利用SOI衬底的单晶硅层和埋层介质层形成来形成单晶硅浮栅和隧穿介质层。具体包括：
提供一绝缘体上硅衬底，在绝缘体上硅衬底上依次生长牺牲氧化硅层和淀积氮化硅层；
光刻并刻蚀有源区，形成单晶硅浮栅结构以及其下方的隧穿氧化层；
去除牺牲氧化硅层和氮化硅层。
请继续参考图2，然后在单晶硅层上形成掩膜层，光刻并刻蚀所述单晶硅层，形成单晶硅浮栅结构102。
请参考图2，在步骤S3中，可以采用原位水汽生长（ISSG）工艺直接在单晶硅浮栅表面生长二氧化硅层103，作为浮栅和后续形成的控制栅之间的层间介质层（即IPD氧化层），厚度可以为6nm～8nm，例如是6.6nm，7nm，7.5nm，7.7nm等。通过ISSG在单晶硅浮栅102表面（单晶硅浮栅102侧墙和顶部）生长的二氧化硅层103厚度较小，质量较好。
请参考图2，在步骤S4中，通过化学气相沉积工艺在所述所述二氧化硅层104表面沉积多晶硅层，形成多晶硅控制栅。
综上所述，本发明提供的NAND闪存器件及其制造方法，通过采用单晶硅作为浮栅，在单晶硅浮栅上生长二氧化硅层作为IPD氧化层，其厚度可减小到7nm左右，且质量很高，因此能够保证闪存的耦合系数和性能，还能够将NAND闪存半间距减小到20nm以下。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种NAND闪存器件，其特征在于，包括：衬底，形成于衬底上的隧穿介质层，形成于隧穿介质层上的单晶硅浮栅，覆盖于所述单晶硅浮栅表面的二氧化硅层以及覆盖所述二氧化硅层表面的多晶硅控制栅。
2.如权利要求1所述的NAND闪存器件，其特征在于，所述衬底为绝缘体上硅衬底，包括基底、形成于基底上的埋层介质层以及形成于埋层介质层上的单晶硅层。
3.如权利要求2所述的NAND闪存器件，其特征在于，所述隧穿介质层为所述埋层介质层，所述单晶硅浮栅为刻蚀所述单晶硅层形成的结构。
4.如权利要求1所述的NAND闪存器件，其特征在于，所述单晶硅浮栅表面的二氧化硅层的厚度为6nm～8nm。
5.如权利要求1至4中任一项所述的NAND闪存器件，其特征在于，所述单晶硅浮栅表面的二氧化层采用原位水汽生长工艺形成。
6.如权利要求1所述的NAND闪存器件，其特征在于，所述单晶硅浮栅和单晶硅浮栅两侧面的多晶硅控制栅侧壁的总宽度为24nm～26nm。
7.一种NAND闪存器件的制造方法，其特征在于，包括：
提供一衬底，并在衬底上形成隧穿介质层；
在所述隧穿介质层上形成单晶硅浮栅；
在所述单晶硅浮栅表面生长二氧化硅层；
在所述二氧化硅层表面形成多晶硅控制栅。
8.如权利要求7所述的NAND闪存器件的制造方法，其特征在于，所述衬底为绝缘体上硅衬底，包括基底、形成于基底上的埋层介质层以及形成于埋层介质层上的单晶硅层；提供一衬底，并在衬底上形成隧穿介质层以及在所述隧穿介质层上形成单晶硅浮栅的具体包括：
提供一绝缘体上硅衬底，在绝缘体上硅衬底上依次生长牺牲氧化硅层和淀积氮化硅层；
光刻并刻蚀有源区，形成单晶硅浮栅结构以及其下方的隧穿氧化层；
去除牺牲氧化硅层和氮化硅层。
9.如权利要求7所述的NAND闪存器件的制造方法，其特征在于，所述单晶硅浮栅表面的二氧化硅层的厚度为6nm～8nm。
10.如权利要求7至9中任一项所述的NAND闪存器件的制造方法，其特征在于，所述单晶硅浮栅表面的二氧化层采用原位水汽生长工艺形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410111308.3A CN103943625B (zh) | 2014-03-24 | 2014-03-24 | 一种nand闪存器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410111308.3A CN103943625B (zh) | 2014-03-24 | 2014-03-24 | 一种nand闪存器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103943625A true CN103943625A (zh) | 2014-07-23 |
| CN103943625B CN103943625B (zh) | 2016-08-31 |
Family
ID=51191218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410111308.3A Active CN103943625B (zh) | 2014-03-24 | 2014-03-24 | 一种nand闪存器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103943625B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465353A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | Ono介质层的制备方法 |
| CN108231782A (zh) * | 2016-12-15 | 2018-06-29 | 中芯国际集成电路制造(北京)有限公司 | NOR Flash器件及其制备方法 |
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242388A1 (en) * | 2004-04-30 | 2005-11-03 | Josef Willer | Flash memory cell, flash memory device and manufacturing method thereof |
| CN101106078A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 形成纳米单晶硅的方法和非挥发性半导体存储器制造方法 |
| CN101154592A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 非挥发性半导体存储器及其制作方法 |
| CN102024692A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 分裂栅间氧化层的制造方法 |
| KR20110069296A (ko) * | 2009-12-17 | 2011-06-23 | 주식회사 동부하이텍 | 플래쉬 메모리 소자 및 그의 제조 방법 |
-
2014
- 2014-03-24 CN CN201410111308.3A patent/CN103943625B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050242388A1 (en) * | 2004-04-30 | 2005-11-03 | Josef Willer | Flash memory cell, flash memory device and manufacturing method thereof |
| CN101106078A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 形成纳米单晶硅的方法和非挥发性半导体存储器制造方法 |
| CN101154592A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 非挥发性半导体存储器及其制作方法 |
| CN102024692A (zh) * | 2009-09-23 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 分裂栅间氧化层的制造方法 |
| KR20110069296A (ko) * | 2009-12-17 | 2011-06-23 | 주식회사 동부하이텍 | 플래쉬 메모리 소자 및 그의 제조 방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465353A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | Ono介质层的制备方法 |
| CN104465353B (zh) * | 2014-11-28 | 2018-01-26 | 上海华力微电子有限公司 | Ono介质层的制备方法 |
| CN108231782A (zh) * | 2016-12-15 | 2018-06-29 | 中芯国际集成电路制造(北京)有限公司 | NOR Flash器件及其制备方法 |
| CN112436011A (zh) * | 2020-12-17 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
| CN112436011B (zh) * | 2020-12-17 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 闪存器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103943625B (zh) | 2016-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI478291B (zh) | 雙閘極式快閃記憶體 | |
| KR101892682B1 (ko) | 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스 | |
| CN104821318A (zh) | 分离栅存储器件及其形成方法 | |
| CN109712981A (zh) | 存储器及其形成方法 | |
| JP4901452B2 (ja) | 不揮発性半導体メモリ | |
| CN110085592B (zh) | 闪存制造方法 | |
| CN103943625A (zh) | 一种nand闪存器件及其制造方法 | |
| US7829412B2 (en) | Method of manufacturing flash memory device | |
| CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
| CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
| CN104157614A (zh) | 分离栅式快闪存储器的制造方法 | |
| CN103346157A (zh) | 分栅式闪存结构及其制造方法 | |
| US9064734B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2011142246A (ja) | 半導体記憶装置 | |
| JP2009152556A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009200265A (ja) | 半導体装置およびその製造方法 | |
| JP2007081301A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100753079B1 (ko) | 비휘발성 메모리 소자의 형성 방법 | |
| TWI532149B (zh) | 半導體裝置及其製作方法 | |
| JP2009059987A (ja) | 半導体装置およびその製造方法 | |
| CN102945834A (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
| TWI493660B (zh) | 非揮發性記憶體及其製作方法 | |
| US8338880B2 (en) | Flash memory | |
| TWI463551B (zh) | 快閃記憶體的製作方法 | |
| CN101188196A (zh) | 一种可增加浮栅耦合电压的eeprom制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |