CN101908508B - 半导体存储器的制造方法 - Google Patents
半导体存储器的制造方法 Download PDFInfo
- Publication number
- CN101908508B CN101908508B CN 200910052647 CN200910052647A CN101908508B CN 101908508 B CN101908508 B CN 101908508B CN 200910052647 CN200910052647 CN 200910052647 CN 200910052647 A CN200910052647 A CN 200910052647A CN 101908508 B CN101908508 B CN 101908508B
- Authority
- CN
- China
- Prior art keywords
- layer
- organic matter
- polysilicon layer
- etching
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明涉及半导体存储器的制造方法，包括步骤：在半导体衬底上形成栅极；在所述半导体衬底上沉积多晶硅层，所述多晶硅层的顶面距离所述半导体衬底的最小高度小于所述栅极的高度，而所述多晶硅层的顶面距离半导体衬底的最大高度大于所述栅极的高度，从而所述多晶硅层形成高低起伏；在所述多晶硅层之上形成至少填充所述多晶硅层凹陷的有机物层；刻蚀所述有机物层和所述多晶硅层至所述多晶硅层的顶面距离所述半导体衬底的最大高度小于所述栅极的高度；去除剩余的有机物层。与现有技术相比，本发明用有机物层填充多晶硅层凹槽，从而避免产生多晶硅颗粒以及化学机械研磨的泥浆颗粒陷入字线多晶硅层的凹陷处。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及半导体存储器的制造方法。
背景技术
非挥发性半导体存储器在供电电源关闭后仍能保持片内信息；在系统电可擦除和可重复编程，而不需要特殊的高电压；非挥发性半导体存储器具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。
非挥发性半导体存储器，一般是被设计成具有堆栈式栅极(Stack-Gate)结构，此结构包括隧穿氧化层、用来储存电荷的栅极或捕获电荷层、氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，ONO)结构的栅间介电层以及用来控制数据存取的栅极。为了避免可电擦除时，因过度电擦除现象太过严重，而导致数据的误判的问题，在栅极与栅极侧壁、半导体衬底上设置选择栅极(selectgate)，而形成分离栅极(Split-gate)结构。
在美国专利第6184113号以及6391527号中，已公开非挥发性半导体存储器的制作方法，包括步骤：在半导体衬底上形成隧穿氧化层；在隧穿氧化层上形成栅极及侧墙；刻蚀隧穿氧化层；沉积字线多晶硅层；化学机械研磨字线多晶硅层；刻蚀字线多晶硅层形成字线。
在上述非挥发性半导体存储器的制作方法中，由于字线多晶硅层的厚度低于栅极的高度，因此在衬底上沉积的字线多晶硅层会根据其下的有无栅极而出现高低的隆起和凹陷，因而现有技术利用化学机械研磨平坦化字线多晶硅层的时候，从字线多晶硅层隆起处研磨出的颗粒以及化学机械研磨的泥浆颗粒就会掉入凹陷处而无法去除，进而影响到器件的电学性能。
发明内容
本发明所要解决的技术问题是：如何防止平坦化字线多晶硅层时，产生多晶硅颗粒以及化学机械研磨的泥浆颗粒陷入字线多晶硅层的凹陷处。
为解决上述问题，本发明提供一种半导体存储器的制造方法，包括步骤：在半导体衬底上形成栅极；在所述半导体衬底上沉积多晶硅层，所述多晶硅层的顶面距离所述半导体衬底的最小高度小于所述栅极的高度，而所述多晶硅层的顶面距离半导体衬底的最大高度大于所述栅极的高度，从而所述多晶硅层形成高低起伏；在所述多晶硅层之上形成至少填充所述多晶硅层凹陷的有机物层；刻蚀所述有机物层和所述多晶硅层至所述多晶硅层的顶面距离所述半导体衬底的最大高度小于所述栅极的高度；去除剩余的有机物层。
可选地，所述有机物层与所述多晶硅的刻蚀比为1至1.5。
可选地，形成所述有机物层的方法具体为：旋涂的有机物层；固化所述有机物层。
可选地，形成所述有机物层的材料为有机底部抗反射材料。
可选地，所述栅极的顶部具有刻蚀阻挡层。
可选地，还包括步骤：刻蚀所述多晶硅层，形成字线。
可选地，刻蚀所述有机物层和所述多晶硅层为等离子体刻蚀，形成所述等离子体形成刻蚀等离子体的气体至少包含HBr、Cl2、CF4和He，其中，HBr的流量为40sccm至100sccm，Cl2的流量为30sccm至70sccm，CF4的流量为20sccm至50sccm，He的流量为150sccm至300sccm；刻蚀的压力为10mTorr至50mTorr；射频功率为300W至800W；偏移电压为100V至400V。
与现有技术相比，本发明用有机物层填充多晶硅层凹槽，从而避免产生多晶硅颗粒以及化学机械研磨的泥浆颗粒陷入字线多晶硅层的凹陷处。
附图说明
图1为本发明一个实施例制造半导体存储器的流程图；
图2至图8为根据图1所示流程制造半导体存储器的示意图。
具体实施方式
本发明的发明人认为，现有技术利用化学机械研磨平坦化字线多晶硅层是导致字线多晶硅层隆起处研磨出的颗粒掉入凹陷处而无法去除，进而影响到器件的电学性能的主要原因。因此，发明人经过创造性劳动设计出通过刻蚀的方法来平坦化字线多晶硅层的方法，从而避免现有技术的缺陷。
基于上述原因，本发明提供一种半导体存储器的制造方法，如图1所示，包括步骤：
S101，在半导体衬底上形成栅极；
S102，在所述半导体衬底上沉积字线多晶硅层；
S103，在所述字线多晶硅层之上形成有机物层；
S104，刻蚀所述有机物层和所述字线多晶硅层；
S105，去除剩余的有机物层；
S106，刻蚀所述字线多晶硅层，形成字线。
下面结合附图对上述步骤进行详细说明。
如图2和图3所示，首先执行步骤S101，在半导体衬底200上形成栅极201。形成栅极201的方法具体包括步骤：
图2和图3是本发明制作栅极201的实施例示意图。如图2所示，在半导体衬底200上形成隧穿氧化层202，隧穿氧化层202的材质是氧化硅或氧化硅-氮化硅-氧化硅(ONO)等。形成隧穿氧化层202的工艺可以是热氧化法，也即在高温环境下，将半导体衬底200暴露在含氧环境中。热氧化法工艺通常在炉管中实现。通过热氧化法形成的隧穿氧化层202的厚度可以在几个纳米左右。
在隧穿氧化层202上形成导电层204，所述导电层204的材质例如是掺杂多晶硅或多晶硅金属硅化物等，其形成的方法例如是低压化学气相沉积法。沉积掺杂多晶硅的具体方法可以是以硅烷为气体源沉积一层多晶硅层后，再进行掺杂植入制作工艺。上述的多晶硅层沉积工艺中的沉积温度为550℃至750℃，压力约0.1Torr至0.5Torr(1Torr＝133.32Pa)。
然后用化学气相沉积方法在导电层204上形成厚度为160纳米至240纳米的刻蚀阻挡层206。该刻蚀阻挡层206的材质例如是氮化硅等。
接着在导电层204上旋涂光阻层207，经过曝光、显影工艺，在光阻层207上沿位线方向形成栅极图形。
如图3所示，以光阻层207为掩膜，沿栅极图形用干法刻蚀法对刻蚀阻挡层206及导电层204进行刻蚀至露出隧穿氧化层202，形成栅极204a，由于刻蚀阻挡层206和栅极204a构成栅极201。
接着用灰化法去除光阻层207后，在栅极201两侧形成厚度为15纳米至25纳米的侧墙208，所述侧墙208材料为氧化硅、氧化硅/氮化硅或氧化硅/氮化硅/氧化硅等。形成侧墙208的具体方法可以是先用化学气相沉积法在栅极201上沉积一层氧化物，然后，用回蚀工艺刻蚀氧化物。本实施例中，所述侧墙208的厚度在15纳米至25纳米之间。
然后执行步骤S102，如图4所示，在半导体衬底200上沉积字线多晶硅层210。沉积的方法例如是低压化学气相沉积法。
由于半导体衬底200的表面并不平坦，形成有凸起的栅极201。并且，用低压化学气相沉积法沉积的字线多晶硅层210不具有流动性，因此，从图4可知，沉积的字线多晶硅层210根据其下是否有栅极201而出现高低起伏。并且，由于后续工艺的需要，字线多晶硅层210的顶面距离半导体衬底200的表面的最小高度需要小于栅极201的高度。根据工艺需要，字线多晶硅层210的顶面与栅极201的顶面的高程差小于30纳米。而由于沉积工艺的原因，字线多晶硅层210的最大厚度也就大于栅极201的高度。正是由于这样的高低起伏，因而现有技术利用化学机械研磨平坦化字线多晶硅层210的时候，从字线多晶硅层210隆起处研磨出的颗粒就会掉入凹陷处而无法去除，进而影响到器件的电学性能。因此，发明人经过创造性劳动设计出通过刻蚀的方法来平坦化字线多晶硅层210的方法，并在以下步骤的描述中进行详细说明。
接着执行步骤S103，在字线多晶硅层210之上形成有机物层211。形成这层有机物层211的材料必须至少具备以下两个特性：其一，要具有填充沟槽的特性，也即具备一定的流动性；其二，需要相对与字线多晶硅层210具有一定的刻蚀比，经过发明人的创造性劳动得出，有机物层211与字线多晶硅层210的刻蚀比在1至1.5之间，最优的刻蚀比在1.2至1.4之间。
经过筛选，符合上述两个特性条件的一种优选材料可以是用于制造光刻胶底部抗反射层(bottom anti-reflection coating，BARC)的有机底部抗反射材料。由于有机底部抗反射材料是可固化的液态材料，因此具有很好的流动性，可以填充字线多晶硅层210的凹槽处。当等离子体刻蚀的工艺参数采用如下参数时，有机物层211与字线多晶硅层210的刻蚀比在1至1.5之间：形成刻蚀等离子体的气体至少包含HBr、Cl2、CF4和He，也可以包含SF6和O2，其中，HBr的流量为40sccm至100sccm，Cl2的流量为30sccm至70sccm，CF4的流量为20sccm至50sccm，SF6的流量为0至10sccm，O2的流量为0至20sccm，He的流量为150sccm至300sccm；刻蚀的压力为10mTorr至50mTorr；射频功率为300W至800W；偏移电压为100V至400V。当然，本领域技术人员了解，前述刻蚀的工艺参数仅仅是一个优选的示例。
使用有机底部抗反射材料的另一个好处在于，有机底部抗反射材料是半导体制造领域大量使用的一种材料，容易获得，并且用这种材料来形成有机物层211的成本也较低。
正因为形成有机物层211的材料至少具备上述两个特性，因而形成有机物层211的方法具体为：先通过旋涂的方法，将具有流动性的有机物层材料平敷在半导体衬底200之上；然后通过例如烘烤等方法，固化该有机物层材料，从而形成有机物层211。
参考图5，正是由于形成有机物层211的材料具备一定的流动性，因而在旋涂形成有机物层211的过程中，字线多晶硅层210的凹陷部分被有机物层211所填充。并且有机物层211比字线多晶硅层210更加平坦。
然后执行步骤S104，如图6所示，刻蚀有机物层211和字线多晶硅层210，直至字线多晶硅层210的顶部距离半导体衬底200的高度小于栅极201的高度，并且字线多晶硅层210的顶部与栅极201的顶面的高程差小于30纳米。刻蚀有机物层211和字线多晶硅层210的工艺参数为使用包含HBr、Cl2、CF4和He，也可以包含SF6和O2的气体形成等离子体，其中，HBr的流量为40sccm至100sccm，Cl2的流量为30sccm至70sccm，CF4的流量为20sccm至50sccm，SF6的流量为0至10sccm，O2的流量为0至20sccm，He的流量为150sccm至300sccm；刻蚀的压力为10mTorr至50mTorr；射频功率为300W至800W；偏移电压为100V至400V。
如前所述，由于采用上述刻蚀工艺，有机物层211与字线多晶硅层210的刻蚀比在1至1.5之间。因此，当刻蚀至字线多晶硅层210的顶部距离半导体衬底200的高度小于栅极201的高度，并且字线多晶硅层210的顶部与栅极201的顶面的高程差小于30纳米时，仍然有少量的有机物层211完全填满字线多晶硅层210的凹陷部分。这样，就可以避免现有技术中有杂物进入字线多晶硅层210的凹陷部分而影响器件的电学性能。
并且，由于刻蚀阻挡层206的存在，即使栅极201内的导电层204采用多晶硅来制造，在刻蚀有机物层211与字线多晶硅层210的过程中，也不会伤及栅极201内的导电层204。
然后再执行步骤S105，去除剩余的有机物层211，形成如图7所示的结构。这里去除剩余的有机物层211的具体方法可以采用灰化工艺。灰化工艺已为本领域技术人员所熟知，在此不再赘述。
最后执行步骤S106，如图8所示，利用例如等离子体刻蚀的方法刻蚀字线多晶硅层210，形成字线212。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (7)
1.一种半导体存储器的制造方法，其特征在于，包括步骤：
在半导体衬底上形成栅极；
在所述半导体衬底上沉积多晶硅层，所述多晶硅层的顶面距离所述半导体衬底的最小高度小于所述栅极的高度，而所述多晶硅层的顶面距离半导体衬底的最大高度大于所述栅极的高度，从而所述多晶硅层形成高低起伏；
在所述多晶硅层之上形成至少填充所述多晶硅层凹陷的有机物层；
刻蚀所述有机物层和所述多晶硅层至所述多晶硅层的顶面距离所述半导体衬底的最大高度小于所述栅极的高度，该步刻蚀完成时仍有有机物层填满所述多晶硅层的凹陷部分；
去除剩余的有机物层。
2.如权利要求1所述的半导体存储器的制造方法，其特征在于：所述有机物层与所述多晶硅的刻蚀比为1至1.5。
3.如权利要求1所述的半导体存储器的制造方法，其特征在于，形成所述有机物层的方法具体为：
旋涂的有机物层；
固化所述有机物层。
4.如权利要求1、2或3所述的半导体存储器的制造方法，其特征在于，形成所述有机物层的材料为有机底部抗反射材料。
5.如权利要求1所述的半导体存储器的制造方法，其特征在于：所述栅极的顶部具有刻蚀阻挡层。
6.如权利要求1所述的半导体存储器的制造方法，其特征在于，还包括步骤：刻蚀所述多晶硅层，形成字线。
7.如权利要求1所述的半导体存储器的制造方法，其特征在于：刻蚀所述有机物层和所述多晶硅层为等离子体刻蚀，形成所述等离子体的气体至少包含HBr、Cl2、CF4和He，其中，HBr的流量为40sccm至100sccm，Cl2的流量为30sccm至70sccm，CF4的流量为20sccm至50sccm，He的流量为150sccm至300sccm；刻蚀的压力为10mTorr至50mTorr；射频功率为300W至800W；偏移电压为100V至400V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910052647 CN101908508B (zh) | 2009-06-05 | 2009-06-05 | 半导体存储器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910052647 CN101908508B (zh) | 2009-06-05 | 2009-06-05 | 半导体存储器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908508A CN101908508A (zh) | 2010-12-08 |
| CN101908508B true CN101908508B (zh) | 2013-05-29 |
Family
ID=43263924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910052647 Active CN101908508B (zh) | 2009-06-05 | 2009-06-05 | 半导体存储器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908508B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107644907B (zh) * | 2016-07-22 | 2020-12-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114207A (en) * | 1996-04-26 | 2000-09-05 | Denso Corporation | Method of producing a semiconductor device |
| CN1416154A (zh) * | 2002-10-31 | 2003-05-07 | 上海华虹Nec电子有限公司 | 一种多层膜结构的半导体栅工艺处理方法 |
| CN101499487A (zh) * | 2008-01-31 | 2009-08-05 | 北京山贝电子技术有限公司 | 宽槽形多晶硅联栅晶体管 |
-
2009
- 2009-06-05 CN CN 200910052647 patent/CN101908508B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114207A (en) * | 1996-04-26 | 2000-09-05 | Denso Corporation | Method of producing a semiconductor device |
| CN1416154A (zh) * | 2002-10-31 | 2003-05-07 | 上海华虹Nec电子有限公司 | 一种多层膜结构的半导体栅工艺处理方法 |
| CN101499487A (zh) * | 2008-01-31 | 2009-08-05 | 北京山贝电子技术有限公司 | 宽槽形多晶硅联栅晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908508A (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090155968A1 (en) | Method of forming a dielectric layer pattern and method of manufacturing a non-volatile memory device using the same | |
| CN110211959B (zh) | 半导体结构及其形成方法 | |
| KR100898678B1 (ko) | 반도체 소자의 제조방법 | |
| CN101728252B (zh) | 形成快闪存储器栅极的方法以及快闪存储器 | |
| US8829644B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| CN109786385B (zh) | 快闪存储器与其形成方法及快闪存储器结构 | |
| CN101807577B (zh) | 分立栅快闪存储器及其制造方法 | |
| CN1663026A (zh) | 导电间隔物延伸的浮栅 | |
| CN106206598A (zh) | 分栅式闪存器件制造方法 | |
| CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
| TWI420673B (zh) | 採用富含矽之層的積體電路記憶體系統 | |
| TWI663470B (zh) | 半導體記憶裝置、製造半導體裝置的方法及圖案化薄膜的方法 | |
| US7514368B2 (en) | Flash memory device | |
| CN1742373A (zh) | 改进的浮栅隔离及其制造方法 | |
| CN101908508B (zh) | 半导体存储器的制造方法 | |
| CN105762114A (zh) | 半导体结构的形成方法 | |
| CN104091786A (zh) | 闪存存储器的形成方法 | |
| CN102097383B (zh) | 双位快闪存储器的制作方法 | |
| CN100539084C (zh) | 制造快闪存储器件的方法 | |
| CN105140229A (zh) | 一种闪存器件的制造方法 | |
| CN113745228B (zh) | 半导体结构及其形成方法 | |
| CN113078099B (zh) | Nand闪存器件及其形成方法 | |
| CN112447742B (zh) | 半导体结构及其形成方法 | |
| CN108598082A (zh) | 闪存制备方法 | |
| CN102097385B (zh) | 双位快闪存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121101 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121101 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |