CN104091786A - 闪存存储器的形成方法 - Google Patents
闪存存储器的形成方法 Download PDFInfo
- Publication number
- CN104091786A CN104091786A CN201410353763.4A CN201410353763A CN104091786A CN 104091786 A CN104091786 A CN 104091786A CN 201410353763 A CN201410353763 A CN 201410353763A CN 104091786 A CN104091786 A CN 104091786A
- Authority
- CN
- China
- Prior art keywords
- layer
- word line
- thickness
- flash memories
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种闪存存储器的形成方法,包括采用下列步骤形成存储单元:提供半导体衬底,所述半导体衬底上具有浮栅组,所述浮栅组包括两个浮栅结构,所述两个浮栅结构之间的半导体衬底具有共源区,所述共源区上具有位于所述两个浮栅结构之间的源线层;在所述浮栅组的两侧形成绝缘层;形成字线薄膜层以覆盖所述绝缘层侧面、所述浮栅组上表面和所述源线层上表面;形成保护层以覆盖所述字线薄膜层;采用第一刻蚀工艺回刻蚀所述保护层和所述字线薄膜层,形成字线层,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率小于对所述保护层的刻蚀速率。所述形成方法形成的闪存存储器性能提高。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种闪存存储器的形成方法。
背景技术
在集成电路中,存储器件已成为一种重要器件。在目前的存储器件中,闪存(Flash Memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息;且具有集成度高、存取速度快、易于擦除和重写等优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
现有的闪存存储器的形成方法包括如图1所示:提供半导体衬底10;在半导体衬底10上形成第一绝缘层11;形成浮栅层12覆盖部分第一绝缘层11,在所述第一绝缘层11和浮栅层12内形成暴露出半导体衬底10的开口(未标识);在所述浮栅层12顶部表面和所述开口的侧壁形成侧墙13;再形成源线层14填充所述开口,所述源线层14的表面不高于所述侧墙13的顶部;之后形成位于所述侧墙13未被源线层14覆盖一侧侧壁的字线层15,且所述字线层15与浮栅层12之间通过形成第二绝缘层16相互隔离;所述源线层14下方的半导体衬底10内为源区(未标识)。在字线层15的相源线层14相背离的侧面形成侧墙19。
然而,现有形成方法形成的闪存存储器性能较差。更多闪存存储器的结构或形成方法的相关资料请参考公开号为US2008/0108193的美国专利文件。
发明内容
本发明解决的问题是提供一种闪存存储器的形成方法,以提高闪存存储器性能。
为解决上述问题,本发明提供一种闪存存储器的形成方法,包括采用下列步骤形成存储单元:
提供半导体衬底,所述半导体衬底上具有浮栅组,所述浮栅组包括两个浮栅结构以及位于浮栅结构上表面的第一侧墙,所述两个浮栅结构之间的半导体衬底具有共源区,所述共源区上具有位于所述两个浮栅结构之间的源线层,所述源线层与所述浮栅结构之间具有第二侧墙;
在所述浮栅组的两侧形成绝缘层;
形成字线薄膜层以覆盖所述绝缘层侧面、所述浮栅组上表面和所述源线层上表面;
形成保护层以覆盖所述字线薄膜层,所述保护层具有位于平坦位置的第一厚度和位于非平坦位置的第二厚度,所述第一厚度小于所述第二厚度;
采用第一刻蚀工艺回刻蚀所述保护层和所述字线薄膜层,形成字线层,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率小于对所述保护层的刻蚀速率。
可选的,所述保护层的材料为氧化硅,所述字线薄膜层的材料为多晶硅。
可选的,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率与对所述保护层的刻蚀速率的比值在5:1以上。
可选的,所述第一刻蚀工艺采用的气体包括CF4、Cl2和Ar,CF4的流量范围为10sccm~30sccm,Cl2的流量范围为80sccm~150sccm,Ar的流量范围为30sccm~100sccm。
可选的,所述第一刻蚀工艺采用的压强范围为4mTorr~15mTorr,采用的偏置功率为100w~200w,采用的源功率为200w~500w,采用的刻蚀时间范围为10s~30s。
可选的,所述第一厚度的范围为所述第一厚度比所述第二厚度小
可选的,采用炉管生长形成所述保护层。
可选的,在所述第一刻蚀工艺之后,还包括以下步骤:
形成掩膜层,所述掩膜层覆盖所述源线层上表面、所述第二侧墙上表面以及所述字线层的上表面和侧面;
采用第二刻蚀工艺回刻蚀所述掩膜层,以在字线层侧面形成第三侧墙。
可选的,在形成所述字线层之后,且在形成所述掩膜层之前,还包括以下步骤:形成氧化物层,所述氧化物覆盖所述字线层的上表面和侧面,所述掩膜层形成在所述氧化物上。
可选的,所述掩膜层的材料为氮化硅。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在形成字线层时,先形成字线薄膜层以覆盖浮栅组上表面和源线层上表面,然后形成保护层以覆盖所述字线薄膜层,所述保护层具有位于平坦位置的第一厚度和位于非平坦位置的第二厚度,所述第一厚度小于所述第二厚度,即所述保护层位于非平坦位置的厚度大于位于平坦位置的厚度,之后采用第一刻蚀工艺回刻蚀所述保护层和所述字线薄膜层,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率小于对所述保护层的刻蚀速率,因此,位于非平坦位置的所述保护层能够在位于平坦位置的所述保护层被刻蚀去除之后,继续保护位于保护层非平坦位置下方的所述字线薄膜层,而位于保护层非平坦位置下方的所述字线薄膜层正是后续形成字线层的部分,在保护层中位于非平坦位置的保护作用下,此部分字线薄膜层受到的刻蚀作用较少,因此最终形成的字线层上表面较为平坦,后续在形成侧墙的过程中,位于字线层上表面的掩膜层易被回刻蚀去除,使最终形成的闪存存储器性能提高。
进一步,所述第一厚度的范围为所述第一厚度比所述第二厚度小所述第二厚度比所述第一厚度大以上时,能够保护位于第二厚度保护层下方的所述字线薄膜层在其它位置所述字线薄膜层被刻蚀至较大厚度之后才暴露出来,以保证后续形成的字线层上表面平坦,而所述第二厚度比所述第一厚度大以下,以保证第二厚度的保护层被去除干净,同时保证所形成的字线层厚度保持在合适范围。
附图说明
图1是现有闪存存储器的形成方法对应的结构示意图;
图2至图7为本发明实施例所提供的闪存存储器的形成方法各步骤对应结构示意图。
具体实施方式
正如背景技术所述,现有闪存存储器的形成方法对应结构如图1所示,其过程包括:形成字线层15之后,在字线层15与源线层14相背离的侧面形成了侧墙19。侧墙19的具体形成过程如下:形成掩膜层(未示出),所述掩膜层覆盖所述源线层上表面、侧墙13上表面以及字线层15的上表面和侧面;然后采用刻蚀工艺回刻蚀所述掩膜层,形成侧墙19。然而,由于现有方法形成的字线层15表面不平坦,容易造成掩膜层残留。事实上,现有方法形成的字线层15上表面中,最外端的尖角(horn)与最低凹的低谷(dimple)的高度差H1通常在以上,导致掩膜层残留物191无法在回刻蚀过程中被完全去除,最终残留在闪存存储器的存储单元上,致使闪存存储器性能下降。
为此,本发明提供一种新的闪存存储器的形成方法,所述形成方法在形成字线层时,先形成字线薄膜层覆盖在浮栅结构和源线层表面,然后在字线薄膜层上形成保护层,并且所述保护层位于非平坦位置的厚度大于位于平坦位置的厚度,之后采用第一刻蚀工艺回刻蚀,所述第一刻蚀工艺对所述保护层的刻蚀速率小于对所述字线薄膜层的刻蚀速率,因此,位于非平坦位置的所述保护层能够在位于平坦位置的所述保护层被刻蚀去除之后,继续保护位于保护层非平坦位置下方的所述字线薄膜层,而位于保护层非平坦位置下方的所述字线薄膜层正是后续形成字线层的部分,由于保护层中位于非平坦位置的保护作用,最终形成的字线层上表面较为平坦,因此,后续在形成侧墙的过程中,位于字线层上表面的掩膜层易被回刻蚀去除,使最终形成的闪存存储器性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种闪存存储器的形成方法,所述形成方法包括采用如图2至图7所示结构对应的各形成步骤形成存储单元,所述闪存存储器包括所述存储单元。
请参考图2,提供半导体衬底200,在半导体衬底200上形成第一介质层201。在第一介质层201表面形成浮栅材料层202。在浮栅材料层202表面形成第二介质层203。
本实施例中,半导体衬底200用于为后续工艺提供工作平台。半导体衬底200可以为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅衬底或砷化镓衬底)等。
本实施例中,第一介质层201用于隔离半导体衬底200与浮栅材料层202。第一介质层201的材料可以为氧化硅。第一介质层201可以采用沉积工艺形成,例如化学气相沉积工艺(CVD)。当半导体衬底200的材料为硅时,第一介质层201的形成工艺还可以是热氧化工艺。
本实施例中,浮栅材料层202的材料可以为多晶硅,浮栅材料层202的厚度可以根据具体的工艺需求而定。浮栅材料层202可以采用沉积工艺形成,例如化学气相沉积工艺。浮栅材料层202能够俘获或失去电子,从而能够使最终形成的闪存存储器具有存储以及擦除的功能。
本实施例中,第二介质层203的材料可以为氮化硅。第二介质层203可以采用沉积工艺形成,例如化学气相沉积工艺或者物理气相沉积工艺(PVD)。
请继续参考图2,刻蚀第二介质层203和浮栅材料层202,形成开口204,开口204的底部位于浮栅材料层202中。
本实施例中,可以通过一个刻蚀步骤或者多个刻蚀步骤形成开口204,每个刻蚀步骤均可以采用各向异性干法刻蚀工艺。
请继续参考图2,在开口204侧壁形成第一侧墙205。
本实施例中,第一侧墙205的材料可以为氧化硅,从而保证在后续的刻蚀工艺过程中第一侧墙205与第二介质层203之间具有较高的刻蚀选择比。第一侧墙205的形成工艺可以包括:在第二介质层203表面和开口204的侧壁形成第一侧墙薄膜层(未示出);回刻蚀所述第一侧墙薄膜层直至暴露出第二介质层203的表面,并同时暴露部分浮栅材料层202表面,而剩余所述第一侧墙薄膜层覆盖在开口204侧壁形成第一侧墙205。
本实施例中,上述第二介质层203的厚度决定了第一侧墙205的高度,继而决定了后续字线层209a209b(请参考图6)的高度。而在一定范围内,所述字线层209a越高,所形成的闪存存储器的性能越优良,因此,第二介质层203的厚度可以为3000埃~4500埃。
请参考图3,以第一侧墙205和第二介质层203为掩膜,采用各向异性的干法刻蚀工艺沿图2所示开口204刻蚀浮栅材料层202和第一介质层201,直至暴露出位于开口204下方的半导体衬底200为止,从而形成开口204a,其中被开口204a底部暴露的半导体衬底200表面为共源区表面。此后,在浮栅材料层202被开口204a暴露的侧面形成第二侧墙206,第二侧墙206同时覆盖第一侧墙205被开口204a暴露的部分侧面。
本实施例中,第二侧墙206的材料可以为氧化硅,并且第二侧墙206的形成工艺可以与第一侧墙205的形成工艺可以相同,在此不作赘述。
请参考图4,形成源线层207,源线层207填充图3所示开口204a。
本实施例中,源线层207的材料可以为简并掺杂的多晶硅。源线层207的形成工艺可以为:在第二介质层203表面以及开口204a内部沉积多晶硅薄膜层;采用化学机械抛光工艺或回刻蚀工艺去除高于所述第二介质层203表面的所述多晶硅薄膜层,再对所述多晶硅薄膜层进行掺杂(也可以在多晶硅薄膜层的形成过程中采用原位掺杂),形成源线层207。
请继续参考图4,在形成源线层207之后,去除图3所示第二介质层203,并以第一侧墙205为掩膜,刻蚀工艺刻蚀图3所示浮栅材料层202,直至暴露出第一介质层201为止,浮栅材料层202剩余部分成为浮栅层202a。
本实施例中,可以采用湿法刻蚀工艺去除第二介质层203,所述湿法刻蚀的刻蚀液可以为磷酸。由于第一侧墙205和浮栅层202a的材料与第二介质层203的材料不同,所述湿法刻蚀工艺能够快速彻底地去除第二介质层203,而不会损伤第一侧墙205和浮栅层202a。
本实施例中,可以采用各向异性的干法刻蚀工艺刻蚀浮栅材料层202。
至此,本实施例所提供的闪存存储器的形成方法形成了位于半导体衬底200上的浮栅组,所述浮栅组包括两个浮栅结构以及位于浮栅结构上表面的第一侧墙205。所述浮栅结构包括第一介质层201和浮栅层202a。两个浮栅结构之间的半导体衬底200具有共源区,所述共源区上具有位于两个浮栅结构之间的源线层207,源线层207与所述浮栅结构(的浮栅层202a)之间具有第二侧墙206,第二侧墙206同时部分位于第一侧墙205与源线层207之间。
请继续参考图4,在浮栅组的两侧形成绝缘层208。
本实施例中,绝缘层208位于浮栅层202a与源线层207相背离的侧面。绝缘层208用于电性隔离浮栅层202a与后续形成的字线层209a(请参考图6)。
本实施例中,绝缘层213的形成工艺可以为热氧化工艺,用于由于热氧化工艺能够消耗部分浮栅层202a的被刻蚀的侧壁的多晶硅,从而能够使经过刻蚀的浮栅层202a的顶端形状成为尖角状,以满足擦除功能的需求。尖角状顶端通过尖端放电原理,能够使电子从尖角被拉离浮栅层202a,达到擦除目的。
请继续参考图4,形成字线薄膜层209以覆盖绝缘层208侧面、浮栅组上表面和源线层207上表面。
本实施例中,字线薄膜层209的材料可以为简并掺杂的多晶硅。字线薄膜层209的形成工艺可以为化学气相沉积工艺。
请继续参考图4,形成保护层210以覆盖字线薄膜层209,保护层210具有位于平坦位置的第一厚度T1和位于非平坦位置的第二厚度T2,第一厚度T1小于第二厚度T2。
本实施例中,保护层210的材料可以为氧化硅,保护层210的形成方法可以为炉管生长。采用炉管生长在字线薄膜层209上形成保护层210时,也同时在半导体衬底200的外围电路区域上形成了氧化硅材质的介质层(未示出),此部分介质层可以作为外围电路的栅极氧化层。
本实施例中,不需要经过特殊处理即能够使保护层210的第一厚度T1小于第二厚度T2。这是因为:保护层210的厚度指保护层210在垂直半导体衬底200表面方向上的高度;而在形成保护层210的过程中,保护层210是在其所覆盖的各个表面上沿垂直各个表面的方向均匀增长的,因此,位于平坦位置的保护层210厚度大小相当于图4所示虚线直角三角形(未标注)的直角边,而位于不平坦位置上保护层210厚度大小相当于图4所示虚线直角三角形的斜边,因此第一厚度T1小于第二厚度T2。
本实施例中,控制第一厚度T1的范围为并且第一厚度T1比第二厚度T2小第二厚度T2比第一厚度T1大以上时,能够保护位于第二厚度T2保护层210下方的字线薄膜层在其它位置字线薄膜层被刻蚀至较大厚度之后才暴露出来,以保证后续形成的字线层209a上表面平坦,而第二厚度T2比第一厚度T1大以下,以保证第二厚度T2的保护层210被去除干净,同时保证所形成的字线层209a厚度保持在合适范围。
请继续参考图5和图6,采用第一刻蚀工艺回刻蚀图4所示保护层210和字线薄膜层209,形成字线层209a,其中第一刻蚀工艺对字线薄膜层209的刻蚀速率小于对保护层210的刻蚀速率。
当刻蚀工艺对氧化硅材料的刻蚀速率较快,对多晶硅材料的刻蚀速率较慢,并且前一刻蚀速率与后一刻蚀速率的比值超过1时,通常这种刻蚀工艺称为正选择比刻蚀工艺。然而本实施例采用的第一刻蚀工艺中,对氧化硅材料的刻蚀速率较慢,对多晶硅材料的刻蚀速率较快,并且前一刻蚀速率与后一刻蚀速率的比值低于1,因此,第一刻蚀工艺可以称为逆选择比刻蚀工艺。
本实施例中,第一刻蚀工艺采用的气体可以包括CF4、Cl2和Ar。其中,CF4对氧化硅的刻蚀作用较强,因此本实施例中CF4采用较小的流量。具体的,CF4的流量范围可以为10sccm~30sccm。Cl2对氧化硅的刻蚀作用较弱而对多晶硅的刻蚀作用较强,因此本实施例中Cl2采用较大的流量。具体的,Cl2的流量范围可以为80sccm~150sccm。Ar作为载气,其流量范围可以为30sccm~100sccm。通过对不同刻蚀气体流量的调节,本实施例可以使第一刻蚀工艺较有较高的逆选择比。具体的,本实施例中,第一刻蚀工艺对字线薄膜层209的刻蚀速率与对保护层210的刻蚀速率的比值在5:1以上。
本实施例中,第一刻蚀工艺采用的压强范围可以为4mTorr~15mTorr,采用的偏置功率可以为100w~200w,采用的源功率可以为200w~500w,采用的刻蚀时间范围为可以为10s~30s。本实施例中,通过控制第一刻蚀工艺的时间,可以防止字线薄膜层209被过度刻蚀。
由于保护层210位于非平坦位置的厚度大于位于平坦位置的厚度,因此,在采用具有逆选择比的第一刻蚀工艺回刻蚀保护层210和字线薄膜层209时,位于坦位置的保护层210会被先全部去除,而位于非平坦位置的保护层210还会剩余此后,位于非平坦位置的剩余保护层210会继续保护其下方的字线薄膜层209,而其它部分的字线薄膜层209开始被刻蚀去除,并且由于第一刻蚀工艺对字线薄膜层209的刻蚀速率与对保护层210的刻蚀速率的比值在5:1以上,因此,在剩余的保护层210被完全去除时,其它部分的保护层210已经被刻蚀去除至少以上,此时剩余字线薄膜层209如图5所示,其位于图4中保护层210第一厚度T1下方的剩余厚度明显小于位于保护层210第一厚度T2下方的剩余厚度。之后,继续回刻蚀剩余字线薄膜层209,直至最终剩余的字线薄膜层209成为字线层209a。由于保护层210非平坦位置下方的字线薄膜层209正是后续形成字线层209a的部分,因此在保护层210中位于非平坦位置的保护作用下,此部分字线薄膜层受到的刻蚀作用较少,最终形成的字线层209a上表面较为平坦,如图6所示。
请继续参考图6,事实上,采用本实施例所提供的闪存存储器的形成方法形成的字线层209a中,字线层209a上表面最外端的尖角与最低凹的低谷的高度差H2在以下。
请参考图7,在所述第一刻蚀工艺之后,还可以形成氧化物层(未示出),所述氧化物覆盖字线层209a的上表面和侧面,并同时覆盖第一侧墙205上表面和源线层207上表面。之后,在所述氧化物层上形成掩膜层(未示出),即掩膜层也覆盖源线层207上表面、第二侧墙206上表面以及字线层209a的上表面和侧面。然后采用第二刻蚀工艺回刻蚀掩膜层,以在字线层209a侧面形成第三侧墙211。
本实施例中,所述氧化物层的材料可以为氧化硅,所述掩膜层的材料可以为氮化硅。由于字线层209a上表面最外端的尖角与最低凹的低谷的高度差H2在以下,因此,所述氧化物层和所述掩膜层均不易在字线层209a上表面残留,特别是所述掩膜层,在所述第二刻蚀工艺回刻蚀所述掩膜层形成第三侧墙211之后,位于字线层209a上表面的所述掩膜层会基本被全部回刻蚀去除。
现有闪存存储器的形成方法在形成第三侧墙211的过程中,容易在字线层209a上表面造成残留,降低闪存存储器的性能。而如果采用过度刻蚀的方法去除残留在字线层209a上表面的所述掩膜层,则会导致字线层209a厚度太低,影响闪存存储器的读取实效,并造成闪存存储器稳定性下降。
但是本实施例所提供的闪存存储器的形成方法中,所形成的字线层209a上表面更加平坦(字线层209a上表面最外端的尖角与最低凹的低谷的高度差H2在以下),因此,在形成第三侧墙211的过程中,位于字线层209a上表面的掩膜层易被回刻蚀全部去除,并且字线层209a的厚度基本没有变化,因而最终形成的闪存存储器性能提高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种闪存存储器的形成方法,其特征在于,包括采用下列步骤形成存储单元:
提供半导体衬底,所述半导体衬底上具有浮栅组,所述浮栅组包括两个浮栅结构以及位于浮栅结构上表面的第一侧墙,所述两个浮栅结构之间的半导体衬底具有共源区,所述共源区上具有位于所述两个浮栅结构之间的源线层,所述源线层与所述浮栅结构之间具有第二侧墙;
在所述浮栅组的两侧形成绝缘层;
形成字线薄膜层以覆盖所述绝缘层侧面、所述浮栅组上表面和所述源线层上表面;
形成保护层以覆盖所述字线薄膜层,所述保护层具有位于平坦位置的第一厚度和位于非平坦位置的第二厚度,所述第一厚度小于所述第二厚度;
采用第一刻蚀工艺回刻蚀所述保护层和所述字线薄膜层,形成字线层,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率小于对所述保护层的刻蚀速率。
2.如权利要求1述的闪存存储器的形成方法,其特征在于,所述保护层的材料为氧化硅,所述字线薄膜层的材料为多晶硅。
3.如权利要求2述的闪存存储器的形成方法,其特征在于,所述第一刻蚀工艺对所述字线薄膜层的刻蚀速率与对所述保护层的刻蚀速率的比值在5:1以上。
4.如权利要求3述的闪存存储器的形成方法,其特征在于,所述第一刻蚀工艺采用的气体包括CF4、Cl2和Ar,CF4的流量范围为10sccm~30sccm,Cl2的流量范围为80sccm~150sccm,Ar的流量范围为30sccm~100sccm。
5.如权利要求3述的闪存存储器的形成方法,其特征在于,所述第一刻蚀工艺采用的压强范围为4mTorr~15mTorr,采用的偏置功率为100w~200w,采用的源功率为200w~500w,采用的刻蚀时间范围为10s~30s。
6.如权利要求1述的闪存存储器的形成方法,其特征在于,所述第一厚度的范围为所述第一厚度比所述第二厚度小
7.如权利要求1述的闪存存储器的形成方法,其特征在于,采用炉管生长形成所述保护层。
8.如权利要求1述的闪存存储器的形成方法,其特征在于,在所述第一刻蚀工艺之后,还包括以下步骤:
形成掩膜层,所述掩膜层覆盖所述源线层上表面、所述第二侧墙上表面以及所述字线层的上表面和侧面;
采用第二刻蚀工艺回刻蚀所述掩膜层,以在字线层侧面形成第三侧墙。
9.如权利要求8述的闪存存储器的形成方法,其特征在于,在形成所述字线层之后,且在形成所述掩膜层之前,还包括以下步骤:形成氧化物层,所述氧化物覆盖所述字线层的上表面和侧面,所述掩膜层形成在所述氧化物上。
10.如权利要求8述的闪存存储器的形成方法,其特征在于,所述掩膜层的材料为氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353763.4A CN104091786A (zh) | 2014-07-23 | 2014-07-23 | 闪存存储器的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410353763.4A CN104091786A (zh) | 2014-07-23 | 2014-07-23 | 闪存存储器的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104091786A true CN104091786A (zh) | 2014-10-08 |
Family
ID=51639489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410353763.4A Pending CN104091786A (zh) | 2014-07-23 | 2014-07-23 | 闪存存储器的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104091786A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465525A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的形成方法 |
CN104900595A (zh) * | 2015-04-17 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 对多晶硅轮廓进行控制的方法 |
CN105140229A (zh) * | 2015-08-11 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件的制造方法 |
CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6869837B1 (en) * | 2004-01-15 | 2005-03-22 | Taiwan Semiconductor Manufacturing Company | Methods of fabricating a word-line spacer for wide over-etching window on outside diameter (OD) and strong fence |
US20050133850A1 (en) * | 2003-03-27 | 2005-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a box shaped polygate |
CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
CN102427057A (zh) * | 2011-09-30 | 2012-04-25 | 上海宏力半导体制造有限公司 | 存储器字线高度的控制方法 |
-
2014
- 2014-07-23 CN CN201410353763.4A patent/CN104091786A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050133850A1 (en) * | 2003-03-27 | 2005-06-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a box shaped polygate |
US6869837B1 (en) * | 2004-01-15 | 2005-03-22 | Taiwan Semiconductor Manufacturing Company | Methods of fabricating a word-line spacer for wide over-etching window on outside diameter (OD) and strong fence |
CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
CN102427057A (zh) * | 2011-09-30 | 2012-04-25 | 上海宏力半导体制造有限公司 | 存储器字线高度的控制方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465525A (zh) * | 2014-12-30 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的形成方法 |
CN104465525B (zh) * | 2014-12-30 | 2017-12-08 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的形成方法 |
CN104900595A (zh) * | 2015-04-17 | 2015-09-09 | 上海华虹宏力半导体制造有限公司 | 对多晶硅轮廓进行控制的方法 |
CN105140229A (zh) * | 2015-08-11 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件的制造方法 |
CN105140229B (zh) * | 2015-08-11 | 2017-11-24 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件的制造方法 |
CN111326416A (zh) * | 2020-04-01 | 2020-06-23 | 上海华虹宏力半导体制造有限公司 | 刻蚀方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104752363B (zh) | 快闪存储器的形成方法 | |
CN103426826B (zh) | 闪存单元及其形成方法 | |
CN108649034B (zh) | 半导体结构及其形成方法 | |
CN104347517B (zh) | 半导体结构的形成方法 | |
CN105448717A (zh) | 鳍式场效应管的形成方法 | |
CN103165615A (zh) | 分栅快闪存储器及其形成方法 | |
CN104681493A (zh) | 半导体结构的形成方法 | |
CN105336695A (zh) | 半导体器件的形成方法 | |
CN104091786A (zh) | 闪存存储器的形成方法 | |
CN106206598A (zh) | 分栅式闪存器件制造方法 | |
CN109712981A (zh) | 存储器及其形成方法 | |
CN106206445A (zh) | 存储器结构的形成方法 | |
CN104752361A (zh) | 半导体结构的形成方法 | |
CN100517655C (zh) | Sonos快闪存储器及其制作方法 | |
CN103035575B (zh) | 闪存的存储单元的形成方法 | |
CN105762114B (zh) | 半导体结构的形成方法 | |
KR20120116878A (ko) | 스플리트 게이트 비휘발성 메모리 셀의 제조에 유용한 반도체 구조 제조 방법 | |
CN104617048A (zh) | 快闪存储器及其形成方法 | |
CN105655341B (zh) | 半导体器件的形成方法 | |
CN102364689A (zh) | 一种闪存器件的浮栅结构及其制备方法 | |
CN105140229A (zh) | 一种闪存器件的制造方法 | |
CN104701145A (zh) | 半导体结构的形成方法 | |
CN103022036A (zh) | 单边存取器件及其制造方法 | |
CN103367261B (zh) | 半导体结构的形成方法 | |
CN105513954A (zh) | 半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141008 |
|
RJ01 | Rejection of invention patent application after publication |