CN105140229B - 一种闪存器件的制造方法 - Google Patents
一种闪存器件的制造方法 Download PDFInfo
- Publication number
- CN105140229B CN105140229B CN201510490472.4A CN201510490472A CN105140229B CN 105140229 B CN105140229 B CN 105140229B CN 201510490472 A CN201510490472 A CN 201510490472A CN 105140229 B CN105140229 B CN 105140229B
- Authority
- CN
- China
- Prior art keywords
- layer
- wordline
- etching
- side wall
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 201
- 238000005530 etching Methods 0.000 claims abstract description 122
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 92
- 229920005591 polysilicon Polymers 0.000 claims abstract description 84
- 239000011241 protective layer Substances 0.000 claims abstract description 32
- 238000007667 floating Methods 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 40
- 239000011229 interlayer Substances 0.000 claims description 20
- 238000005516 engineering process Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 3
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 241000208340 Araliaceae Species 0.000 claims 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 2
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 2
- 235000008434 ginseng Nutrition 0.000 claims 2
- 230000015654 memory Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 210000004027 cell Anatomy 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 230000008021 deposition Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 210000004483 pasc Anatomy 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- PBZHKWVYRQRZQC-UHFFFAOYSA-N [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O Chemical compound [Si+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O PBZHKWVYRQRZQC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000008246 gaseous mixture Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种闪存器件的制造方法，先通过采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺刻蚀所述字线保护层，形成尖角结构并暴露出字线多晶硅层的刻蚀表面，在字线多晶硅层刻蚀形成字线雏形之后，采用偏置射频功率为0的各向同性刻蚀工艺对尖角结构进行修整，去除字线上方多余的尖角结构，保证最终形成的字线最外端尖角的强度，从而保证了字线的高度。进一步的，尖角结构修整完成后，对字线多晶硅层进行过刻蚀，以完全去除源线上方等处残留的多余字线多晶硅层并调整字线的宽度，从而保证字线提高了器件性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种闪存器件的制造方法。
背景技术
目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一种重要器件类型。近年来，存储器件中的闪存(flash memory)以其便捷、存储密度高、存取速度快、易于擦除和重写、可靠性好等优点成为非挥发性存储器中研究的热点，并被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，电可擦除且可编程，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。
一般而言，闪存为分离栅结构或堆叠栅结构或两种结构的组合。分离栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分离栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。
现有的一种分离栅闪存结构的形成方法包括如图1所示：提供半导体衬底10；在半导体衬底10上形成第一绝缘层11；形成浮栅层12覆盖部分第一绝缘层11，在所述第一绝缘层11和浮栅层12内形成暴露出半导体衬底10的开口(未标识)；在所述浮栅层12顶部表面和所述开口的侧壁形成侧墙13；再形成源线层14填充所述开口，所述源线层14的表面不高于所述侧墙13的顶部；之后形成位于所述侧墙13未被源线层14覆盖一侧侧壁的字线层15，且所述字线层15与浮栅层12之间通过形成第二绝缘层16相互隔离；所述源线层14下方的半导体衬底10内为源区(未标识)。在字线层15与源线层14相背离的侧面形成侧墙19，侧墙19的具体形成过程如下：形成氮化硅等掩膜层(未示出)，所述掩膜层覆盖所述源线层上表面、侧墙13上表面以及字线层15的上表面和侧面；然后采用刻蚀工艺回刻蚀所述掩膜层，形成侧墙19。然而，现有方法形成的字线层15上表面是不平坦的，最外端的尖角(horn)与最低凹的低谷(dimple)的高度差H1通常在以上，导致掩膜层残留物191无法在回刻蚀过程中被完全去除，最终残留在闪存存储器的存储单元上，同时由于尖角处的侧壁较薄，对侧墙19的承载力较低，容易出现侧墙剥离现象192(fence peeling)，最终导致致使闪存存储器性能下降。
发明内容
本发明的目的在于提供一种闪存器件的制造方法，能够在保证字线最外端的尖角高度的同时，能够避免掩膜层残留物残留以及侧墙剥离的现象。
为解决上述问题，本发明提出一种闪存器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底表面上形成位于半导体衬底共源区上的源线以及位于所述源线两侧的浮栅组，所述浮栅组包括浮栅、隔离浮栅与半导体衬底的栅氧化层、隔离浮栅与源线的浮栅侧墙；
在所述半导体衬底、源线和浮栅组表面上依次形成字线多晶硅层以及字线保护层；
采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺来部分刻蚀所述字线保护层，以暴露出源线上方和浮栅组外侧的半导体衬底上方的字线多晶硅层，并在字线多晶硅层侧面形成尖角结构；
采用多晶硅刻蚀工艺刻蚀暴露出来的字线多晶硅层和剩余的字线保护层，以形成字线；
采用偏置射频功率为0的各向同性刻蚀工艺对所述尖角结构进行修整，以移除尖角结构高出字线多晶硅层上表面的部分。
进一步的，所破层刻蚀工艺中，字线多晶硅层与字线保护层的刻蚀比为6～8。
进一步的，所述破层刻蚀工艺的参数包括：CF4流量为50sccm～100sccm，Cl2流量为5sccm～25sccm，源射频功率为500W～1000W，偏置射频功率为30W～100W，工作压强为3mtorr～8mtorr。
进一步的，所述多晶硅刻蚀工艺的参数包括：源射频功率为200W～600W，偏置射频功率为80W～150W，刻蚀气压范围为3mtorr～8mtorr，刻蚀气体包括Cl2、HBr、He和O2，Cl2的流量为30sccm～80sccm，HBr流量为50sccm～100sccm，He、O2混合气体流量为3sccm～10sccm。
进一步的，所述偏置射频功率为0的各向同性刻蚀工艺的参数包括：CF4流量为50sccm～100sccm，O2流量为5sccm～15sccm，Ar流量为100sccm～200sccm，源射频功率为800W～1500W，偏置射频功率为0W，工作压强为15mtorr～25mtorr。
进一步的，对所述尖角结构进行修整之后，以源线或源线表面的氧化层为刻蚀停止层，对所述字线多晶硅层进行过刻蚀，以完全去除源线上方残留的字线多晶硅层，并调整字线宽度，圆滑化字线顶部。
进一步的，所述过刻蚀包含两步：第一步过刻蚀去除字线位置外侧和源线上方多余的字线多晶硅层，第二步过刻蚀圆滑化字线上表面以及调整字线宽度。
进一步的，所述第一步过刻蚀的工艺参数包括：Cl2流量为50sccm～150sccm，O2流量为5sccm～15sccm,源射频功率为300W～800W，偏置射频功率为100W～150W，工作压强为3mtorr～8mtorr。
进一步的，所述第二步过刻蚀的工艺参数包括：源射频功率为300W～800W，偏置射频功率为100W～200W，刻蚀气压范围为30mtorr～80mtorr，刻蚀气体包括HBr、He和O2，HBr流量为100sccm～200sccm，He、O2混合气体流量分别为3sccm～10sccm。
进一步的，在所述半导体衬底表面上形成位于半导体衬底共源区上的源线以及位于所述源线两侧的浮栅组的步骤包括：
在半导体衬底表面上依次形成栅氧化层、浮栅层、层间介质层；
光刻并刻蚀层间介质层和浮栅层，刻蚀停止在浮栅层中，形成第一侧墙开口；
在第一侧墙开口的侧壁上形成第一侧墙；
去除第一侧墙开口底部未被第一侧墙覆盖的浮栅层和栅氧化层，以形成与第一侧墙开口贯通的第二侧墙开口；
在第二侧墙开口的侧壁表面形成第二侧墙，所述第一侧墙和第二侧墙构成所述浮栅侧墙；
在浮栅侧墙的开口内形成源线。
与现有技术相比，本发明提供的闪存器件的制造方法，先通过采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺刻蚀所述字线保护层，形成尖角结构并暴露出字线多晶硅层的刻蚀表面，在字线多晶硅层刻蚀形成字线雏形之后，采用偏置射频功率为0的各向同性刻蚀工艺对尖角结构进行修整，去除字线上方多余的尖角结构，保证最终形成的字线最外端尖角的强度，从而保证了字线的高度。进一步的，尖角结构修整完成后，对字线多晶硅层进行过刻蚀，以完全去除源线上方等处残留的多余字线多晶硅层并调整字线的宽度，从而保证字线提高了器件性能。
附图说明
图1是现有技术中一种典型的闪存器件的剖面结构示意图；
图2是本发明具体实施例的闪存器件的制造方法流程图；
图3A至3H是本发明具体实施例的闪存器件的制造方法中的器件剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明实施例提供一种闪存器件的制造方法，包括：
S1，提供半导体衬底:在所述半导体衬底表面上形成有位于半导体衬底共源区上的源线(SL)以及位于所述源线两侧的浮栅组(FG)，所述浮栅组包括浮栅、隔离浮栅与半导体衬底的栅氧化层、隔离浮栅与源线的浮栅侧墙；
S2，沉积WL(CVD)：在所述半导体衬底、源线和浮栅组表面上依次形成字线多晶硅层以及字线保护层；
S3，破层刻蚀(Break Through Etch，BT):采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺来部分刻蚀所述字线保护层，以暴露出源线上方和浮栅组外侧的半导体衬底上方的字线多晶硅层，并在字线多晶硅层侧面形成尖角结构；
S4，主刻蚀(Main Etch，ME):采用多晶硅刻蚀工艺刻蚀暴露出来的字线多晶硅层和剩余的字线保护层，初步形成字线；
S5，尖角修整(fence Etch):采用偏置射频功率为0的各向同性刻蚀工艺对所述尖角结构进行修整，以移除尖角结构高出字线多晶硅层上表面的部分；
S6，字线过刻蚀(Over Etch)：对初步形成的字线进行过刻蚀，以完全去除源线上方残留的字线多晶硅层，并调整字线宽度，圆滑化字线顶部。
请参考图3A，步骤S1中提供的半导体衬底300，用于为后续工艺提供工作平台。半导体衬底300可以为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅衬底或砷化镓衬底)等。在半导体衬底300表面上形成源线(source line，SL)以及浮栅组的具体过程包括：
请参考图3A，首先在半导体衬底300上依次形成栅氧化层301、浮栅(FG)层302、层间介质层303，其中，栅氧化层301的材料可以为氧化硅，用于隔离半导体衬底300与浮栅材料层302，其厚度可以根据具体的工艺需求而定，例如为15nm。栅氧化层301可以采用沉积工艺形成，例如化学气相沉积工艺(CVD)。当半导体衬底300的材料为硅时，第一介质层301的形成工艺还可以是热氧化工艺；浮栅层302的材料可以为多晶硅，能够俘获或失去电子，从而能够使最终形成的闪存存储器具有存储以及擦除的功能，其厚度可以根据具体的工艺需求而定。浮栅层302可以采用沉积工艺形成，例如化学气相沉积工艺；层间介质层303的材料可以为氮化硅，可以采用沉积工艺形成，例如化学气相沉积工艺或者物理气相沉积工艺(PVD)。
接着，请继续参考图3A，以浮栅层302为刻蚀停止层，光刻并刻蚀层间介质层303形成第一侧墙开口(未图示)，本发明的各个实施例中，可以通过一个刻蚀步骤或者多个刻蚀步骤形成第一侧墙开口，每个刻蚀步骤均可以采用各向异性干法刻蚀工艺。
然后，请继续参考图3A，在第一侧墙开口侧壁形成第一侧墙304a。本实施例中，第一侧墙304a的材料可以为氧化硅，从而保证在后续的刻蚀工艺过程中第一侧墙304a与层间介质层303之间具有较高的刻蚀选择比。第一侧墙304a的形成工艺可以包括：在层间介质层303表面和第一侧墙开口的侧壁形成第一侧墙薄膜层(未示出)；回刻蚀所述第一侧墙薄膜层直至暴露出底部的部分浮栅材料层302表面，而剩余所述第一侧墙薄膜层覆盖在第一侧墙开口侧壁形成第一侧墙304a。本实施例中，层间介质层303的厚度决定了第一侧墙304a的高度，继而决定了后续源线305和字线306(请参考图3H)的高度。而在一定范围内，所述字线306越高，所形成的闪存存储器的性能越优良，因此，层间介质层303的厚度可以为1500埃～4500埃。
之后，请参考图3B，以第一侧墙304a和层间介质层303为掩膜，采用各向异性的干法刻蚀工艺继续刻蚀图3A所示的第一侧墙开口底部的浮栅层302和栅氧化层301，直至暴露出位于第一侧墙开口下方的半导体衬底300为止，从而形成第二侧墙开口，其中第二侧墙开口底部暴露的半导体衬底300表面为共源区表面，且顶部与第一侧墙开口贯通。此后，在浮栅层302被第二侧墙开口暴露的侧面形成第二侧墙304b，第二侧墙304b同时覆盖第一侧墙304a暴露的部分侧面。本实施例中，第二侧墙304b的材料可以为氧化硅，并且第二侧墙304b的形成工艺可以与第一侧墙304a的形成工艺可以相同，在此不作赘述。第一侧墙和第二侧墙构成浮栅组的浮栅侧墙。第二侧墙304b同时部分位于第一侧墙304a与源线305之间。
接着，请参考图3C，形成源线305，源线305填充在图3B所示的开口(第一侧墙和第二侧墙之间的开口贯通的部分)。本实施例中，源线305的材料可以为简并掺杂的多晶硅。源线305的形成工艺可以为：采用化学气相沉积在层间介质层303表面以及开口304a内部沉积多晶硅薄膜层；采用化学机械抛光工艺或回刻蚀工艺去除高于所述层间介质层303表面的所述多晶硅薄膜层，再对所述多晶硅薄膜层进行掺杂(也可以在多晶硅薄膜层的形成过程中采用原位掺杂)，形成源线305。所述源线305表面低于或等于层间介质层303表面。所述源线层210的高度由层间介质层303的厚度决定，精确控制层间介质层303的沉积厚度可以精确控制源线305的高度。此外，源线305的形成工艺还可以为：采用选择性外延沉积工艺在第一侧墙和第二侧墙的开口中外延生长源线层。所述选择性外延沉积工艺为：沉积气体包括SiH4、SiH2Cl2等硅源气体和氮气、氢气等载气，所述硅源气体的流量为100sccm～1000sccm，所述载气的流量为1sccm～50sccm，温度为500～800摄氏度，压强为1托～100托，时间为0.1小时～1小时；在所述选择性外延沉积工艺过程中，所述第二侧墙开口底部的半导体衬底300表面作为生长单晶硅的种子层，由所述开口底部逐渐向上方形成填充满所述第一侧墙开口和第二侧墙开口的源线层，源线层的高度能够通过所述选择性外延沉积工艺进行精确控制；而且，形成于同一半导体衬底300表面不同位置的闪存的存储单元内的源线层的高度一致，使所形成的各存储单元的源线层的电阻相同，所形成的各存储单元工作时，工作电流稳定，从而所形成的闪存的存储单元性能稳定；此外，采用所述择性外延沉积工艺形成源线层工艺简单，且能够省去化学机械抛光的工艺步骤，从而使形成闪存的存储单元的工艺简化、成本降低、且产出率高。其次，由于所述源线层的高度能够精确控制，因此，后续工艺以所述源线层的高度为参照，所形成的字线以及字线外侧的字线侧墙的尺寸也能够得以控制，并使字线和字线侧墙能够符合预设尺寸，从而所形成的各存储单元的尺寸一致，且符合设计标准，适于集成。
请继续参考图3C，在形成源线层305之后，去除图3B所示层间介质层303，并以第一侧墙304a为掩膜，采用各向异性的干法刻蚀等工艺刻蚀图3B所示浮栅层302，直至暴露出栅氧化层301为止，浮栅层302剩余部分成为浮栅FG。本实施例中，可以采用湿法刻蚀工艺去除层间介质层303，所述湿法刻蚀的刻蚀液可以为磷酸。由于第一侧墙304a和浮栅层302的材料与层间介质层303的材料不同，所述湿法刻蚀工艺能够快速彻底地去除层间介质层303，而不会损伤第一侧墙304a和浮栅FG。
请继续参考图3C，在浮栅的外侧形成第三侧墙304c。本实施例中，第三侧墙304c位于浮栅与源线层305相背离的侧面。第三侧墙304c用于电性隔离浮栅与后续形成的字线。本实施例中，第三侧墙304c的形成工艺可以为热氧化工艺，用于由于热氧化工艺能够消耗部分浮栅被刻蚀的侧壁多晶硅，从而能够使经过刻蚀的浮栅的顶端形状成为尖角状，以满足擦除功能的需求。尖角状顶端通过尖端放电原理，能够使电子从尖角被拉离浮栅，达到擦除目的。
至此，本实施例所提供的闪存存储器的形成方法形成了位于半导体衬底300上的浮栅组，所述浮栅组包括两个浮栅结构以及围绕在浮栅结构表面的隔离侧墙(包括第一侧墙304a、第二侧墙304b和第三侧墙304c)。所述浮栅结构包括剩余的浮栅层302及其下方的栅氧化层301。两个浮栅结构之间的半导体衬底300具有共源区，所述共源区上具有位于两个浮栅结构之间的源线305，源线305与所述浮栅结构(的浮栅层)之间具有浮栅侧墙。
请参考图3D，为了保护源线305在后续工艺中不被破坏，通过热氧化工艺在其表面形成一定厚度的隔离氧化层305a。例如13nm。同时由于热氧化工艺能够消耗部分源线305的被刻蚀表面的多晶硅，从而能够使经过刻蚀的源线305的上表面能够相对平坦，为后续字线多晶硅层的沉积提供良好的工艺窗口，同时也为后续的字线多晶硅层刻蚀提供刻蚀停止层，有利于较好的控制后续字线的高度。
请继续参考图3D，在步骤S2中，在半导体衬底300、隔离氧化层305a以及浮栅组的表面依次形成字线多晶硅层306以及字线保护层307。本实施例中，隔离氧化层305a位于浮栅层302与源线305相背离的侧面。用于电性隔离浮栅层302a与后续形成的字线多晶硅层306(请参考图3D)。隔离氧化层305a的形成工艺可以为热氧化工艺，形成在浮栅层302暴露出的侧壁表面和源线305表面以及暴露的半导体衬底表面，用于实现后续的字线与浮栅层302、半导体衬底300以及源线305表面之间的隔离，形成的字线多晶硅层306以覆盖隔离氧化层305a侧面、浮栅组上表面和源线305上表面。本实施例中，字线多晶硅层306的材料可以为简并掺杂的多晶硅。字线多晶硅层306的形成工艺可以为化学气相沉积工艺。字线保护层307覆盖字线多晶硅层306，其材料可以为氧化硅，字线保护层307的形成方法可以为炉管生长。采用炉管生长在字线多晶硅层306上形成字线保护层307时，也同时在半导体衬底300的外围电路区域上形成了氧化硅材质的介质层(未出)，此部分介质层可以作为外围电路的栅极氧化层。
请参考图3E，在步骤S3中，采用破层刻蚀工艺回刻蚀图3D所示字线保护层307，破层刻蚀工艺为字线多晶硅层主刻蚀前的破层刻蚀(Break Through Etch，BT)，其对字线多晶硅层306的刻蚀速率是对字线保护层307的刻蚀速率的6倍以上，例如6～8倍，主要作用为去除字线多晶硅层306顶部表面的字线保护层307，同时在字线多晶硅层306的侧壁上自然的留下侧墙围栏(OX fence)。本实施例中，所述破层刻蚀工艺的参数选择范围包括：CF4流量为50sccm～100sccm，Cl2流量为5sccm～25sccm，源射频功率为500W～1000W，偏置射频功率为30W～100W，工作压强为3mtorr～8mtorr。其中，CF4对氧化硅的刻蚀作用较强，Cl2对氧化硅的刻蚀作用较弱而对多晶硅的刻蚀作用较强，因此通过对不同刻蚀气体流量的调节以及射频功率和工作压强的调节，可以使破层刻蚀工艺具有大于6的选择比。具体的，本实施例中通过选取以下工艺参数：CF4流量为60sccm，Cl2流量为15sccm，源射频功率为600W，偏置射频功率为60W，工作压强为4mtorr，工艺时间为20s，使得破层刻蚀工艺对字线多晶硅层306的刻蚀速率与对字线保护层307的刻蚀速率的比值在6～8。通过控制破层刻蚀工艺的时间(本实施例中工艺时间为20s)，可以防止字线多晶硅层306被过度刻蚀。由于字线保护层307的总体高度一般大于位于水平位置的厚度(即字线多晶硅侧壁上的字线保护层的高度大于源线305等水平表面上方的厚度)，因此，在采用破层工艺回刻蚀字线保护层307和字线多晶硅层306时，位于源线305等水平位置上方的字线保护层307会被先全部去除，而位于字线多晶硅层侧壁的字线保护层307自然残余而形成尖角结构(OX fence)307a，以用于保证后续形成的字线的高度和宽度。
之后，请参考图3F，在步骤S4中，以源线305表面上的隔离氧化层305a为刻蚀停止层，采用多晶硅刻蚀工艺回刻蚀字线多晶硅层306，初步字线WL，由于刻蚀过程中，尖角结构307a与字线多晶硅层306顶部表面的高度差越来越大，会有坍塌的危险，尖角结构307a一旦坍塌会成为残留的微粒来源(particle source)之一，对后续薄膜沉积制程造成严重的影响，导致制作出的元件具有严重的缺陷问题而影响制程成品率。因此在字线多晶硅层刻蚀至一定程度(例如尖角结构的顶端与字线多晶硅层顶部表面的高度差在200nm～300nm)时，为了避免尖角结构坍塌，及时停止字线多晶硅层的主刻蚀，改为对尖角结构307a进行修整刻蚀，因此字线多晶硅层的刻蚀可能暂时被停止在隔离氧化层305a上方的字线多晶硅层306的一定厚度上。其中，多晶硅刻蚀工艺的参数选择范围包括：源射频功率为200W～600W，偏置射频功率为80W～150W，刻蚀气压范围为3mtorr～8mtorr，刻蚀气体包括Cl2、HBr、He和O2，Cl2的流量为30sccm～80sccm，HBr流量为50sccm～100sccm，He、O2混合气体流量为3sccm～10sccm。本实施例中具体参数选取如下：源射频功率为400W，偏置射频功率为120W，刻蚀气压范围为4mtorr，Cl2的流量为50sccm，HBr流量为80sccm，He、O2混合气体流量为5sccm，工艺时间为10s。本步骤的刻蚀是字线多晶硅层306的初步刻蚀，采用Endpoint模式，决定了刻蚀的最终图形形貌和整个晶片上刻蚀线条的均匀性，其中He为载气，Cl2和HBr是字线多晶硅层306刻蚀的主要气体，Cl2和硅反应生成挥发性的SiCl4，而HBr和硅反应生成的SiBr4同样具有挥发性。在主刻蚀气体中再加入小流量的氧气，一方面是为了在侧壁生成氧化硅增加对侧壁的保护；另一方面也提高了对字线氧化层的选择比。字线要求比较直的形状，因此需要作为阻挡层的气体，或者是容易生成聚合物Polymer的气体分子，Polymer附着在刻蚀对象的侧壁，可以起到保护侧壁的作用。溴Br元素刻蚀反应的挥发性较弱些，特别在氧元素存在的前提下，形成SixOyBrz的聚合体淀积在字线的侧壁而作为钝化保护层，阻止反应的横向刻蚀而实现非等向刻蚀，同时可以增加后续在字线外侧形成的字线侧墙的粘附性。本步骤的字线多晶硅层306的主刻蚀停止时，源线305上方和字线位置外侧的半导体衬底300上方可能残留一定的字线多晶硅薄膜。
请参考图3G，在步骤S5中，采用偏置射频功率为0的各向同性刻蚀工艺对图3F中的尖角结构进行修整，该刻蚀中氧化物蚀刻速率大于多晶硅蚀刻速率，能够移除尖角结构高出字线多晶硅层306上表面的部分，仅留下字线多晶硅顶部角落的部份尖角结构307b。其中，所述偏置射频功率为0的各向同性刻蚀工艺的参数选择范围包括：CF4流量为50sccm～100sccm，O2流量为5sccm～15sccm，Ar流量为100sccm～200sccm，源射频功率为800W～1500W，偏置射频功率为0W，工作压强为15mtorr～25mtorr。本实施例中，具体工艺参数包括：CF4流量为60sccm，Ar流量为120，O2氧气流量为12sccm，源射频功率为1000W，偏置射频功率为0W，工作压强为10mtorr，工艺时间为30s。
由于步骤S4中初步形成了字线结构，即字线雏形，步骤S5中未对字线雏形结构进行修整，因此为了获得符合器件要求的字线，需要进一步对初步形成的字线进行修整，去除两个字线之间的多余字线多晶硅层，同时调整字线的宽度和高度至器件要求。请参考图3H，在步骤S6中，采用两步过刻蚀步骤，在保证字线高度的基础上，来清除源线305上方以及字线位置外侧有可能存在的多余字线多晶硅层以及在蚀刻过程中产生的微粒、碎屑等物质，调整字线宽度并使字线表面圆滑化，为后续的字线侧墙等工艺提供良好的工艺窗口。其中，第一步过刻蚀工艺的参数选择范围包括：Cl2流量为50sccm～150sccm，O2流量为5sccm～15sccm,源射频功率为300W～800W，偏置射频功率为100W～150W，工作压强为3mtorr～8mtorr，工艺时间为2s～10s。例如选择具体参数：Cl2流量为90sccm，O2氧气流量为10sccm，源射频功率为500W，偏置射频功率为120W，工作压强为5mtorr，工艺时间为4s。第二步过刻蚀工艺的参数选择范围包括：源射频功率为300W～800W，偏置射频功率为100W～200W，刻蚀气压范围为30mtorr～80mtorr，刻蚀气体包括HBr、He和O2，HBr流量为100sccm～200sccm，He、O2流量分别为3sccm～10sccm，工艺时间为20s～50s，例如选择具体的参数：源射频功率为500W，偏置射频功率为150W，刻蚀气压范围为50mtorr，HBr流量为180sccm，He、O2混合气体流量分别为5sccm，工艺时间为30s。两步过刻蚀中字线多晶硅对尖角结构307b和隔离氧化层305a具有高选择比，第一步过刻蚀工艺能够很好的停止在隔离氧化层305a上，从而清除源线305上方以及字线位置外侧有可能存在的多余字线多晶硅层以及在前述蚀刻过程中产生的微粒、碎屑等物质。第二步过刻蚀能够利用多晶硅对氧化物的高选择比来保持良好的蚀刻一致性，从而能够精细调整字线宽度以及轮廓；同时第二步刻蚀工艺能够保证尖角结构307b以及字线顶部表面不会被侵蚀，从而保证字线的高度。最终使得侧壁的垂直度较高(在85°以上)，字线上表面最外端的尖角结构307b相对较为坚固，其与字线上表面最低凹的低谷的高度差H2在500埃以下，且字线上表面圆滑而无残留颗粒等，从而获得了较高性能的闪存器件。
综上所述，本发明提供的闪存器件的制造方法，本发明提供的闪存器件的制造方法，先通过采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺刻蚀所述字线保护层，形成尖角结构并暴露出字线多晶硅层的刻蚀表面，在字线多晶硅层刻蚀形成字线雏形之后，采用偏置射频功率为0的各向同性刻蚀工艺对尖角结构进行修整，去除字线上方多余的尖角结构，保证最终形成的字线最外端尖角的强度，从而保证了字线的高度。进一步的，尖角结构修整完成后，对字线多晶硅层进行过刻蚀，以完全去除源线上方等处残留的多余字线多晶硅层并调整字线的宽度，从而保证字线提高了器件性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种闪存器件的制造方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面上形成有位于半导体衬底共源区上的源线以及位于所述源线两侧的浮栅组，所述浮栅组包括浮栅、隔离浮栅与半导体衬底的栅氧化层、隔离浮栅与源线的浮栅侧墙；
在所述半导体衬底、源线和浮栅组表面上依次形成字线多晶硅层以及字线保护层；
采用字线多晶硅层与字线保护层的刻蚀比大于6的破层刻蚀工艺来部分刻蚀所述字线保护层，以暴露出源线上方和浮栅组外侧的半导体衬底上方的字线多晶硅层，并在字线多晶硅层侧面形成尖角结构；
采用多晶硅刻蚀工艺刻蚀暴露出来的字线多晶硅层和剩余的字线保护层，以形成字线；
采用偏置射频功率为0的各向同性刻蚀工艺对所述尖角结构进行修整，以移除尖角结构高出字线多晶硅层上表面的部分。
2.如权利要求1所述的闪存器件的制造方法，其特征在于，所破层刻蚀工艺中，字线多晶硅层与字线保护层的刻蚀比为6～8。
3.如权利要求1所述的闪存器件的制造方法，其特征在于，所述破层刻蚀工艺的参数包括：CF4流量为50sccm～100sccm，Cl2流量为5sccm～25sccm，源射频功率为500W～1000W，偏置射频功率为30W～100W，工作压强为3mtorr～8mtorr。
4.如权利要求1所述的闪存器件的制造方法，其特征在于，所述多晶硅刻蚀工艺的参数包括：源射频功率为200W～600W，偏置射频功率为80W～150W，刻蚀气压范围为3mtorr～8mtorr，刻蚀气体包括Cl2、HBr、He和O2，Cl2的流量为30sccm～80sccm，HBr流量为50sccm～100sccm，He、O2混合气体流量为3sccm～10sccm。
5.如权利要求1所述的闪存器件的制造方法，其特征在于，所述偏置射频功率为0的各向同性刻蚀工艺的参数包括：CF4流量为50sccm～100sccm，O2流量为5sccm～15sccm，Ar流量为100sccm～200sccm，源射频功率为800W～1500W，偏置射频功率为0W，工作压强为15mtorr～25mtorr。
6.如权利要求1所述的闪存器件的制造方法，其特征在于，对所述尖角结构进行修整之后，通过热氧化工艺在源线表面形成氧化层，以源线或源线表面的氧化层为刻蚀停止层，对所述字线多晶硅层进行过刻蚀，以完全去除源线上方残留的字线多晶硅层，并调整字线宽度，圆滑化字线顶部。
7.如权利要求6所述的闪存器件的制造方法，其特征在于，所述过刻蚀包含两步：第一步过刻蚀去除字线位置外侧和源线上方多余的字线多晶硅层，第二步过刻蚀圆滑化字线上表面以及调整字线宽度。
8.如权利要求7所述的闪存器件的制造方法，其特征在于，所述第一步过刻蚀的工艺参数包括：Cl2流量为50sccm～150sccm，O2流量为5sccm～15sccm,源射频功率为300W～800W，偏置射频功率为100W～150W，工作压强为3mtorr～8mtorr。
9.如权利要求8所述的闪存器件的制造方法，其特征在于，所述第二步过刻蚀的工艺参数包括：源射频功率为300W～800W，偏置射频功率为100W～200W，刻蚀气压范围为30mtorr～80mtorr，刻蚀气体包括HBr、He和O2，HBr流量为100sccm～200sccm，He、O2混合气体流量分别为3sccm～10sccm。
10.如权利要求1所述的闪存器件的制造方法，其特征在于，在所述半导体衬底表面上形成位于半导体衬底共源区上的源线以及位于所述源线两侧的浮栅组的步骤包括：
在半导体衬底表面上依次形成栅氧化层、浮栅层、层间介质层；
光刻并刻蚀层间介质层和浮栅层，刻蚀停止在浮栅层中，形成第一侧墙开口；
在第一侧墙开口的侧壁上形成第一侧墙；
去除第一侧墙开口底部未被第一侧墙覆盖的浮栅层和栅氧化层，以形成与第一侧墙开口贯通的第二侧墙开口；
在第二侧墙开口的侧壁表面形成第二侧墙，所述第一侧墙和第二侧墙构成所述浮栅侧墙；
在浮栅侧墙的开口内形成源线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510490472.4A CN105140229B (zh) | 2015-08-11 | 2015-08-11 | 一种闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510490472.4A CN105140229B (zh) | 2015-08-11 | 2015-08-11 | 一种闪存器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105140229A CN105140229A (zh) | 2015-12-09 |
| CN105140229B true CN105140229B (zh) | 2017-11-24 |
Family
ID=54725520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510490472.4A Active CN105140229B (zh) | 2015-08-11 | 2015-08-11 | 一种闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105140229B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106206598B (zh) * | 2016-07-27 | 2019-06-28 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存器件制造方法 |
| CN108682622A (zh) * | 2018-04-02 | 2018-10-19 | 武汉高芯科技有限公司 | HgCdTe器件钝化层的电学接触孔刻蚀方法 |
| CN111799217B (zh) * | 2020-07-17 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | 存储器字线形貌的控制方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091786A (zh) * | 2014-07-23 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855602B2 (en) * | 2003-03-27 | 2005-02-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a box shaped polygate |
-
2015
- 2015-08-11 CN CN201510490472.4A patent/CN105140229B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091786A (zh) * | 2014-07-23 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105140229A (zh) | 2015-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN106206451A (zh) | 分栅式闪存器件制造方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN105140229B (zh) | 一种闪存器件的制造方法 | |
| CN105679713B (zh) | 闪存器件的制造方法 | |
| CN107204339B (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN101399205A (zh) | 制作快闪存储器的方法 | |
| CN104681493A (zh) | 半导体结构的形成方法 | |
| CN106206596A (zh) | 分栅式闪存器件制造方法 | |
| CN106783866A (zh) | 闪存器件的制造方法 | |
| CN105762114B (zh) | 半导体结构的形成方法 | |
| CN101179018A (zh) | 用于存储器单元的sonos结构腐蚀工艺 | |
| CN105990121B (zh) | 掺杂多晶硅层的形成方法以及半导体器件的形成方法 | |
| US20050258470A1 (en) | Gate stack of nanocrystal memory and method for forming same | |
| CN109192731A (zh) | 三维存储器的制造方法及三维存储器 | |
| CN105655341B (zh) | 半导体器件的形成方法 | |
| CN109950247A (zh) | 分栅快闪存储器的制造方法 | |
| CN108807393A (zh) | 存储器及其形成方法 | |
| CN104867831A (zh) | 一种半导体器件结构的制作方法 | |
| CN113745228B (zh) | 半导体结构及其形成方法 | |
| CN110767659A (zh) | 存储器及其形成方法 | |
| CN108493190A (zh) | 存储器及其形成方法 | |
| CN106206448A (zh) | 半导体结构的形成方法 | |
| CN102169854B (zh) | 分栅闪存单元及其制造方法 | |
| CN107437547B (zh) | 一种半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |