CN111799217B - 存储器字线形貌的控制方法 - Google Patents
存储器字线形貌的控制方法 Download PDFInfo
- Publication number
- CN111799217B CN111799217B CN202010694344.2A CN202010694344A CN111799217B CN 111799217 B CN111799217 B CN 111799217B CN 202010694344 A CN202010694344 A CN 202010694344A CN 111799217 B CN111799217 B CN 111799217B
- Authority
- CN
- China
- Prior art keywords
- word line
- poly
- layer
- film layer
- etching process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 111
- 230000015654 memory Effects 0.000 title claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000007888 film coating Substances 0.000 claims abstract description 7
- 238000009501 film coating Methods 0.000 claims abstract description 7
- 150000002500 ions Chemical class 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- -1 phosphorus ions Chemical class 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012876 topography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提供一种存储器字线形貌的控制方法，包括以下步骤：步骤S1：字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；步骤S2：采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；步骤S3：采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；步骤S4：对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。本发明通过一次各项同性干法刻蚀工艺和一次各项异性干法刻蚀工艺，避免了字线在靠近衬底的部分出现尾巴形貌，避免了其对后续侧墙工艺的影响，同时使得字线WL的上表面的尖角的高度减低。
Description
技术领域
本发明涉及半导体制造领域，特别涉及一种存储器字线形貌的控制方法。
背景技术
在目前的半导体产业中，存储器件在集成电路产品中占了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
对于存储器(例如闪存)，字线形貌是至关重要的。图1是一种存储器字线相貌的结构示意图。如图1所示，擦除栅极多晶硅1与字线WL之间布置有隔离区2，其中，字线WL一般也由多晶硅形成。图中，形成字线 WL后，出现了台阶状的尾巴a，该形貌使得后续工艺造成影响，同时存储单元的功能特征也受到了影响。另外，字线WL的上表面较为毛糙(尖角的高度较高)，使得后续在字线WL外接时较为困难，影响了存储器的工作特性。
因此，希望能够提出一种能够改善存储器字线形貌的控制方法。
发明内容
本发明的目的在于提供一种存储器字线形貌的控制方法，以改善存储器字线形貌问题，从而提高存储单元的功能特征以及存储器的工作特性。
为解决上述技术问题，本发明提供一种存储器字线形貌的控制方法，包括以下步骤：
字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；
采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；
采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；以及
对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。
可选的，字线多晶膜层涂覆步骤具体包括：
提供一半导体衬底，所述半导体衬底上形成有擦除栅极多晶硅和隔离区，所述隔离区位于所述擦除栅极多晶硅外侧，且所述隔离区包围所述擦除栅极多晶硅设置；以及
在所述半导体衬底上沉积所述字线多晶膜层，所述字线多晶膜层为未进行P型离子和/或N型离子掺杂的非掺杂多晶硅层。
进一步的，所述字线多晶膜层的厚度为
进一步的，采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀具体包括：
采用各向同性干法刻蚀工艺或者湿法刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀。
进一步的，采用各向同性干法刻蚀工艺或者湿法刻蚀工艺对所述字线多晶膜层进行厚度的刻蚀。
进一步的，采用各向同性干法刻蚀工艺的刻蚀气体包括O2/CF4/N2。
进一步的，采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀具体包括：
采用各向异性干法刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层。
进一步的，对所述字线多晶层执行离子掺杂工艺包括：
对所述字线多晶层执行N型离子掺杂工艺。
进一步的，所述N型离子包括磷离子。
进一步的，所述离子掺杂工艺的工艺参数为：离子掺杂的能量为 2Kev～10Kev，剂量为1E15cm-2～20E15cm-2，所述第一类型离子轻掺杂工艺在离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈 5°～15°。
与现有技术相比存在以下有益效果：
本发明提供一种存储器字线形貌的控制方法，包括以下步骤：步骤S1：字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；步骤S2：采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；步骤S3：采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；步骤S4：对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。本发明通过一次各项同性干法刻蚀工艺和一次各项异性干法刻蚀工艺，避免了字线在靠近衬底的部分出现尾巴形貌，避免了其对后续侧墙工艺的影响，同时使得字线WL的上表面的尖角的高度减低。
附图说明
图1是一种存储器字线相貌的结构示意图；
图2是本发明一实施例的一种存储器字线形貌的控制方法的流程示意图；
图3和图4是本发明一实施例的一种存储器字线形貌的控制方法的部分步骤的结构示意图。
附图标记说明：
图1中：
1-擦除栅极多晶硅；2-隔离区；a-尾巴；
图3和4中：
10-擦除栅极多晶硅；20-隔离区；30-字线多晶膜层；30’-字线多晶层。
具体实施方式
如背景技术中所提及，如图1所示，在形成存储器字线时，首先形成字线膜层，厚度例如是600埃；接着通过一次各项异性干法刻蚀工艺形成了字线，其中，字线膜层为掺杂了磷离子的掺杂多晶硅膜层，这就使得各项异性干法刻蚀工艺过程中掺杂多晶硅膜层很容易被刻蚀，从而使得字线在靠近衬底的部分出现了上宽下窄的形貌，即台阶状的尾巴a，该尾巴a 影响了后续侧墙工艺的形成，影响了存储单元的功能特征。
基于上述研究，本发明提供的一种存储器字线形貌的控制方法，通过一次各项同性干法刻蚀工艺和一次各项异性干法刻蚀工艺，避免了字线在靠近衬底的部分出现尾巴形貌，避免了其对后续侧墙工艺的影响，同时使得字线WL的上表面的尖角的高度减低。
以下将对本发明的一种存储器字线形貌的控制方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本实施例的一种存储器字线形貌的控制方法的流程示意图。如图2所示，本实施例提供了一种存储器字线形貌的控制方法，包括以下步骤：
步骤S1：字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；
步骤S2：采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；
步骤S3：采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；
步骤S4：对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。
下面结合图2-4对本发明实施例所提供的存储器字线形貌的控制方法进行详细介绍。
首先执行步骤S1，字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅10 以及隔离区20上布置字线多晶硅，其中，所述字线多晶膜层30包括非掺杂多晶硅。
具体的：首先，提供一半导体衬底，所述半导体衬底上形成有擦除栅极多晶硅10和隔离区20，所述隔离区20位于所述擦除栅极多晶硅10外侧，且所述隔离区20包围所述擦除栅极多晶硅10设置；接着，在所述半导体衬底上沉积所述字线多晶膜层，所述字线多晶膜层为未进行P型离子和/或N型离子掺杂的非掺杂多晶硅层，所述字线多晶膜层的厚度例如是其中在所述半导体衬底上沉积所述字线多晶膜层的沉积工艺例如是常规的化学气相沉积工艺或者物理气相沉积工艺，在此不做赘述。本实施例通过形成未掺杂的字线多晶膜层来替代现有的掺杂了的字线多晶膜层，同时加厚了字线多晶膜层30的厚度，可以有利于形成一个没有尾巴形貌以及尖角的高度较低的字线WL。
如图3所示，接着执行步骤S2，采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀。具体的，采用各向同性干法刻蚀工艺或者湿法刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀，采用各向同性干法刻蚀工艺的刻蚀气体包括O2/CF4/N2。本步骤刻蚀了厚度的字线多晶膜层，且字线多晶膜层为非掺杂多晶硅层，在各向同性刻蚀工艺中，该字线多晶膜层不容易被刻蚀，其更容易控制形成的字线的形貌，而且工艺更简单，其使得位于隔离区20侧壁上的字线多晶膜层30的厚度由上向下逐渐增加，也就是说，该刻蚀工艺使得隔离区20侧壁上的字线多晶膜层30呈上窄下宽的形貌，该工艺调控了后续形成的字线多晶硅层的关键尺寸的大小，有利于后续存储单元尺寸的缩小。
如图4所示，接着执行步骤S3，采用各向异性刻蚀工艺对所述字线多晶膜层30进行剩余部分的刻蚀，以形成字线多晶层30’。具体的，采用各向异性干法刻蚀工艺对所述字线多晶膜层30进行剩余部分的刻蚀，以形成字线多晶层30’。本步骤刻蚀了剩余部分的所述字线多晶层30’，此时，所述字线多晶层30’依然是非掺杂多晶硅层。由于各向异性刻蚀工艺的特性，使得隔离区20侧壁上的字线多晶膜层30的台阶状的尾巴a被刻蚀掉，同时，由于各向同性刻蚀工艺和各向异性刻蚀工艺的配合，减少了字线多晶层30’上表面的尖角的高度减低，从而得到了一个规则形貌的字线多晶层 30’，其避免了其对后续侧墙工艺的影响，有利于存储单元的功能特征的提高。
接着执行步骤S4，对所述字线多晶层30’执行离子掺杂工艺，以形成掺杂后的字线多晶层30’。本步骤的离子掺杂工艺例如是N型离子掺杂工艺，所述N型离子包括但不限于磷离子，所述离子掺杂工艺的工艺参数为： N型离子掺杂的能量为2Kev～10Kev，剂量为1E15cm-2～20E15cm-2，所述第一类型离子轻掺杂工艺在离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈5°～15°。
综上所述，本发明提供的存储器字线形貌的控制方法，包括以下步骤：步骤S1：字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；步骤S2：采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；步骤S3：采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；步骤S4：对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。本发明通过一次各项同性干法刻蚀工艺和一次各项异性干法刻蚀工艺，避免了字线在靠近衬底的部分出现尾巴形貌，避免了其对后续侧墙工艺的影响，同时使得字线WL的上表面的尖角的高度减低。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种存储器字线形貌的控制方法，其特征在于，包括以下步骤：
字线多晶膜层涂覆步骤，用于在擦除栅极多晶硅以及隔离区上布置字线多晶硅，其中，所述字线多晶膜层包括非掺杂多晶硅；
采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀；
采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层；以及
对所述字线多晶层执行离子掺杂工艺，以形成掺杂后的字线多晶层。
2.如权利要求1所述的控制方法，其特征在于，字线多晶膜层涂覆步骤具体包括：
提供一半导体衬底，所述半导体衬底上形成有擦除栅极多晶硅和隔离区，所述隔离区位于所述擦除栅极多晶硅外侧，且所述隔离区包围所述擦除栅极多晶硅设置；以及
在所述半导体衬底上沉积所述字线多晶膜层，所述字线多晶膜层为未进行P型离子和/或N型离子掺杂的非掺杂多晶硅层。
3.如权利要求2所述的控制方法，其特征在于，所述字线多晶膜层的厚度为800Å~1000Å。
4.如权利要求1所述的控制方法，其特征在于，采用各向同性刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀具体包括：
采用各向同性干法刻蚀工艺或者湿法刻蚀工艺对所述字线多晶膜层进行部分厚度的刻蚀。
5.如权利要求4所述的控制方法，其特征在于，采用各向同性干法刻蚀工艺或者湿法刻蚀工艺对所述字线多晶膜层进行100 Å ~300 Å厚度的刻蚀。
6.如权利要求4所述的控制方法，其特征在于，采用各向同性干法刻蚀工艺的刻蚀气体包括O2/CF4/N2。
7.如权利要求1所述的控制方法，其特征在于，采用各向异性刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀具体包括：
采用各向异性干法刻蚀工艺对所述字线多晶膜层进行剩余部分的刻蚀，以形成字线多晶层。
8.如权利要求2所述的控制方法，其特征在于，对所述字线多晶层执行离子掺杂工艺包括：
对所述字线多晶层执行N型离子掺杂工艺。
9.如权利要求8所述的控制方法，其特征在于，所述N型离子包括磷离子。
10.如权利要求8所述的控制方法，其特征在于，所述N型离子掺杂工艺的工艺参数为：离子掺杂的能量为2Kev~10Kev，剂量为1E15cm-2~20E15cm-2，所述N型离子掺杂工艺在离子注入时的入射角度为与所述半导体衬底的表面的垂直线的夹角呈5°~15°。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010694344.2A CN111799217B (zh) | 2020-07-17 | 2020-07-17 | 存储器字线形貌的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010694344.2A CN111799217B (zh) | 2020-07-17 | 2020-07-17 | 存储器字线形貌的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799217A CN111799217A (zh) | 2020-10-20 |
| CN111799217B true CN111799217B (zh) | 2024-02-02 |
Family
ID=72807785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010694344.2A Active CN111799217B (zh) | 2020-07-17 | 2020-07-17 | 存储器字线形貌的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799217B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| JPH11121709A (ja) * | 1997-10-08 | 1999-04-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR20130005432A (ko) * | 2011-07-06 | 2013-01-16 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 제조 방법 |
| CN105140229A (zh) * | 2015-08-11 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件的制造方法 |
-
2020
- 2020-07-17 CN CN202010694344.2A patent/CN111799217B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4310380A (en) * | 1980-04-07 | 1982-01-12 | Bell Telephone Laboratories, Incorporated | Plasma etching of silicon |
| JPH11121709A (ja) * | 1997-10-08 | 1999-04-30 | Matsushita Electron Corp | 半導体装置の製造方法 |
| KR20130005432A (ko) * | 2011-07-06 | 2013-01-16 | 에스케이하이닉스 주식회사 | 3차원 구조의 비휘발성 메모리 소자 제조 방법 |
| CN105140229A (zh) * | 2015-08-11 | 2015-12-09 | 上海华虹宏力半导体制造有限公司 | 一种闪存器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799217A (zh) | 2020-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9876019B1 (en) | Integrated circuits with programmable memory and methods for producing the same | |
| US6130453A (en) | Flash memory structure with floating gate in vertical trench | |
| US7442977B2 (en) | Gated field effect devices | |
| US7256091B2 (en) | Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode | |
| CN104576646B (zh) | 一种集成电路芯片及其制造方法 | |
| JP4564272B2 (ja) | 半導体装置およびその製造方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| CN109817529A (zh) | 分栅快闪存储器的形成方法及分栅快闪存储器 | |
| US20080023751A1 (en) | Integrated circuit memory system employing silicon rich layers | |
| US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| US20090085093A1 (en) | Semiconductor devices and method of fabricating the same | |
| CN111799217B (zh) | 存储器字线形貌的控制方法 | |
| US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
| CN112582414B (zh) | 半导体器件及其形成方法 | |
| CN111799266B (zh) | 嵌入式闪存及其制造方法、嵌入式半导体器件 | |
| US6087217A (en) | Method for improving capacitance in DRAM capacitors and devices formed | |
| CN106328656A (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
| CN111933644B (zh) | 闪存单元及其制造方法 | |
| CN105789277A (zh) | 一种闪存存储器的浮栅结构及制作方法 | |
| US11818875B2 (en) | Methods for forming memory and memory | |
| US10825691B1 (en) | Semiconductor structure stack | |
| CN109638016B (zh) | 快闪存储器及其形成方法 | |
| WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 | |
| CN109904115B (zh) | 一种侧墙结构的形成方法 | |
| CN109461735B (zh) | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |