CN112582414B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN112582414B CN112582414B CN201910944195.8A CN201910944195A CN112582414B CN 112582414 B CN112582414 B CN 112582414B CN 201910944195 A CN201910944195 A CN 201910944195A CN 112582414 B CN112582414 B CN 112582414B
- Authority
- CN
- China
- Prior art keywords
- layer
- deposition layer
- etching
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000008021 deposition Effects 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000005530 etching Methods 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000012670 alkaline solution Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 133
- 238000000151 deposition Methods 0.000 description 91
- 239000003990 capacitor Substances 0.000 description 18
- 238000003860 storage Methods 0.000 description 7
- 238000000427 thin-film deposition Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
该发明涉及半导体技术领域,公开了一种半导体器件及其形成方法。该方法包括:提供半导体衬底,半导体衬底上具有掺杂区和多个间隔排列的埋入式字线;埋入式字线穿过所述掺杂区;相邻两埋入式字线之间具有接触孔;在接触孔表面形成刻蚀淀积层;对刻蚀淀积层进行刻蚀处理,将刻蚀淀积层与半导体衬底相接面刻蚀成曲面;去除刻蚀淀积层。本发明通过刻蚀将半导体衬底表面刻蚀成曲面后,增大了接触孔中半导体衬底与位线接触层的接触面积,同时使两者具有较佳的附着性,从而降低位线接触面电阻,提高动态随机存取存储器的存取速度。
Description
技术领域
本发明涉及半导体技术领域,具体涉及一种半导体器件及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连,字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
目前业界传统动态随机存取存储器,单个存储单元器件由一个MOS晶体管和一个存储电容组成,其中MOS的栅极与动态随机存取存储器的字线相连,MOS的漏、源端连着动态随机存取存储器的位线和存储电容。关于位线结构是在N+硅上生成位线接触层和金属层,由于随着集成电路的精细度提升生产工艺越来越先进,对位线工艺制程的要求也越高,位线接触层与N+硅之间接触面积愈来愈小,接触面积减小使得接触电阻增加,进而影响存储速度。因此,如何降低接触电阻提升现有存储器的性能,是目前亟待解决的技术问题。
发明内容
本发明的目的在于提供一种半导体器件及其形成方法,通过增大接触面积降低位线接触面电阻,从而提高动态随机存取存储器的存取速度。
为了解决上述问题,本发明提供了一种半导体器件的形成方法,包括:提供半导体衬底,半导体衬底上具有掺杂区和多个间隔排列的埋入式字线;埋入式字线穿过所述掺杂区;相邻两埋入式字线之间具有接触孔;在接触孔表面形成刻蚀淀积层;对刻蚀淀积层进行刻蚀处理,将刻蚀淀积层与半导体衬底相接面刻蚀成曲面;去除刻蚀淀积层。
可选的,形成刻蚀淀积层的步骤进一步还包括:在接触孔的侧壁和底部形成第一淀积层;第一淀积层包括第一淀积层侧壁和第一淀积层底部;在剩余的接触孔中填满第二淀积层。
可选的,第一淀积层与第二淀积层不同。
可选的,第一淀积层包括:氮化硅、氧化硅、单晶硅、多晶硅;第二淀积层包括:氮化硅、氧化硅、单晶硅、多晶硅。
可选的,对第一淀积层进行刻蚀处理的步骤进一步包括:先刻蚀第一淀积层侧壁,以使接触孔两侧形成第一间隙。
可选的,第一间隙的宽度小于第一淀积层底部的宽度。
可选的,以第一间隙为刻蚀开口,对掺杂区继续刻蚀,将第一淀积层底部与掺杂区相接面刻蚀成曲面;去除剩余的第一淀积层底部和第二淀积层。
可选的,采用稀释氢氟酸刻蚀所述第一淀积层侧壁。
可选的,利用硅在强碱溶液中的各向异性将第一淀积层底部与掺杂区相接面刻蚀成曲面。
可选的,采用热磷酸去除第二淀积层,采用稀释氢氟酸去除剩余的第一淀积层底部。
可选的,在曲面上依次形成位线接触层和金属层。
可选的,位线接触层为多晶硅,金属层为钨。
本发明的的技术方案还提供一种半导体器件,包括:
半导体衬底,在半导体衬底上具有掺杂区和多个间隔排列的埋入式字线;
所述埋入式字线穿过所述掺杂区;
相邻两埋入式字线之间具有接触孔;
接触孔底部的掺杂区呈曲面;
位线接触层,覆盖曲面并高于所述衬底;
金属层,位于位线接触层表面。
可选的,掺杂区位于半导体衬底上部。
可选的,位线接触层为多晶硅;金属层为钨。
可选的,埋入式字线包括:栅极氧化层、氮化钛层、金属钨和氮化物层。
本发明为半导体器件形成方法,通过刻蚀将半导体衬底表面刻蚀成曲面后,增大了接触孔中半导体衬底与位线接触层的接触面积,同时使两者具有较佳的附着性,从而降低位线接触面电阻的大小,提高动态随机存取存储器的存取速度。
附图说明
图1A至图1G为本发明的第二实施方式的半导体器件制程工艺中的结构示意图;
图2为本发明一具体实施方式的半导体器件的结构截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体器件及其形成方法的具体实施方式作进一步详细说明。
请参阅图1A至图1G为本发明第二具体实施方式的制程工艺中的结构示意图。
请参阅图1A,提供半导体衬底100,所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底,另外,半导体衬底100为单晶衬底或多晶衬底时,还可以是本征硅衬底或者是掺杂硅衬底,进一步,可以为N型多晶硅衬底或P型多晶硅衬底。在本实施例中对所述半导体衬底100进行掺杂,在所述半导体衬底上形成掺杂区101。所述掺杂离子为P离子、As离子或B离子等。需要说明的是,也可以直接选用具有掺杂区101的半导体衬底,从而节约额外的掺杂步骤。
在所述半导体衬底100内形成埋入式字线120,所述埋入式字线120是由金属钨124、氮化钛123、氮化物122以及栅极氧化层121组成。其中,所述栅极氧化层121作为绝缘层;所述氮化钛123作为粘合剂,使金属钨124与栅极氧化层121之间具有较好的附着性;所述氮化物122作为保护层覆盖所述金属钨124与氮化钛123。
在所述半导体衬底100和所述埋入式字线120表面依次沉积硬掩模层(未示出)、抗反射图层(未示出)和光刻胶层102,对所述光刻胶层102、所述抗反射图层和所述硬掩模层进行光刻处理,使得在所述埋入式字线120之间刻蚀形成接触孔110。所述接触孔110位于相邻两个埋入式字线120之间,多个间隔排列的埋入式字线120、接触孔110分布在所述半导体衬底100中。
本领域技术人员可以理解,动态随机存取存储器是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线120相连、漏极与位线相连、源极与电容器相连,字线120上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
请参阅图1B,在接触孔110表面形成第一淀积层103,所述第一淀积层103淀积在所述接触孔的底部和侧壁,形成第一淀积层侧壁103a和第一淀积层底部103b。
具体地说,通过薄膜淀积工艺在所述接触孔110的侧壁和底部沉积第一淀积层103。常用的淀积材料有单晶硅、多晶硅、二氧化硅、氮化硅、隔离互连层的绝缘材料以及作为互连的金属层(铝、铜、钛、钨等)。本实施方式中第一淀积层103可以包括但不限于是氧化物,氮化物,比如:二氧化硅、氮化硅、单晶硅、多晶硅等。
在薄膜淀积工艺中,主要的淀积方式有两种:化学气相淀积,将一种或数种物质的气体,以某种方式激活后,在衬底表面发生化学反应,并淀积出所需固体薄膜的生长技术。物理气相淀积,利用某种物理过程实现物质的转移,即将原子或分子转移到硅衬底表面,并淀积成薄膜的技术。淀积薄膜的技术还有旋涂法、电镀法等。本实施方式中,第一淀积层103的具体淀积方式可以是多样的。例如,采用化学气相淀积的方式,在接触孔110的底部和侧壁,淀积预设厚度分布的第一淀积层103。进一步的,可以单独运用控制导入气流的流速、控制导入气流的流量、控制淀积时长或控制淀积温度的控制手段,通过提高对气流和温度的控制精度,可以确保所有原子淀积时排列整齐,形成单晶层,最终在接触孔110的侧壁和底部得到一层厚度均匀的第一淀积层103,即环绕着分布在接触孔110表面的第一淀积层侧壁103a和第一淀积层底部103b。
请参阅图1C,在第一淀积层103表面继续沉积第二淀积层104,所述第二淀积层104填满所述接触孔110。
在本实施方式中,通过薄膜淀积工艺在所述接触孔110的侧壁和底部沉积第一淀积层103之后,继续在所述接触孔110中沉积第二淀积层104,所述第二淀积层104填满所述接触孔110。其中,所述第一层淀积层103与所述第二层淀积层104的淀积材料不相同,其可以包括但不限于是氧化物、氮化物,所述第一淀积层103可以是氮化硅、氧化硅、单晶硅、多晶硅,所述第二淀积层104可以是氮化硅、氧化硅、单晶硅、多晶硅;具体的所述第一淀积层103可以是氧化硅、所述第二淀积层104可以是氮化硅。
进一步的,本实施方式通过薄膜淀积工艺在所述接触孔110中形成所述第一淀积层103与第二淀积层104,将原本一次淀积工艺改进为两次淀积工艺,将淀积工艺分成两次采用不同的淀积条件来完成,即可以先淀积氧化硅再淀积氮化硅,或者先淀积氮化硅再淀积氧化硅来形成淀积层,所述第一淀积层103和所述第二淀积层104的刻蚀选择比不同。此种淀积方法不仅保证了所淀积薄膜的质量,也为后续工艺提供了必备条件。并且,通过两次薄膜淀积工艺,可以充分填充满接触孔110内的空间,进一步提高了薄膜淀积工艺的质量。
请参阅图1D,先对第一淀积层侧壁103a进行刻蚀处理。具体地说,沿着接触孔110与掺杂区101垂直方向刻蚀掉第一种淀积层侧壁103a,剩余所述第一淀积层底部103b和所述第二淀积层104,在所述第一淀积层底部103b与所述埋入式字线120之间形成第一间隙103c,所述第一间隙103c的宽度d1小于所述第一淀积层底部103b的宽度d2。
由于第一间隙103c的存在,且所述第一间隙103c的宽度d1小于所述刻蚀淀积层底部103b的宽度d2,使得在后续的刻蚀过程中具有第一间隙103c的部分刻蚀速率更快,更容易形成曲面。
在本实施方式中,可以采用湿法刻蚀工艺刻蚀所述第一淀积层103的侧壁,具体的步骤包括,采用稀释氢氟酸(氢氟酸与水的比例为1:300)进行刻蚀,所述第一淀积层103为氧化物,所述第二淀积层104为氮化物,由于第一淀积层103与第二淀积层104的刻蚀选择比不同,具体氮化物与氧化物的刻蚀速率之比为1:100,因此在刻蚀所述第一淀积层103时不会对第二淀积层104造成损伤。在本实施方式中利用湿法刻蚀可以获得精确的刻蚀图形,也可以较好的控制第一间隙的宽度,从而为后续的刻蚀做好准备。
请参阅图1E,对第一淀积层底部和掺杂区继续进行刻蚀处理,将第一淀积层底部103b和掺杂区101相接面刻蚀成曲面。
在本实施方式中,利用在强碱溶液中硅的各向异性将刻蚀淀积层底部103b与掺杂区101相接面刻蚀成曲面。在任何ph值大于12的强碱溶液中,硅刻蚀过程中与刻蚀速率,晶向,掺杂浓度有关。这些碱溶液包括KOH、LiOH等,这些刻蚀液的主要差别是它们对硅的刻蚀速率和对二氧化硅的刻蚀速率的比值不同。因此,可以采用湿法刻蚀工艺对第一淀积层底部与掺杂区101表面进行刻蚀,使得第一淀积层底部103b与掺杂区101的外表形状刻蚀为中间高两边低,即为曲面。通过两道刻蚀工艺,将原本平整的掺杂区101表面变成带有弧度的形状,可以看作是曲面,也可以看作是凸型。进一步的,通过将第一淀积层103与掺杂区101的接触面刻蚀成中间高两边低的形状,改变了掺杂区101的表面积和表面弧度。因此,可以增大了接触孔110中掺杂区101与位线接触层的接触面积,从而降低位线接触电阻的大小,提高动态随机存取存储器的存取速度。
请参考图1F,去除掉剩余的第一淀积层103和第二淀积层104。
在本实施方式中,采用化学方法去除掺杂区101表面的第一淀积层底部103b和第二淀积层104,即去除掉剩余的氧化物和氮化物。具体的,可以先采用热磷酸对氮化物进行刻蚀再采用稀释氢氟酸对剩余的氧化物进行刻蚀。进一步的,通过刻蚀第一淀积层103将掺杂区101表面刻蚀成中间高两边低的曲面,增大了接触孔110中掺杂区101与位线接触层的接触面积,从而降低位线接触电阻的大小,提高动态随机存取存储器的存取速度。
请参考图1G,去除第一淀积层103和第二淀积层104后,在所述曲面上依次形成位线接触层105、金属层106。其中,位线接触层105可以是多晶硅,金属层106可以是钨。接触孔110经过淀积、刻蚀、去除、再次淀积等制程步骤后,将掺杂区101表面刻蚀成了中间高两边低的曲面,增大了接触孔110中掺杂区101与位线接触层105的接触面积,从而降低位线接触电阻的大小,提高动态随机存取存储器的存取速度。
本发明的具体实施方式还提供一种存储器。
请参考图2,为本发明一具体实施方式的存储器的结构截面示意图。
所述存储器包括:半导体衬底100,半导体衬底100上形成有掺杂区101和多个间隔排列的埋入式字线120;相邻两个埋入式字线120之间具有接触孔110;接触孔110底部的掺杂区呈曲面;位线接触层105,位于所述曲面上;金属层106位于所述位线接触层105表面。
半导体衬底101可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底,另外,所述半导体衬底101为单晶衬底或多晶衬底时,还可以是本征硅衬底或者是轻微掺杂的硅衬底,进一步,可以为N型多晶硅衬底或P型多晶硅衬底。
接触孔110位于相邻两个埋入式字线120之间,多个间隔排列的埋入式字线120、接触孔110分布在半导体衬底100上。埋入式字线120是由金属钨124、氮化钛123、氮化物122以及栅极氧化层121组成。其中,栅极氧化层121用作绝缘层;氮化钛123可以用作是粘合剂,使金属钨与栅极氧化层具有较佳的附着性;氮化物122用作保护层。
本领域技术人员可以理解,动态随机存取存储器是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线120相连、漏极与位线相连、源极与电容器相连,字线120上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
在具体实施方式中,通过薄膜淀积工艺在接触孔110的侧壁和底部淀积刻蚀淀积层后,经过干法刻蚀、湿法刻蚀去除掉刻蚀淀积层后,继续对掺杂区101进行刻蚀,使得接触孔110中的掺杂区101形状为中间高两边低,即为曲面。去除剩余的刻蚀淀积层后进而在接触孔110表面依次形成位线接触层105、金属层106。其中,位线接触层105可以是多晶硅,金属层106可以是钨。本领域技术人员可以理解,动态随机存取存储器是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线120相连、漏极与位线相连、源极与电容器相连,字线120上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
本发明形成的的动态随机存取存储器,由于通过刻蚀淀积层将掺杂区101表面刻蚀成中间高两边低的曲面后,增大了接触孔中掺杂区101与位线接触层105的接触面积,同时能够使两者具有较佳的附着性,从而降低位线接触电阻的大小,提高动态随机存取存储器的存取速度。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种半导体器件的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上具有掺杂区和多个间隔排列的埋入式字线;
所述埋入式字线穿过所述掺杂区;
刻蚀去除相邻两所述埋入式字线之间的部分厚度的掺杂区,在相邻两所述埋入式字线之间形成接触孔;
形成填充满所述接触孔的刻蚀淀积层;
对所述刻蚀淀积层进行刻蚀处理,在所述接触孔两侧形成第一间隙;
以所述第一间隙为刻蚀开口,对所述接触孔底部的掺杂区进行刻蚀,将所述刻蚀淀积层与所述掺杂区相接面刻蚀成曲面,所述掺杂区表面的曲面为中间高两边低;
去除所述刻蚀淀积层;
在所述掺杂区的曲面上形成位线接触层。
2.根据权利要求1所述的半导体器件的形成方法,其特征在于,形成所述刻蚀淀积层的步骤进一步包括:
在所述接触孔的侧壁和底部形成第一淀积层;
所述第一淀积层包括第一淀积层侧壁和第一淀积层底部;
在剩余的所述接触孔中填满第二淀积层。
3.根据权利要求2所述的半导体器件的形成方法,其特征在于,所述第一淀积层与所述第二淀积层不同。
4.根据权利要求3所述的半导体器件的形成方法,其特征在于,所述第一淀积层包括:氮化硅、氧化硅、单晶硅、多晶硅;所述第二淀积层包括:氮化硅、氧化硅、单晶硅、多晶硅。
5.根据权利要求3所述的半导体器件的形成方法,其特征在于,对所述刻蚀淀积层进行刻蚀处理的步骤进一步包括:
先刻蚀所述第一淀积层侧壁,以使所述接触孔两侧形成第一间隙。
6.根据权利要求5所述的半导体器件的形成方法,其特征在于,所述第一间隙的宽度小于所述第一淀积层底部的宽度。
7.根据权利要求5所述的半导体器件的形成方法,其特征在于,以所述第一间隙为刻蚀开口,对所述掺杂区继续刻蚀,将所述第一淀积层底部与所述掺杂区相接面刻蚀成曲面;去除剩余的所述第一淀积层底部和所述第二淀积层。
8.根据权利要求5所述的半导体器件的形成方法,其特征在于:
采用稀释氢氟酸刻蚀所述第一淀积层侧壁。
9.根据权利要求7所述的半导体器件的形成方法,其特征在于,利用硅在强碱溶液中各向异性将所述第一淀积层底部与所述掺杂区相接面刻蚀成曲面。
10.根据权利要求7所述的半导体器件的形成方法,其特征在于,采用热磷酸去除所述第二淀积层,采用稀释氢氟酸去除剩余的所述第一淀积层底部。
11.根据权利要求7所述的半导体器件的形成方法,其特征在于,在所述曲面上依次形成位线接触层和金属层。
12.根据权利要求11所述的半导体器件的形成方法,其特征在于,所述位线接触层为多晶硅,所述金属层为钨。
13.根据权利要求1所述的半导体器件的形成方法,其特征在于,形成所述接触孔的步骤进一步包括:
在所述半导体衬底上形成光刻胶,对所述光刻胶进行光刻工艺,在相邻两所述埋入式字线之间形成接触孔。
14.一种半导体器件,其特征在于,包括:
半导体衬底,所述半导体衬底上具有掺杂区和多个间隔排列的埋入式字线;
所述埋入式字线穿过所述掺杂区;
相邻两所述埋入式字线之间具有接触孔;
所述接触孔底部的掺杂区为曲面,所述曲面为中间高两边低;
位线接触层,覆盖所述曲面并高于所述衬底;
金属层,位于所述位线接触层表面。
15.根据权利要求14所述的半导体器件,其特征在于,所述掺杂区位于所述半导体衬底上部。
16.根据权利要求14所述的半导体器件,其特征在于,所述位线接触层为多晶硅;所述金属层为钨。
17.根据权利要求14所述的半导体器件,其特征在于,所述埋入式字线包括:
栅极氧化层、氮化钛层、金属钨和氮化物层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910944195.8A CN112582414B (zh) | 2019-09-30 | 2019-09-30 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910944195.8A CN112582414B (zh) | 2019-09-30 | 2019-09-30 | 半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112582414A CN112582414A (zh) | 2021-03-30 |
CN112582414B true CN112582414B (zh) | 2022-12-09 |
Family
ID=75116584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910944195.8A Active CN112582414B (zh) | 2019-09-30 | 2019-09-30 | 半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112582414B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115605018A (zh) * | 2021-07-09 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 半导体存储器的制作方法及半导体存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101944507A (zh) * | 2009-07-03 | 2011-01-12 | 海力士半导体有限公司 | 使用预着陆塞制造掩埋栅极的方法 |
CN108933136A (zh) * | 2018-08-22 | 2018-12-04 | 长鑫存储技术有限公司 | 半导体结构、存储器结构及其制备方法 |
CN209199933U (zh) * | 2018-11-28 | 2019-08-02 | 捷苙科技股份有限公司 | 具有电极的半导体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101116359B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 매립게이트를 구비한 반도체장치 및 그 제조 방법 |
-
2019
- 2019-09-30 CN CN201910944195.8A patent/CN112582414B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101944507A (zh) * | 2009-07-03 | 2011-01-12 | 海力士半导体有限公司 | 使用预着陆塞制造掩埋栅极的方法 |
CN108933136A (zh) * | 2018-08-22 | 2018-12-04 | 长鑫存储技术有限公司 | 半导体结构、存储器结构及其制备方法 |
CN209199933U (zh) * | 2018-11-28 | 2019-08-02 | 捷苙科技股份有限公司 | 具有电极的半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112582414A (zh) | 2021-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10381306B2 (en) | Semiconductor memory device and a manufacturing method thereof | |
US11967556B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
CN106653758B (zh) | 快闪存储器的制作方法 | |
CN113539972B (zh) | 存储器及其制作方法 | |
CN114005791A (zh) | 存储器件及其形成方法 | |
US7601591B2 (en) | Method of manufacturing sidewall spacers on a memory device, and device comprising same | |
US20030013270A1 (en) | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern | |
CN112582414B (zh) | 半导体器件及其形成方法 | |
US20210343734A1 (en) | Method for improving control gate uniformity during manufacture of processors with embedded flash memory | |
JP2004214510A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
CN108831842B (zh) | 检测对准偏移的方法 | |
CN110767658A (zh) | 闪存器件的形成方法 | |
US7535050B2 (en) | Memory structure with high coupling ratio | |
US20210210128A1 (en) | Magnetic random access memory cell and method for forming a magnetic random access memory | |
US9059194B2 (en) | High-K and metal filled trench-type EDRAM capacitor with electrode depth and dimension control | |
CN113497040B (zh) | 半导体存储器装置和其形成方法 | |
US20230114038A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20240306364A1 (en) | Semiconductor device and fabrication method thereof, memory and memory system | |
KR100317491B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
KR100192172B1 (ko) | 마스크 롬의 제조방법 | |
KR20070040962A (ko) | 플래시 메모리 셀 및 그 제조 방법 | |
CN115472559A (zh) | 半导体器件及其制备方法 | |
CN115116835A (zh) | 半导体器件及其制作方法、三维存储器以及存储系统 | |
KR100702778B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
KR100990936B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |