CN109461735B - 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 - Google Patents
改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 Download PDFInfo
- Publication number
- CN109461735B CN109461735B CN201811217631.3A CN201811217631A CN109461735B CN 109461735 B CN109461735 B CN 109461735B CN 201811217631 A CN201811217631 A CN 201811217631A CN 109461735 B CN109461735 B CN 109461735B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- split
- silicon
- silicon nitride
- etching damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 142
- 238000005530 etching Methods 0.000 title claims abstract description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 61
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 58
- 230000010354 integration Effects 0.000 title claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 35
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 16
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- 238000004140 cleaning Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 150000003016 phosphoric acids Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 19
- SJHPCNCNNSSLPL-CSKARUKUSA-N (4e)-4-(ethoxymethylidene)-2-phenyl-1,3-oxazol-5-one Chemical compound O1C(=O)C(=C/OCC)\N=C1C1=CC=CC=C1 SJHPCNCNNSSLPL-CSKARUKUSA-N 0.000 description 10
- 230000005641 tunneling Effects 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000003917 TEM image Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，包括：步骤S1：提供硅基衬，并在其上形成分栅闪存器件；步骤S2：在器件制备过程中，形成氮化硅层，并将后工序需形成局部硅氧化的有源区暴露；步骤S3：对氮化硅层进行干法刻蚀，以形成氮化硅侧墙结构，并对有源区设置刻蚀凹槽；步骤S4：对有源区之暴露区域进行硅氧化工艺，以形成二氧化硅阻挡层；步骤S5：将氮化硅侧墙结构去除，并进行后续多晶硅生长与刻蚀工艺。本发明可有效避免分栅结构闪存中多步多晶硅刻蚀产生的有源区刻蚀损伤，提高整体工艺的稳定性，且工艺过程简单，并方便的嵌入到现有工艺流程中，并大大降低有源区发生刻蚀损伤的风险，亦符合FAB的工艺技术要求，值得推广应用。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法。
背景技术
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前，浮栅型非易失性闪存依据其结构主要分为两种：ETOX闪存和分栅型闪存。这两者的主要差异在于编程/擦除方式和单元结构不同，ETOX闪存的编程/擦除方式为：沟道热电子注入/FN隧穿方式，分栅式闪存为：源端沟道热电子注入/场增强poly-to-poly FN隧穿方式；结构上ETOX闪存为叠栅式结构，而分栅型闪存为1.5T的分栅结构。
在相同技术节点上分栅式闪存单元与传统叠栅式闪存单元在尺寸上是可比拟的，但是由于分栅式闪存拥有更高的编程效率、更厚的隧穿介质薄膜带来的高可靠性、无过擦除问题和设计制造方面更加简单，分栅式结构在汽车电子、微程序控制器、智能卡和物联网方面的应用拥有巨大的市场前景。
对比工艺方面，分栅式闪存结构相比ETOX闪存多了选择管、擦除管，总计为4道多晶硅的结构，因此，为了定义不同多晶硅的图案，相应增加的多步多晶硅刻蚀导致有源区产生刻蚀损伤的风险也大大增加。虽然多晶硅对有源区表面的二氧化硅有很高的选择比，但是多步多晶硅总的干法刻蚀和湿法清洗量过多，如果不对刻蚀损伤高风险的有源区进行处理，该有源区表面的原有的二氧化硅薄膜将很容易被刻穿，造成有源区的刻蚀损伤，晶圆报废，造成巨大经济损失。
寻求基于分栅式闪存多步多晶硅刻蚀损伤的产生原因及位置，提出工艺优化方案来大大降低有源区刻蚀损伤的发生风险，提高整体工艺流程的稳定性，已成为本领域技术人员亟待解决的问题之一。
故针对现有技术存在的问题，本案设计人凭借从事此行业多年的经验，积极研究改良，于是有了本发明一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法。
发明内容
本发明是针对现有技术中，现有多步多晶硅总的干法刻蚀和湿法清洗量过多，如果不对刻蚀损伤高风险的有源区进行处理，该有源区表面的原有的二氧化硅薄膜将很容易被刻穿，造成有源区的刻蚀损伤，晶圆报废，造成巨大经济损失等缺陷提供一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法。
为实现本发明之目的，本发明提供一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，包括：
执行步骤S1：提供硅基衬，并在所述硅基衬底上形成用以作为功能器件的分栅闪存器件；
执行步骤S2：在所述分栅闪存器件之结构的制备过程中，形成用于侧墙结构的氮化硅层，并将后工序需要形成局部硅氧化的有源区暴露，除所述暴露的区域外，均由所述氮化硅层覆盖；
执行步骤S3：对所述氮化硅层进行干法刻蚀，以形成氮化硅侧墙结构，并同时对后工序需要形成局部硅氧化的有源区设置刻蚀凹槽；
执行步骤S4：对具有刻蚀凹槽的所述有源区之暴露的区域进行硅氧化工艺，以形成二氧化硅阻挡层；
执行步骤S5：将所述氮化硅侧墙结构去除，并进行后续多晶硅的生长与刻蚀工艺。
可选地，用于侧墙结构的氮化硅层采用化学气相沉积或炉管工艺生长而成。
可选地，对后工序需要形成局部硅氧化的有源区设置刻蚀凹槽，且所述刻蚀凹槽的深度范围为80～120埃。
可选地，所述刻蚀凹槽的深度为100埃。
可选地，所述硅氧化工艺是采用炉管干氧工艺。
可选地，通过所述硅氧化工艺所制备的二氧化硅阻挡层的厚度范围为360～490埃。
可选地，所述氮化硅侧墙结构采用选择性湿法清洗工艺去除。
可选地，所述选择性湿法清洗工艺为采用饱和磷酸溶液进行氮化硅侧墙结构之去除。
综上所述，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法能够有效避免分栅结构闪存中多步多晶硅刻蚀产生的有源区刻蚀损伤，提高整体工艺的稳定性。与此同时，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之工艺过程简单，可以方便的嵌入到现有工艺流程中，并大大降低有源区发生刻蚀损伤的风险，且符合FAB的工艺技术要求，值得推广应用。
附图说明
图1所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之流程图；
图2(a)～2(d)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之阶段性结构示意图；
图3(a)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之局部硅氧化工艺后的TEM图谱；
图3(b)～3(c)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法所形成的有源区无刻蚀损伤之SEM图谱和TEM图谱。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明。
闪存由于其具有高密度、低价格，以及电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前，浮栅型非易失性闪存依据其结构主要分为两种：ETOX闪存和分栅型闪存。这两者的主要差异在于编程/擦除方式和单元结构不同，ETOX闪存的编程/擦除方式为：沟道热电子注入/FN隧穿方式，分栅式闪存为：源端沟道热电子注入/场增强poly-to-poly FN隧穿方式；结构上ETOX闪存为叠栅式结构，而分栅型闪存为1.5T的分栅结构。
在相同技术节点上分栅式闪存单元与传统叠栅式闪存单元在尺寸上是可比拟的，但是由于分栅式闪存拥有更高的编程效率、更厚的隧穿介质薄膜带来的高可靠性、无过擦除问题和设计制造方面更加简单，分栅式结构在汽车电子、微程序控制器、智能卡和物联网方面的应用拥有巨大的市场前景。
对比工艺方面，分栅式闪存结构相比ETOX闪存多了选择管、擦除管，总计为4道多晶硅的结构，因此，为了定义不同多晶硅的图案，相应增加的多步多晶硅刻蚀导致有源区产生刻蚀损伤的风险也大大增加。虽然多晶硅对有源区表面的二氧化硅有很高的选择比，但是多步多晶硅总的干法刻蚀和湿法清洗量过多，如果不对刻蚀损伤高风险的有源区进行处理，该有源区表面的原有的二氧化硅薄膜将很容易被刻穿，造成有源区的刻蚀损伤，晶圆报废，造成巨大经济损失。
寻求基于分栅式闪存多步多晶硅刻蚀损伤的产生原因及位置，提出工艺优化方案来大大降低有源区刻蚀损伤的发生风险，提高整体工艺流程的稳定性，已成为本领域技术人员亟待解决的问题之一。
请参阅图1，图1所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之流程图。所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，包括：
执行步骤S1：提供硅基衬，并在所述硅基衬底上形成用以作为功能器件的分栅闪存器件；
执行步骤S2：在所述分栅闪存器件之结构的制备过程中，形成用于侧墙结构的氮化硅层，并将后工序需要形成局部硅氧化的有源区暴露，除所述暴露的区域外，均由所述氮化硅层覆盖；
执行步骤S3：对所述氮化硅层进行干法刻蚀，以形成氮化硅侧墙结构，并同时对后工序需要形成局部硅氧化的有源区设置刻蚀凹槽；
执行步骤S4：对具有刻蚀凹槽的所述有源区之暴露的区域进行硅氧化工艺，以形成二氧化硅阻挡层；
执行步骤S5：将所述氮化硅侧墙结构去除，并进行后续多晶硅的生长与刻蚀工艺。
为了更直观的揭露本发明之技术特征，凸显本发明之有益效果，现结合具体实施方式，对本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法进行工作原理和应用阐述。在具体实施方式中，所述各功能层的形成工艺、方法、结构性状、尺寸等仅为列举，不应视为对本发明技术方案的限制。
请参阅图2(a)～2(d)，并结合参阅图1，图2(a)～2(d)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之阶段性结构示意图。所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，包括：
执行步骤S1：提供硅基衬11，并在所述硅基衬底11上形成用以作为功能器件的分栅闪存器件12；
作为本领域技术人员，容易理解的，在本发明中，作为功能器件的所述分栅闪存器件12可采用现有主流的CMOS工艺制造完成。
执行步骤S2：在所述分栅闪存器件12之结构的制备过程中，形成用于侧墙结构的氮化硅层，并将后工序需要形成局部硅氧化的有源区暴露，除所述暴露的区域外，均由所述氮化硅层覆盖；
作为具体实施方式，用于侧墙结构的氮化硅层可采用化学气相沉积或炉管工艺生长而成。
执行步骤S3：对所述氮化硅层进行干法刻蚀，以形成氮化硅侧墙结构13，并同时对后工序需要形成局部硅氧化的有源区14设置刻蚀凹槽15；
作为本案之优选是实施方式，对后工序需要形成局部硅氧化的有源区14设置刻蚀凹槽15，且所述刻蚀凹槽15的深度范围为80～120埃。更优选地，所述刻蚀凹槽15的深度范围为100埃。
执行步骤S4：对具有刻蚀凹槽15的所述有源区14之暴露的区域进行硅氧化工艺，以形成二氧化硅阻挡层16；
其中，所述硅氧化工艺是采用炉管干氧工艺。通过所述硅氧化工艺所制备的二氧化硅阻挡层16的厚度范围为360～490埃。
执行步骤S5：将所述氮化硅侧墙结构13去除，并进行后续多晶硅(未图示)的生长与刻蚀工艺。
作为具体实施方式，所述氮化硅侧墙结构13采用选择性湿法清洗工艺去除。更具体地，所述选择性湿法清洗工艺为采用饱和磷酸溶液进行氮化硅侧墙结构13之去除。
作为本领域技术人员，容易理解地，本发明所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成之方法，通过所述氮化硅侧墙结构13对后续多步多晶硅刻蚀可能产生刻蚀损伤的有源区14先进行局部的硅氧化工艺，然后利用二氧化硅和多晶硅的高刻蚀选择比，可将所述二氧化硅阻挡层16作为多步多晶硅刻蚀的阻挡层，有效保护所述有源区14，降低所述有源区14产生刻蚀损伤的风险，同时所述氮化硅侧墙结构13可通过选择性湿法清洗工艺简便去除。
请参阅图3(a)，图3(b)～3(c)，图3(a)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之局部硅氧化工艺后的TEM图谱。图3(b)～3(c)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法所形成的有源区无刻蚀损伤之SEM图谱和TEM图谱。图3(a)所示为通过所述硅氧化工艺所制备的二氧化硅阻挡层16的厚度为490埃。图3(b)～3(c)所示为本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法所形成的有源区无刻蚀损伤。
显然地，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法能够有效避免分栅结构闪存中多步多晶硅刻蚀产生的有源区14之刻蚀损伤，提高整体工艺的稳定性。与此同时，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之工艺过程简单，可以方便的嵌入到现有工艺流程中，并大大降低有源区发生刻蚀损伤的风险，且符合FAB的工艺技术要求，值得推广应用。
综上所述，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法能够有效避免分栅结构闪存中多步多晶硅刻蚀产生的有源区刻蚀损伤，提高整体工艺的稳定性。与此同时，本发明改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法之工艺过程简单，可以方便的嵌入到现有工艺流程中，并大大降低有源区发生刻蚀损伤的风险，且符合FAB的工艺技术要求，值得推广应用。
本领域技术人员均应了解，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，如果任何修改或变型落入所附权利要求书及等同物的保护范围内时，认为本发明涵盖这些修改和变型。
Claims (8)
1.一种改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，包括：
执行步骤S1：提供硅基衬底 ，并在所述硅基衬底上形成用以作为功能器件的分栅闪存器件；
执行步骤S2：在所述分栅闪存器件之结构的制备过程中，形成用于侧墙结构的氮化硅层，并将后工序需要形成局部硅氧化的有源区暴露，除所述暴露的区域外，均由所述氮化硅层覆盖；
执行步骤S3：对所述氮化硅层进行干法刻蚀，以形成氮化硅侧墙结构，并同时对后工序需要形成局部硅氧化的有源区设置刻蚀凹槽；
执行步骤S4：对具有刻蚀凹槽的所述有源区之暴露的区域进行硅氧化工艺，以形成二氧化硅阻挡层；
执行步骤S5：将所述氮化硅侧墙结构去除，并进行后续多晶硅的生长与刻蚀工艺；
所述工艺集成方法独立嵌入分栅结构闪存多步多晶硅刻蚀工艺流程中。
2.如权利要求1所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，用于侧墙结构的氮化硅层采用化学气相沉积或炉管工艺生长而成。
3.如权利要求1所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，对后工序需要形成局部硅氧化的有源区设置刻蚀凹槽，且所述刻蚀凹槽的深度范围为80～120埃。
4.如权利要求3所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，所述刻蚀凹槽的深度为100埃。
5.如权利要求1所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，所述硅氧化工艺是采用炉管干氧工艺。
6.如权利要求5所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，通过所述硅氧化工艺所制备的二氧化硅阻挡层的厚度范围为360～490埃。
7.如权利要求1所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，所述氮化硅侧墙结构采用选择性湿法清洗工艺去除。
8.如权利要求7所述改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法，其特征在于，所述选择性湿法清洗工艺为采用饱和磷酸溶液进行氮化硅侧墙结构之去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811217631.3A CN109461735B (zh) | 2018-10-18 | 2018-10-18 | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811217631.3A CN109461735B (zh) | 2018-10-18 | 2018-10-18 | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109461735A CN109461735A (zh) | 2019-03-12 |
| CN109461735B true CN109461735B (zh) | 2021-03-26 |
Family
ID=65607914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811217631.3A Active CN109461735B (zh) | 2018-10-18 | 2018-10-18 | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109461735B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887433A (zh) * | 2017-02-08 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | Sonos工艺方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0150050B1 (ko) * | 1994-09-27 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 형성방법 |
| KR102078611B1 (ko) * | 2012-07-01 | 2020-04-08 | 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 | 다수의 전하 저장 층들을 갖는 메모리 트랜지스터 |
| CN106887408B (zh) * | 2015-12-15 | 2019-12-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9978761B2 (en) * | 2016-05-27 | 2018-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned flash memory device |
-
2018
- 2018-10-18 CN CN201811217631.3A patent/CN109461735B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887433A (zh) * | 2017-02-08 | 2017-06-23 | 上海华虹宏力半导体制造有限公司 | Sonos工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109461735A (zh) | 2019-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104137239B (zh) | 非易失性半导体存储器以及非易失性半导体存储器的制造方法 | |
| CN107731849B (zh) | 3d nand闪存沟道孔的制备方法及3d nand闪存 | |
| US8563441B2 (en) | Methods for fabricating memory cells having fin structures with smooth sidewalls and rounded top corners and edges | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| JP6504178B2 (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| CN106887435A (zh) | 一种3DNand闪存设备及其制作方法 | |
| CN104241204B (zh) | 3d nand闪存的形成方法 | |
| CN104485286A (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| CN103855161A (zh) | 一种sonos闪存存储器及其制造方法 | |
| CN105448703B (zh) | 一种刻蚀方法 | |
| US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| CN103377928B (zh) | 半导体结构的形成方法、晶体管的形成方法 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| CN109461735B (zh) | 改善分栅结构闪存多步多晶硅刻蚀损伤的工艺集成方法 | |
| CN102881693B (zh) | 存储器件及其制作方法 | |
| CN104091780A (zh) | 自对准sti的形成方法 | |
| US20150001606A1 (en) | Methods and structures for a split gate memory cell structure | |
| CN103367255A (zh) | 可多次编程的硅氧化氮氧化硅的制造方法 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
| JP2005197722A (ja) | フラッシュメモリーの製造方法 | |
| CN208674118U (zh) | 3d-nand闪存 | |
| CN103972176A (zh) | 半导体器件的制备方法 | |
| CN208674117U (zh) | 3d-nand闪存 | |
| CN104465663A (zh) | Sonos闪存存储器的结构和制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |