CN103367255A - 可多次编程的硅氧化氮氧化硅的制造方法 - Google Patents

可多次编程的硅氧化氮氧化硅的制造方法 Download PDF

Info

Publication number
CN103367255A
CN103367255A CN2012100817526A CN201210081752A CN103367255A CN 103367255 A CN103367255 A CN 103367255A CN 2012100817526 A CN2012100817526 A CN 2012100817526A CN 201210081752 A CN201210081752 A CN 201210081752A CN 103367255 A CN103367255 A CN 103367255A
Authority
CN
China
Prior art keywords
oxide
silicon
transistor
oxide film
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100817526A
Other languages
English (en)
Inventor
徐爱斌
张博
张�雄
尹晓冉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2012100817526A priority Critical patent/CN103367255A/zh
Publication of CN103367255A publication Critical patent/CN103367255A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种可多次编程的硅氧化氮氧化硅的制造方法,其包含:1、衬底上制作浅沟槽隔离的存储单元、高压晶体管、低压晶体管的有源区,并形成其各自的掺杂阱,然后生长氧化物氮化物氧化物薄膜;2、光刻去除高压晶体管区的氧化物氮化物氧化物薄膜;3、高压晶体管区上生长厚栅极氧化物薄膜;4、光刻去除存储选择晶体管区与低压晶体管区的氧化物氮化物氧化物薄膜;5、存储选择晶体管区与低压晶体管区上生长栅极氧化物薄膜;6、整体生长栅极多晶硅薄膜;7、制作栅极图案;8、最后进行标准工序。本发明删除对存储选择晶体管区光刻去除厚栅极氧化物的工艺,消除厚栅极氧化物光刻工艺对存储单元设计规范的限制,利于存储单元尺寸的微缩。

Description

可多次编程的硅氧化氮氧化硅的制造方法
技术领域
本发明涉及一种半导体领域的加工工艺,具体涉及一种可多次编程的硅氧化氮氧化硅的制造方法。
背景技术
SONOS是硅-氧化物-氮化物-氧化物-硅(Silicon-Oxide-Nitride-Oxide-Silicon)的英语首字母缩写,也可称为硅氧化氮氧化硅,是一种和闪存联系较为紧密的非易失性存储器。它与主流的闪存主要区别在于,它使用了氮化硅(Si3N4),而不是多晶硅,来充当存储材料。它的一个分支是SHINOS(硅-高电介质-氮化物-氧化物-硅)。SONOS允许比多晶硅闪存更低的编程电压和更高的编程-擦除循环次数,是一个较为活跃的研究、开发热点。
目前,现有技术中硅氧化氮氧化硅的制造方法包含以下步骤。
步骤1、如图1所示,按标准工序, 先在硅衬底上制作浅沟槽隔离(STI)的有源区:存储单元区、高压晶体管区和低压晶体管区,再采用离子植入法形成这三种有源区的掺杂阱: 存储单元阱(Cell Well),高压阱 (HV Well)和低压阱(LV Well)。
然后在衬底上依次生长氧化物,氮化物,氧化物三层薄膜,即氧化物氮化物氧化物薄膜(ONO film)。
步骤2、如图2所示,任意的一个存储单元由用于存储数据的储存控制晶体管(Cell CG)和用于数据存储选择的存储选择晶体管(Cell SG),两个晶体管串联组成。去除高压晶体管区、低压晶体管区和存储选择晶体管区上的氧化物氮化物氧化物薄膜,保留储存控制晶体管区上的氧化物氮化物氧化物薄膜。其去除方法是:先涂覆光刻胶(PR),并光刻去除高压晶体管区、低压晶体管区和存储选择晶体管区的光刻胶 然后对该区暴露的氧化物氮化物氧化物薄膜进行蚀刻,完成后去除光刻胶。
步骤3、如图3所示,在已经去除氧化物氮化物氧化物薄膜的高压晶体管区、低压晶体管区和存储选择晶体管区上进行高温热氧化,生长一层厚栅极氧化物薄膜(TGO film)。
步骤4、如图4所示,去除低压晶体管区及存储选择晶体管区上的厚栅极氧化物薄膜,其去除方法是:先涂覆光刻胶(PR),并光刻去除低压晶体管区和存储选择晶体管区的光刻胶 然后对该区暴露的厚栅极氧化物薄膜进行湿法蚀刻,完成后去除光刻胶。
步骤5、如图5所示,在已经去除厚栅极氧化物薄膜的存储选择晶体管区与低压晶体管区上生长栅极氧化物薄膜(GOX film)。
步骤6、如图6所示,在存储选择晶体管区与低压晶体管区上的栅极氧化物薄膜、高压晶体管区上的厚栅极氧化物薄膜上,以及储存控制晶体管区上的氧化物氮化物氧化物薄膜上,整体生长栅极多晶硅薄膜(Gate Poly film)。
步骤7、如图7所示,在多晶硅层上涂覆光刻胶并进行光刻,对多晶硅和氧化物氮化物氧化物进行蚀刻,最后去除光刻胶,形成条形栅极(Gate line)的栅极图案。
在形成栅极条后,则依次进行以下的标准工艺:植入轻掺杂源漏区(LDD),形成保护栅极的间隔层(spacer),植入重掺杂源漏区(PLUS implant),形成硅化物块或多晶硅化物块,形成接触孔(CT)、金属(Metal)和金属接触窗(Metal Via)。
其缺点在于: 现有技术制造硅氧化氮氧化硅的过程中,必须光刻去除存储单元中存储选择晶体管区的厚栅极氧化物,同时不损坏储存控制晶体管区的氧化物氮化物氧化物薄膜。而氧化物光刻去除工艺由中紫外线光刻(MUV)和湿法蚀刻组成,其要求图形线宽和间距必须大于某一临界尺寸(大约0.4微米),当层图形与前层图形的对准容许误差必须大于某一临界尺寸(大约0.1微米)。这样,存储选择晶体管和储存控制晶体管的间距必须满足上述尺寸要求,从而限制了存储单元的设计规范,不利于存储单元尺寸的微缩。
发明内容
本发明提供一种可多次编程的硅氧化氮氧化硅的制造方法,消除了氧化物光刻工艺对存储单元设计规范的限制,便于存储单元尺寸的微缩。
为实现上述目的,本发明提供了一种可多次编程的硅氧化氮氧化硅的制造方法,其特点是,该方法包含以下步骤:
步骤1、按标准工序, 先在硅衬底上制作浅沟槽隔离(STI)的有源区:存储单元区、高压晶体管区和低压晶体管区,再采用离子植入法形成这三种有源区的掺杂阱: 存储单元阱(Cell Well),高压阱(HV Well)和低压阱(LV Well);
然后依次生长氧化物、氮化物、氧化物三层薄膜,即氧化物氮化物氧化物薄膜;
步骤2、光刻去除高压晶体管区上的氧化物氮化物氧化物薄膜;
步骤3、高压晶体管区上生长厚栅极氧化物薄膜;
步骤4、任意的一个存储单元由存储数据的储存控制晶体管(Cell SG)和数据存储选择的存储选择晶体管(Cell SG),两个晶体管串联组成;
光刻去除存储选择晶体管区与低压晶体管区上的氧化物氮化物氧化物薄膜;
步骤5、存储选择晶体管区与低压晶体管区上生长栅极氧化物薄膜;
步骤6、在存储选择晶体管区与低压晶体管区上的栅极氧化物薄膜、高压晶体管区上的厚栅极氧化物薄膜上,以及储存控制晶体管区上的氧化物氮化物氧化物薄膜上,整体生长栅极多晶硅薄膜;
步骤7、分别对高压晶体管区、低压晶体管区、存储选择晶体管区,以及储存控制晶体管区进行光刻,制作晶体管的栅极图案;
步骤8、在条状栅极的形成完成后,进行标准工序;
步骤8.1、植入轻掺杂源区和漏区;
步骤8.2、在各个条状栅极的侧面和顶面上形成用于保护栅极的间隔层;
步骤8.3、植入重掺杂源区和漏区;
步骤8.4、形成硅化物块或多晶硅化物块;
步骤8.5、形成接触孔、金属和金属接触窗。
上述的氧化物氮化物氧化物薄膜中,最靠近衬底的氧化物层采用高温热氧化生成;中间的氮化物层采用低压化学气相沉积生成;最外层的氧化物层采用高温热氧化或低压化学气相沉积生成。
上述的栅极氧化物薄膜与厚栅极氧化物薄膜采用高温热氧化生成。
上述的步骤2的光刻工序中,光刻胶必须都覆盖上述的存储单元区和低压晶体管区。
上述的步骤4的光刻工序中,光刻胶必须都覆盖上述的高压晶体管区、储存控制晶体管区。
本发明可多次编程的硅氧化氮氧化硅的制造方法和现有技术相比,其优点在于: 本发明删除了现有技术中对存储单元的存储选择晶体管区光刻去除厚栅极氧化物的工艺步骤,从而消除了厚栅极氧化物光刻工艺对存储单元设计规范的限制,有利于存储单元尺寸的微缩。
附图说明
图1为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤1的示意图;
图2为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤2的示意图;
图3为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤3的示意图;
图4为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤4的示意图;
图5为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤5的示意图;
图6为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤6的示意图;
图7为现有技术制造可多次编程的硅氧化氮氧化硅的工艺流程中步骤7的示意图;
图8为本发明可多次编程的硅氧化氮氧化硅的制造方法的方法流程图;
图9为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤1的示意图;
图10为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤2的示意图;
图11为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤3的示意图;
图12为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤4的示意图;
图13为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤5的示意图;
图14为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤6的示意图;
图15为本发明可多次编程的硅氧化氮氧化硅的制造方法的步骤7的示意图。
具体实施方式
以下结合附图,具体说明本发明的实施例。
如图8所示,本发明可多次编程的硅氧化氮氧化硅的制造方法的一种实施例,其包含以下步骤:
步骤1、如图9所示,按标准工序, 先在硅衬底上制作浅沟槽隔离(STI)的有源区: 存储单元区,高压晶体管区和低压晶体管区, 再采用离子植入法形成这三种有源区的掺杂阱: 存储单元阱(Cell Well),高压阱 (HV Well) 和低压阱(LV Well)。
然后在已形成浅沟道隔离(STI)和掺杂阱的衬底上,依次生长氧化物,氮化物,氧化物三层薄膜,即氧化物氮化物氧化物(ONO)薄膜。
该氧化物氮化物氧化物薄膜中,最靠近衬底的氧化物层采用高温热氧化生成。中间的氮化物层采用低压化学气相沉积生成。最外层的氧化物层采用高温热氧化或低压化学气相沉积生成。
步骤2、如图10所示,去除高压晶体管区的氧化物氮化物氧化物薄膜,保留低压晶体管区和存储单元区上的氧化物氮化物氧化物薄膜。其去除方法是:先涂覆光刻胶(PR),并光刻去除高压晶体管区的光刻胶 然后对该区暴露的氧化物氮化物氧化物薄膜进行蚀刻,完成后去除光刻胶。
其光刻工序中,光刻胶必须都覆盖了上述的存储单元区和低压晶体管区。
步骤3、如图11所示,在已经去除氧化物氮化物氧化物薄膜的高压晶体管区上进行高温热氧化,生长厚栅极氧化物薄膜。
步骤4、如图12所示,任意的一个存储单元由存储数据的储存控制晶体管(Cell SG)和数据存储选择的存储选择晶体管(Cell SG),两个晶体管串联组成。去除低压晶体管区和存储选择晶体管区上的氧化物氮化物氧化物薄膜,保留储存控制晶体管区上的氧化物氮化物氧化物薄膜和高压晶体管区的厚栅极氧化物薄膜。其去除方法是:先涂覆光刻胶(PR),并光刻去除低压晶体管区和存储选择晶体管区的光刻胶 然后对该区暴露的氧化物氮化物氧化物薄膜进行蚀刻,完成后去除光刻胶。
其光刻工序中,光刻胶必须都覆盖上述的高压晶体管区和储存控制晶体管区。
步骤5、如图13所示,在已经去除氧化物氮化物氧化物薄膜的存储选择晶体管区与低压晶体管区上进行高温热氧化,生长栅极氧化物(GOX)薄膜。
步骤6、如图14所示,在存储选择晶体管区与低压晶体管区上的栅极氧化物薄膜、高压晶体管区上的厚栅极氧化物薄膜上,以及储存控制晶体管区上的氧化物氮化物氧化物薄膜上,整体生长栅极多晶硅薄膜(Gate Poly film)。
步骤7、如图15所示, 在多晶硅层上涂覆光刻胶并进行光刻,对多晶硅和氧化物氮化物氧化物进行蚀刻,最后去除光刻胶,形成条形栅极(gate line)的栅极图案。
步骤8、在条状栅极的形成完成后,进行标准工序。
步骤8.1、植入轻掺杂源区和漏区。
步骤8.2、在各个条状栅极的侧面和顶面上形成用于保护栅极的间隔层。
步骤8.3、植入重掺杂源区和漏区。
步骤8.4、形成硅化物块或多晶硅化物块。
步骤8.5、形成接触孔、金属和金属接触窗。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,该方法包含以下步骤:
步骤1、按标准工序, 先在硅衬底上制作浅沟槽隔离的有源区:存储单元区、高压晶体管区和低压晶体管区,再采用离子植入法形成该三种有源区的掺杂阱;
然后依次生长氧化物、氮化物、氧化物三层薄膜,即氧化物氮化物氧化物薄膜;
步骤2、光刻去除高压晶体管区上的氧化物氮化物氧化物薄膜;
步骤3、高压晶体管区上生长厚栅极氧化物薄膜;
步骤4、任意的一个存储单元由用于存储数据的储存控制晶体管和用于数据存储选择的存储选择晶体管,两个晶体管串联组成;
光刻去除存储选择晶体管区与低压晶体管区上的氧化物氮化物氧化物薄膜;
步骤5、存储选择晶体管区与低压晶体管区上生长栅极氧化物薄膜;
步骤6、在存储选择晶体管区与低压晶体管区上的栅极氧化物薄膜、高压晶体管区上的厚栅极氧化物薄膜上,以及储存控制晶体管区上的氧化物氮化物氧化物薄膜上,整体生长栅极多晶硅薄膜;
步骤7、分别对高压晶体管区、低压晶体管区、存储选择晶体管区,以及储存控制晶体管区进行光刻,制作晶体管的栅极图案;
步骤8、在条状栅极的形成完成后,进行标准工序。
2.如权利要求1所述的可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,所述的氧化物氮化物氧化物薄膜中,最靠近衬底的氧化物层采用高温热氧化生成;中间的氮化物层采用低压化学气相沉积生成;最外层的氧化物层采用高温热氧化或低压化学气相沉积生成。
3.如权利要求1所述的可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,所述的栅极氧化物薄膜与厚栅极氧化物薄膜采用高温热氧化生成。
4.如权利要求1所述的可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,所述的步骤2的光刻工序中,光刻胶必须都覆盖所述的存储单元区和低压晶体管区。
5.如权利要求1所述的可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,所述的步骤4的光刻工序中,光刻胶必须都覆盖所述的高压晶体管区、储存控制晶体管区。
6.如权利要求1所述的可多次编程的硅氧化氮氧化硅的制造方法,其特征在于,所述的步骤8包含以下步骤:
步骤8.1、植入轻掺杂源区和漏区;
步骤8.2、在各个条状栅极的侧面和顶面上形成用于保护栅极的间隔层;
步骤8.3、植入重掺杂源区和漏区;
步骤8.4、形成硅化物块或多晶硅化物块;
步骤8.5、形成接触孔、金属和金属接触窗。
CN2012100817526A 2012-03-26 2012-03-26 可多次编程的硅氧化氮氧化硅的制造方法 Pending CN103367255A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100817526A CN103367255A (zh) 2012-03-26 2012-03-26 可多次编程的硅氧化氮氧化硅的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100817526A CN103367255A (zh) 2012-03-26 2012-03-26 可多次编程的硅氧化氮氧化硅的制造方法

Publications (1)

Publication Number Publication Date
CN103367255A true CN103367255A (zh) 2013-10-23

Family

ID=49368318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100817526A Pending CN103367255A (zh) 2012-03-26 2012-03-26 可多次编程的硅氧化氮氧化硅的制造方法

Country Status (1)

Country Link
CN (1) CN103367255A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952734A (zh) * 2015-07-16 2015-09-30 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN105226024A (zh) * 2014-05-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种nand闪存器件以及制备方法、电子装置
CN106887433A (zh) * 2017-02-08 2017-06-23 上海华虹宏力半导体制造有限公司 Sonos工艺方法
CN107275333A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器工艺中的dmos器件及制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177212A (zh) * 1996-06-27 1998-03-25 现代电子产业株式会社 闪速存储器件的制造方法
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
JP2010040792A (ja) * 2008-08-06 2010-02-18 Panasonic Corp 不揮発性半導体記憶装置の製造方法
KR20110048195A (ko) * 2009-11-02 2011-05-11 주식회사 동부하이텍 반도체 소자의 제조 방법
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102386140A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177212A (zh) * 1996-06-27 1998-03-25 现代电子产业株式会社 闪速存储器件的制造方法
CN1719595A (zh) * 2004-07-09 2006-01-11 上海先进半导体制造有限公司 制造双层多晶硅可改写非挥发性存储器的方法
CN101442076A (zh) * 2007-11-23 2009-05-27 上海华虹Nec电子有限公司 Sonos存储管的器件结构及其制作方法
JP2010040792A (ja) * 2008-08-06 2010-02-18 Panasonic Corp 不揮発性半導体記憶装置の製造方法
KR20110048195A (ko) * 2009-11-02 2011-05-11 주식회사 동부하이텍 반도체 소자의 제조 방법
CN102104025A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 Eeprom的栅氧化层制造方法及其制造的栅氧化层
CN102386140A (zh) * 2010-08-31 2012-03-21 上海华虹Nec电子有限公司 在sonos非挥发性存储器制造工艺中生长厚栅极氧化层的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226024A (zh) * 2014-05-27 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种nand闪存器件以及制备方法、电子装置
CN104952734A (zh) * 2015-07-16 2015-09-30 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
US11251130B2 (en) 2015-07-16 2022-02-15 Silergy Semiconductor Technology (Hangzhou) Ltd Semiconductor structure and manufacture method thereof
CN106887433A (zh) * 2017-02-08 2017-06-23 上海华虹宏力半导体制造有限公司 Sonos工艺方法
CN107275333A (zh) * 2017-06-30 2017-10-20 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器工艺中的dmos器件及制造方法
CN107275333B (zh) * 2017-06-30 2020-04-10 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器工艺中的dmos器件及制造方法

Similar Documents

Publication Publication Date Title
US9129996B2 (en) Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US7410869B2 (en) Method of manufacturing a semiconductor device
CN100447988C (zh) 半导体器件及其制造方法
CN103426826B (zh) 闪存单元及其形成方法
US8110461B2 (en) Flash memory device and manufacturing method of the same
US8283716B2 (en) High performance flash memory devices
US6713332B2 (en) Non-volatile memory device with enlarged trapping layer
CN103367255A (zh) 可多次编程的硅氧化氮氧化硅的制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR101277147B1 (ko) 이이피롬 장치 및 그 제조 방법
US7741179B2 (en) Method of manufacturing flash semiconductor device
US20140209995A1 (en) Non-Volatile Memory Cells Having Carbon Impurities and Related Manufacturing Methods
CN106992177B (zh) 防止闪存单元控制栅极空洞的工艺制造方法
KR100806788B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US10164073B2 (en) Apparatus and method for memory device
US20080188049A1 (en) Methods of Manufacturing Non-Volatile Memory Devices Including Charge-Trapping Layers
US9496275B2 (en) Semiconductor memory device having lowered bit line resistance
US6255167B1 (en) Method of forming high density buried bit line flash EEPROM memory cell with a shallow trench floating gate
US7704865B2 (en) Methods of forming charge-trapping dielectric layers for semiconductor memory devices
US8030165B2 (en) Poly gate etch method and device for sonos-based flash memory
CN104952804B (zh) 一种制作嵌入式闪存的方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN103855162A (zh) 堆叠栅型sonos闪存存储器及其制造方法
KR100678295B1 (ko) 반도체 소자 제조 방법
CN101399193A (zh) 栅极结构及非挥发性半导体存储器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140421

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140421

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131023