CN1177212A - 闪速存储器件的制造方法 - Google Patents
闪速存储器件的制造方法 Download PDFInfo
- Publication number
- CN1177212A CN1177212A CN97111869A CN97111869A CN1177212A CN 1177212 A CN1177212 A CN 1177212A CN 97111869 A CN97111869 A CN 97111869A CN 97111869 A CN97111869 A CN 97111869A CN 1177212 A CN1177212 A CN 1177212A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- voltage transistor
- low voltage
- memory cell
- cell areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021332 silicide Inorganic materials 0.000 claims description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 11
- 150000004767 nitrides Chemical class 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种制造闪速存储器件的方法。在本发明中,由于在存储单元区内形成的介质膜仅暴露给清洗溶剂,而该清洗溶剂是用于在除去低压晶体管区内形成介质膜后所实施的清洗工艺中,介质膜受到损伤的数量可减小到最小,因此,可以得到良好的介质膜。
Description
本发明涉及闪速存储器件的制造方法，特别涉及在形成高压晶体管和低压晶体管的工艺中使介质膜损伤最小的闪速存储器件的制造方法，而该高压晶体管和低压晶体管的栅电极包括多晶硅层和硅化物层。
通常，在存储器件中，栅电极必须具有多晶硅层和硅化物层的两层结构，用于实现快速编程和擦除操作，在闪速EEPROM单元内还形成栅氧化膜厚度为30至150的低压晶体管和栅氧化膜厚度为150至300的高压晶体管。
下面将结合附图分别对包括高压晶体管和低压晶体管的常规闪速存储器件的制造方法进行详细介绍，而该高压晶体管和低压晶体管的栅电极包括多晶硅层/硅化物层。
图1A-1L为按步序介绍常规闪速存储器件的制造方法的剖面图。
在硅衬底1上形成氧化膜3，而该硅衬底由场氧化膜2分为存储单元区A、高压晶体管区B和低压晶体管区C(图1A)。
去除存储单元区A内的氧化膜3以便露出存储单元区A内的硅衬底1(图1B)。在存储单元区A内形成隧道氧化膜4，之后在包括场氧化膜2的整个结构上形成第一多晶硅层5(图1C)。然后去除在高压和低压晶体管区B和C上形成的第一多晶硅层5，因此，隧道氧化膜4上的第一多晶硅层5被保留下来(图1D)。
在包括场氧化膜2的整个结构上形成具有下氧化膜6A、氮化膜6B和上氧化膜6C的ONO结构的介质膜6(图1E)。之后，有选择性的除去在高压和低压晶体管区B和C内形成的介质膜6，并进行第一次清洗工艺(图1F)。然后，在高压和低压晶体管区B和C内注入离子，并进行第二次清洗工艺。使用HF除去在高压和低压晶体管区B和C内形成的氧化膜3(图1G)。此时，从图1G中可看出，在存储单元区A内形成的介质膜6的上氧化膜6C在使用HF的去除氧化膜3过程中也被除去。
之后，在除场氧化膜2的整个结构上形成中间氧化膜6D(图1H)，将存储单元区A和低压晶体管区C内形成的中间氧化膜6D除去并进行第三次清洗工艺(图1I)。在第三次清洗工艺中，在存储单元区A内形成的介质膜6的氮化膜6B受到损伤。
然后，在低压晶体管区C内形成栅氧化膜7。此时，在氮化膜6B上再次形成上氧化膜6C，因此，在存储单元区A内形成了具有ONO结构的介质膜6。
依次在除场氧化膜2的整个结构上形成第二多晶硅层8和硅化物层9(图1K)，将第二多晶硅层8和硅化物层9形成图形，所以在高压和低压晶体管区B和C内形成栅电极10B和10C(图1L)。通过图形形成工艺在存储单元区A的有源区内形成栅电极10A。
如上所述，在存储单元区A、高压晶体管区B和低压晶体管区C内分别形成栅电极10A、10B和10C的工艺中，在存储单元区A内形成的介质膜6被用于清洗工艺的清洗溶液损伤。因此，使器件的特性降低。
因此，本发明的目的在于提供一种在形成栅电极工艺中得到没有损伤的均匀介质膜的闪速存储器件的制造方法。
为了达到以上目的，本发明包括以下步骤：在由场氧化膜分为存储单元区、高压晶体管区和低压晶体管区的硅衬底上形成氧化膜；除去在存储单元区内形成的氧化膜并在露出的硅衬底上形成隧道氧化膜；在包括场氧化膜的整个结构上形成第一多晶硅层并除去部分第一多晶硅层从而在存储单元区和高压晶体管区的有源区内留有第一多晶硅层；在包括场氧化膜的整个结构上形成有ONO结构的介质膜；除去低压晶体管区内所形成的介质膜并进行清洗工艺；在低压晶体管区内形成栅氧化膜并在整个结构上形成第二多晶硅层；除去高压晶体管区内所形成的第二多晶硅层和介质膜并进行清洗工艺；依次在整个结构上形成第三多晶硅层和硅化物层；通过图形形成工艺分别在存储单元区、高压晶体管区和低压晶体管区内形成栅电极。如果第一和第二多晶硅层的厚度已足够，则不必形成第三多晶硅层。
通过以下结合附图对实施例的详细介绍可更好地理解本发明的其它目的和优点，其中：
图1A-1L为制造闪速存储器件的常规方法的剖面图。
图2A-2K为依照本发明制造闪速存储器件的方法的剖面图。
下面将结合附图详细介绍本发明。
图2A-2K为依照本发明制造闪速存储器件的方法的剖面图。
在硅衬底11上形成氧化膜13，而该硅衬底由场氧化膜12分为存储单元区A、高压晶体管区B和低压晶体管区C(图2A)。将存储单元区A内所形成的氧化膜13除去，以便露出硅衬底11，在露出的硅衬底11上形成隧道氧化膜14(图2B)。在包括场氧化膜12的整个结构上形成第一多晶硅层15(图2C)，除去部分第一多晶硅层15从而在存储单元区A和高压晶体管区B的有源区内留有第一多晶硅层15(图2D)。
在包括场氧化膜12的整个结构上形成具有下氧化膜16A、氮化物膜16B和上氧化膜16C的ONO结构的介质膜16(图2E)。此后，除去在低压晶体管区C内形成的介质膜16，之后进行清洗工艺(图2F)。此时，在存储单元区A内形成的介质膜16的上氧化膜16C被清洗溶液损伤。
在低压晶体管区C内形成栅氧化膜17，并在整个结构上形成第二多晶硅层18(图2G)。然后依次除去高压晶体管区B内的第二多晶硅层18和介质膜16并进行清洗工艺(图2H)。
在整个结构上依次形成第三多晶硅层21和硅化物层19(图2I)。在高压晶体管区B内形成由氧化膜13、第一多晶硅层15、第三多晶硅层21和硅化物层19构成的栅电极20B，通过图形形成工艺分别在低压晶体管区C内形成由栅氧化膜17、第二多晶硅层18、第三多晶硅层21和硅化物层19构成的栅电极20C。同样，通过图形形成工艺在存储单元区A内形成由隧道氧化膜14、第一多晶硅层15、介质膜16、第二和第三多晶硅层18和21及硅化物层19堆叠构成的栅电极20A(图2K)。
如上所述，在根据本发明形成栅电极20A、20B和20C的工艺中，由于在存储单元区A内形成的介质膜16，特别是上氧化层16C，仅暴露给清洗溶剂，而该清洗溶剂是在除去低压晶体管区C内形成介质膜后所实施的清洗工艺中使用的，介质膜16受到损伤的数量可减小到最小，因此，可以得到良好的介质膜。
在以上的说明中，虽然第三多晶硅层21被形成在第二多晶硅层18(栅电极20 A和20C处)或第一多晶硅层15(栅电极20B处)上，如果第一和第二多晶硅层15和18的厚度已足够，则不必形成第三多晶硅层21。
前面的说明，虽然在对优选实施例的说明中带有某种程度的特殊性，但这仅是对本发明的原理的说明。应该理解本发明并不局限在这里公开和图示的优选实施例。在本发明的范围和精神内做出的适当变形都将包括在本发明的另外的实施例中。
Claims (2)
1.一种制造闪速存储器件的方法，其特征在于，包括以下步骤：
在由场氧化膜分为存储单元区、高压晶体管区和低压晶体管区的硅衬底上形成氧化膜；
除去在存储单元区内形成的氧化膜并在露出的硅衬底上形成隧道氧化膜；
在包括场氧化膜的整个结构上形成第一多晶硅层并除去部分第一多晶硅层从而在存储单元区和高压晶体管区的有源区内留有第一多晶硅层；
在包括场氧化膜的整个结构上形成有ONO结构的介质膜；
除去低压晶体管区内所形成的介质膜并进行清洗工艺；
在低压晶体管区内形成栅氧化膜并在整个结构上形成第二多晶硅层；
除去高压晶体管区内所形成的第二多晶硅层和介质膜并进行清洗工艺；
依次在整个结构上形成第三多晶硅层和硅化物层；
通过图形形成工艺分别在存储单元区、高压晶体管区和低压晶体管区内形成栅电极。
2.一种制造闪速存储器件的方法，包括以下步骤：
在由场氧化膜分为存储单元区、高压晶体管区和低压晶体管区的硅衬底上形成氧化膜；
除去在存储单元区内形成的氧化膜并在露出的硅衬底上形成隧道氧化膜；
在包括场氧化膜的整个结构上形成第一多晶硅层并除去部分第一多晶硅层从而在存储单元区和高压晶体管区的有源区内留有第一多晶硅层；
在包括场氧化膜的整个结构上形成有ONO结构的介质膜；
除去低压晶体管区内所形成的介质膜并进行清洗工艺；
在低压晶体管区内形成栅氧化膜并在整个结构上形成第二多晶硅层；
除去高压晶体管区内的第二多晶硅层和介质膜并进行清洗工艺；
在整个结构上形成第三多晶硅层；
通过图形形成工艺分别在存储单元区、高压晶体管区和低压晶体管区内形成栅电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR24393/96 | 1996-06-27 | ||
| KR1019960024393A KR100199382B1 (ko) | 1996-06-27 | 1996-06-27 | 플래쉬 메모리 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177212A true CN1177212A (zh) | 1998-03-25 |
| CN1085412C CN1085412C (zh) | 2002-05-22 |
Family
ID=19463798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97111869A Expired - Fee Related CN1085412C (zh) | 1996-06-27 | 1997-06-27 | 闪速存储器件的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5888869A (zh) |
| JP (1) | JP2777357B2 (zh) |
| KR (1) | KR100199382B1 (zh) |
| CN (1) | CN1085412C (zh) |
| DE (1) | DE19727397B4 (zh) |
| GB (1) | GB2314678B (zh) |
| TW (1) | TW339471B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336227C (zh) * | 2001-03-02 | 2007-09-05 | 因芬尼昂技术股份公司 | 存储单元阵列位线的制法、存储单元阵列及其制造方法 |
| CN100361292C (zh) * | 2004-12-30 | 2008-01-09 | 旺宏电子股份有限公司 | 快闪存储单元制造方法 |
| CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69734278D1 (de) * | 1997-07-03 | 2006-02-09 | St Microelectronics Srl | Herstellungsverfahren eines nichtflüchtigen Halbleiterspeicherbauelementes mit abgeschirmtem Einpolysiliziumgate-Speicherabschnitt |
| US6040216A (en) * | 1997-08-11 | 2000-03-21 | Mosel Vitelic, Inc. | Method (and device) for producing tunnel silicon oxynitride layer |
| AU735045B2 (en) * | 1997-10-30 | 2001-06-28 | Texas Instruments Incorporated | A process flow to integrate high and low voltage peripheral transistors with a floating gate array |
| TW374939B (en) * | 1997-12-19 | 1999-11-21 | Promos Technologies Inc | Method of formation of 2 gate oxide layers of different thickness in an IC |
| EP0975022A1 (en) * | 1998-07-22 | 2000-01-26 | STMicroelectronics S.r.l. | Method for manufacturing electronic devices comprising non-volatile memory cells and LV transistors, with salicided junctions |
| US6191444B1 (en) | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
| KR100268894B1 (ko) * | 1998-09-29 | 2000-10-16 | 김영환 | 플래쉬 메모리 소자의 제조방법 |
| EP1005079B1 (en) * | 1998-11-26 | 2012-12-26 | STMicroelectronics Srl | Process for integrating in a same chip a non-volatile memory and a high-performance logic circuitry |
| US6362049B1 (en) * | 1998-12-04 | 2002-03-26 | Advanced Micro Devices, Inc. | High yield performance semiconductor process flow for NAND flash memory products |
| US6180456B1 (en) * | 1999-02-17 | 2001-01-30 | International Business Machines Corporation | Triple polysilicon embedded NVRAM cell and method thereof |
| TW445620B (en) * | 1999-03-05 | 2001-07-11 | United Microelectronics Corp | Method for manufacturing the source line of nonvolatile memory |
| US6130168A (en) * | 1999-07-08 | 2000-10-10 | Taiwan Semiconductor Manufacturing Company | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process |
| US6159802A (en) * | 1999-07-14 | 2000-12-12 | United Microelectronics Corp. | Method of forming a stack-gate of a non-volatile memory on a semiconductor wafer |
| TW415045B (en) * | 1999-08-10 | 2000-12-11 | United Microelectronics Corp | Manufacture of embedded flash memory |
| US6177362B1 (en) * | 1999-08-17 | 2001-01-23 | United Microelectronics Corp. | Fabrication method for gate structure having gate dielectric layers of different thickness |
| US6238984B1 (en) * | 2000-05-05 | 2001-05-29 | United Microelectronics Corp. | Integrating high voltage and low voltage device with silicide block mask |
| US6399443B1 (en) * | 2001-05-07 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd | Method for manufacturing dual voltage flash integrated circuit |
| KR100399350B1 (ko) * | 2001-08-09 | 2003-09-26 | 삼성전자주식회사 | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 |
| KR100407573B1 (ko) * | 2001-08-09 | 2003-11-28 | 삼성전자주식회사 | 부유 트랩형 비휘발성 메모리 장치 형성 방법 |
| US6551883B1 (en) * | 2001-12-27 | 2003-04-22 | Silicon Integrated Systems Corp. | MOS device with dual gate insulators and method of forming the same |
| KR100437451B1 (ko) * | 2002-05-07 | 2004-06-23 | 삼성전자주식회사 | 트랩형 비휘발성 메모리 장치의 제조 방법 |
| US6797568B1 (en) * | 2002-11-21 | 2004-09-28 | Lattice Semiconductor Corp. | Flash technology transistors and methods for forming the same |
| JP2004228358A (ja) * | 2003-01-23 | 2004-08-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100518577B1 (ko) * | 2003-05-26 | 2005-10-04 | 삼성전자주식회사 | 원 타임 프로그래머블 메모리 소자 및 이를 포함하는반도체 집적회로와 그 제조방법 |
| KR100557995B1 (ko) * | 2003-07-30 | 2006-03-06 | 삼성전자주식회사 | 부유트랩형 비휘발성 메모리 셀을 갖는 반도체 장치 및그의 제조방법 |
| US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
| US7439134B1 (en) * | 2007-04-20 | 2008-10-21 | Freescale Semiconductor, Inc. | Method for process integration of non-volatile memory cell transistors with transistors of another type |
| KR100957873B1 (ko) * | 2007-12-28 | 2010-05-13 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 산화막 형성 방법 |
| CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5183773A (en) * | 1989-04-13 | 1993-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device including such input protection transistor |
| JP2509697B2 (ja) * | 1989-04-28 | 1996-06-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US5104819A (en) * | 1989-08-07 | 1992-04-14 | Intel Corporation | Fabrication of interpoly dielctric for EPROM-related technologies |
| US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
| KR930007527B1 (ko) * | 1990-09-22 | 1993-08-12 | 삼성전자 주식회사 | 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리 장치의 제조방법 및 그 구조 |
| US5175120A (en) * | 1991-10-11 | 1992-12-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| KR960012303B1 (ko) * | 1992-08-18 | 1996-09-18 | 삼성전자 주식회사 | 불휘발성 반도체메모리장치 및 그 제조방법 |
| US5292681A (en) * | 1993-09-16 | 1994-03-08 | Micron Semiconductor, Inc. | Method of processing a semiconductor wafer to form an array of nonvolatile memory devices employing floating gate transistors and peripheral area having CMOS transistors |
| US5478767A (en) * | 1994-09-30 | 1995-12-26 | United Microelectronics Corporation | Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers |
| JPH08167705A (ja) * | 1994-12-15 | 1996-06-25 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US5723355A (en) * | 1997-01-17 | 1998-03-03 | Programmable Microelectronics Corp. | Method to incorporate non-volatile memory and logic components into a single sub-0.3 micron fabrication process for embedded non-volatile memory |
-
1996
- 1996-06-27 KR KR1019960024393A patent/KR100199382B1/ko not_active IP Right Cessation
-
1997
- 1997-06-16 TW TW086108329A patent/TW339471B/zh not_active IP Right Cessation
- 1997-06-19 GB GB9712952A patent/GB2314678B/en not_active Expired - Fee Related
- 1997-06-20 US US08/879,419 patent/US5888869A/en not_active Expired - Lifetime
- 1997-06-23 JP JP9165856A patent/JP2777357B2/ja not_active Expired - Fee Related
- 1997-06-27 CN CN97111869A patent/CN1085412C/zh not_active Expired - Fee Related
- 1997-06-27 DE DE19727397A patent/DE19727397B4/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336227C (zh) * | 2001-03-02 | 2007-09-05 | 因芬尼昂技术股份公司 | 存储单元阵列位线的制法、存储单元阵列及其制造方法 |
| CN100361292C (zh) * | 2004-12-30 | 2008-01-09 | 旺宏电子股份有限公司 | 快闪存储单元制造方法 |
| CN103367255A (zh) * | 2012-03-26 | 2013-10-23 | 上海宏力半导体制造有限公司 | 可多次编程的硅氧化氮氧化硅的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100199382B1 (ko) | 1999-06-15 |
| GB2314678B (en) | 2001-04-25 |
| US5888869A (en) | 1999-03-30 |
| GB2314678A (en) | 1998-01-07 |
| CN1085412C (zh) | 2002-05-22 |
| KR980006428A (ko) | 1998-03-30 |
| JPH1093055A (ja) | 1998-04-10 |
| DE19727397A1 (de) | 1998-01-02 |
| TW339471B (en) | 1998-09-01 |
| DE19727397B4 (de) | 2004-08-19 |
| JP2777357B2 (ja) | 1998-07-16 |
| GB9712952D0 (en) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1085412C (zh) | 闪速存储器件的制造方法 | |
| JP2933902B2 (ja) | 不揮発性メモリ及びロジック構成要素を一体型不揮発性メモリを得るために０．３ミクロン以下の単一の製造プロセスに組み込むための方法 | |
| JP4885420B2 (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| DE69413665T2 (de) | Passivierungsverfahren für eine ferroelektrische integrierte Schaltung, das harte keramische Materialien benutzt | |
| US7445993B2 (en) | Method of fabricating non-volatile memory | |
| CN1140925C (zh) | 半导体器件及其制造方法 | |
| CN1106042C (zh) | 形成快闪存储器的浮置栅极的方法 | |
| US20080318382A1 (en) | Methods for fabricating tunneling oxide layer and flash memory device | |
| US9847340B2 (en) | Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices | |
| CN1992352A (zh) | 闪存器件及其制造方法 | |
| CN1497735A (zh) | 铁电存储晶体管及其形成方法 | |
| CN1875463A (zh) | 于晶体管工艺中整合高k栅极电介质的方法 | |
| US6391717B1 (en) | Method of manufacturing a flash memory device | |
| US7582527B2 (en) | Method for fabricating semiconductor device | |
| CN1201388C (zh) | 快闪存储器的制造方法 | |
| CN1187041A (zh) | 半导体存储器件及其制造方法 | |
| US6489200B1 (en) | Capacitor fabrication process for analog flash memory devices | |
| KR100526479B1 (ko) | 플래시 메모리 제조방법 | |
| CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
| US5270231A (en) | Method of manufacturing device having ferroelectric film | |
| CN1286170C (zh) | 闪存的制造方法 | |
| CN1591879A (zh) | 一种电可擦除可编程只读存储器及其制造方法 | |
| US20080149998A1 (en) | Flash memory devices and methods of fabricating the same | |
| CN1302539C (zh) | 闪存的制造方法 | |
| US6916702B2 (en) | Gate process and gate structure for an embedded memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20020522 Termination date: 20130627 |