CN100361292C - 快闪存储单元制造方法 - Google Patents

快闪存储单元制造方法 Download PDF

Info

Publication number
CN100361292C
CN100361292C CNB200410011656XA CN200410011656A CN100361292C CN 100361292 C CN100361292 C CN 100361292C CN B200410011656X A CNB200410011656X A CN B200410011656XA CN 200410011656 A CN200410011656 A CN 200410011656A CN 100361292 C CN100361292 C CN 100361292C
Authority
CN
China
Prior art keywords
oxide
layer
memory cell
nitride
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200410011656XA
Other languages
English (en)
Other versions
CN1801477A (zh
Inventor
吴俊沛
陈辉煌
陈鸿祺
高瑄苓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB200410011656XA priority Critical patent/CN100361292C/zh
Publication of CN1801477A publication Critical patent/CN1801477A/zh
Application granted granted Critical
Publication of CN100361292C publication Critical patent/CN100361292C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种快闪存储单元制造方法，是在一氧化物/氮化物/氧化物(ONO)介电层形成于位于一隧穿氧化层上的第一导电层上之后，一第二导电层直接形成此氧化物/氮化物/氧化物介电层上。然后，图案蚀刻第二导电层以形成一周边区域于一半导体基底的一曝露的部分表面上及一存储单元区域于半导体基底上残留的第二导电层上。本发明工艺步骤期间，此氧化物/氮化物/氧化物介电层是受到第二导电层的保护，并未曝露于各种溶剂与气体中。因此，本发明方法在不增加工艺复杂度及不需额外掩模的情况下，可获得高品质的氧化物/氮化物/氧化物栅极介电层。

Description

快闪存储单元制造方法
技术领域
本发明有关一种非挥发性存储单元制造方法；特别是有关一种快闪存储单元制造方法。
背景技术
随着应用领域的扩大，例如手机及数字照相机的发展，可电擦除及可编程只读存储器元件(EEPROM)已经快速地被广泛使用。可电擦除及可编程只读存储器元件可同时电性擦除所有储存数据，被称做快闪式可电擦除及可编程只读存储器元件。
可电擦除及可编程只读存储器元件为一种非挥发性存储器元件，其根据规定的储存电荷量，以储存数字数据，并借一沟道区(channel region)导电性的改变以读取储存的数字数据。
传统的快闪式可电擦除及可编程只读存储器元件的每一存储单元是以一金属氧化物半导体晶体管(MOS transistor)为主，其包括一隧穿氧化层(tunnel oxidelayer)、一浮动栅极(floating gate)、一由氧化物/氮化物/氧化物(ONO)构造组成的栅极介电层、一控制栅极(control gate)、一源极及一漏极。浮动栅极虽在实体上与其它导电部件相隔开但电性上并未被隔离。浮动栅极是位于控制栅极下方，并借助栅极介电层与控制栅极相隔开。控制栅极是电性连接至快闪式可电擦除及可编程只读存储器元件的一字元线。
然而，传统的快闪式可电擦除及可编程只读存储器元件制造方法中，是在氧化物/氮化物/氧化物(ONO)栅极介电层沉积之后，使用传统的光刻工艺，图案蚀刻此氧化物/氮化物/氧化物(ONO)栅极介电层，以移除位于周边区域(peripheryregion)的一第一多晶硅层及隧穿氧化层。之后，一栅氧化层及一第二多晶硅层形成于周边区域上与一存储单元区域(memory cell region)的氧化物/氮化物/氧化物(ONO)栅极介电层上。因此，在接下来的工艺步骤期间，氧化物/氮化物/氧化物(ONO)栅极介电层会曝露于各种溶剂与气体中，例如曝露于移除光阻的酸性溶液中、表面清洗工序的清洗用溶剂与气体中及用以形成栅氧化层的热氧化工序中的水气或氧气中。因此，传统的工艺会在氧化物/氮化物/氧化物(ONO)栅极介电层上产生许多不利的影响。
再者，为了防止氧化物/氮化物/氧化物(ONO)栅极介电层的损失，周边区域的栅氧化层形成之前的表面清洗步骤通常受到明显的限制，而使周边区域的栅氧化层品质亦受到不利的影响。
据此，亟待提供一种改良的快闪存储单元制造方法，其可克服上述的缺失，而提供高品质的栅极介电层。
发明内容
本发明的主要目的是提供一种快闪存储单元制造方法，是在不增加工艺复杂度及不需额外的掩模下，可提供高品质的栅极介电层。
本发明的另一目的是提供一种具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，是于本发明工艺步骤期间，可防止此氧化物/氮化物/氧化物堆叠栅极介电层曝露于各种溶剂及气体中，以获致高品质的氧化物/氮化物/氧化物堆叠栅极介电层。
根据本发明提供的一种快闪存储单元制造方法，其包括：提供一具第一导电性的半导体基底，其中该半导体基底具有一存储单元区域以及与该存储单元区域分隔开的一周边区域；依序形成一隧穿氧化层、一第一导电层、一绝缘层及一第二导电层于该半导体基底上；蚀刻该周边区域的该第二导电层、该绝缘层、该第一导电层及该隧穿氧化层，于该周边区域的该半导体基底上形成一曝露的部分表面；形成一栅氧化层(gate oxide layer)于该周边区域的该曝露的部分表面及该存储单元区域的该第二导电层上；形成一第三导电层于该栅氧化层上；图案蚀刻该第三导电层，以形成一第一栅电极于该周边区域的该栅氧化层上及曝露出该存储单元区域的该栅氧化层；形成一对具导电性与该第一导电性相反的第二导电性的轻掺杂漏极区于该第一栅电极一侧壁下方该半导体基底中；形成一介电层于该周边区域的该第一栅电极上及该存储单元区域的该栅氧化层上；各向异性蚀刻该介电层直至曝露该存储单元区域的该第二导电层，以形成一间隙壁于该周边区域的该第一栅电极的该侧壁上；形成一具该第二导电性的源极/漏极区邻接每一该轻掺杂漏极区；及图案蚀刻该存储单元区域的该第二导电层、该绝缘层、该第一导电层及该隧穿氧化层，以形成一第二栅电极。
据上述，本发明工艺步骤期间，绝缘层是受到第二导电层保护，而未曝露于各种溶剂与气体中。因此，借助本发明方法，可获得由绝缘层形成的高品质栅极介电层。
本发明提供一种具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，其包括：提供一具第一导电性的半导体基底，其中该半导体基底具有一存储单元区域以及与该存储单元区域分隔开的一周边区域；依序形成一隧穿氧化层、一第一多晶硅层、一氧化物/氮化物/氧化物(ONO)堆叠介电层及一第二多晶硅层于该半导体基底上，其中该氧化物/氮化物/氧化物(ONO)堆叠介电层为一第一二氧化硅层、一氮化硅层及一第二二氧化硅层；蚀刻该周边区域的该第二多晶硅层、该氧化物/氮化物/氧化物(ONO)堆叠介电层、该第一多晶硅层及该隧穿氧化层，于该周边区域的该半导体基底上形成一曝露的部分表面；形成一栅氧化层于该周边区域的该曝露的部分表面及该存储单元区域的该第二多晶硅层上；形成一第三多晶硅层于该栅氧化层上；图案蚀刻该第三多晶硅层，以形成一第一栅电极于该周边区域的该栅氧化层上及曝露出该存储单元区域的该栅氧化层；形成一对具导电性与该第一导电性相反的第二导电性的轻掺杂漏极区于该第一栅电极一侧壁下方该半导体基底中；形成一二氧化硅层于该周边区域的该第一栅电极上及该存储单元区域的该栅氧化层上；各向异性蚀刻该二氧化硅层直至曝露该存储单元区域的该第二多晶硅层，以形成一间隙壁于该周边区域的该第一栅电极的该侧壁上；形成一具该第二导电性的源极/漏极区邻接每一该轻掺杂漏极区；及图案蚀刻该存储单元区域的该第二多晶硅层、该氧化物/氮化物/氧化物堆叠介电层、该第一多晶硅层及该隧穿氧化层，以形成一第二栅电极。
本发明方法在不增加工艺复杂度及不需额外的掩模下，可提供高品质的栅极介电层，其中是在一供作栅极介电层用的绝缘层形成于一供作浮动栅极的第一导电层上之后，直接形成一供作控制栅极的第二导电层于此绝缘层上。接着依序进行后续工艺步骤，如光刻工艺、表面清洗及热氧化工艺等，以完成本发明快闪式可电抹及可编程只读存储单元制造方法。在第二导电层的保护之下，可防止绝缘层不曝露于各种溶剂与气体中，例如用以移除光阻的酸性溶液、表面清洗用的纯化气体及溶剂，以及热氧化工艺使用的水气或氧气。因此，本发明工艺步骤进行期间，绝缘层不会受到破坏或损失，可获得高品质的栅极介电层。
附图说明
图1A至图1D是根据本发明一较佳具体实施例的快闪式可电擦除及可编程只读存储单元周边区域的各种形成步骤截面示意图；及
图2A至图2E是根据本发明较佳具体实施例的快闪式可电擦除及可编程只读存储单元存储单元区域的各种形成步骤截面示意图。
具体实施方式
本发明方法将根据以下一较佳具体实施例及参照附图进行一详细说明。
本发明的较佳具体实施例是显示于图1A至图1D及图2A至图2E，其中图1A至图1D是本发明快闪式可电擦除及可编程只读存储单元的周边区域(periphery region)的各种形成步骤截面示意图，及图2A至图2E是本发明快闪式可电擦除及可编程只读存储单元的存储单元区域(memory cell region)的各种形成步骤截面示意图。
参照图1A及图2A，一隧穿氧化层(tunnel oxide layer)101形成于一具第一导电性的半导体基底100。半导体基底100可以是一N型或P型基底，较佳是一P型硅基底。隧穿氧化层101可借由在干燥氧气分子环境中升温下直接氧化硅基底表面以形成。一第一导电层102形成于隧穿氧化层101上，较佳是以低压化学气相沉积法，在温度约600-650℃下，使用反应气体SiH4沉积形成。接下来，一绝缘层103形成于第一导电层102上。绝缘层103较佳是一氧化物/氮化物/氧化物(ONO)堆叠介电层，其依序形成一底部二氧化硅层、一中间氮化硅层及一顶部二氧化硅层于第一导电层102上。底部二氧化硅层可以传统的化学气相沉积法沉积于第一导电层102上，其厚度约50埃。中间氮化硅层可以低压化学气相沉积法，在温度约700-800℃下，使用反应气体SiH2Cl2及NH3沉积形成，其厚度约80埃。顶部二氧化硅层可以传统的化学气相沉积法沉积于中间氮化硅层上，其厚度约40埃。之后，一第二导电层104形成于绝缘层103上，较佳是以低压化学气相沉积法，在温度约600-650℃下，使用反应气体SiH4沉积形成的一第二多晶硅层。
参照图1B及图2B，接下来，以传统的光刻工艺图案蚀刻第二导电层104，以形成一周边区域于半导体基底100的一曝露的部分表面上，如图1B所示，及一存储单元区域于半导体基底100上残留的第二导电层104上，如图2B所示。之后，以热氧化法形成一栅氧化层105于周边区域的半导体基底100的曝露的部分表面上及存储单元区域的第二导电层104上。一第三导电层106是形成于栅氧化层105上，较佳是以低压化学气相沉积法，在温度约600-650℃下，使用反应气体SiH4沉积形成的一第三多晶硅层。
参照图1C及图2C，形成一光阻层107于半导体基底100上方，接着以传统的光刻工艺图案蚀刻第三导电层106，以形成一第一栅电极于周边区域的栅氧化层105上，如图1C所示，并曝露出存储单元区域的栅氧化层105，如图2C所示。之后，移除光阻层107。
参照图1D及图2D，执行一第一离子植入步骤，以形成一对具电性与第一导电性相反的第二导电性的轻掺杂漏极区108于第一栅电极一侧壁下方的半导体基底100中，如图1D所示。接下来，一介电层109形成于周边区域的第一栅电极上方及存储单元区域的栅氧化层105上方，较佳是以低压化学气相沉积法，在温度约650-850℃下，使用反应气体四乙基邻硅酸盐(TEOS)(tetra-ethyl-ortho-silicate)沉积形成的一二氧化硅层。各向异性蚀刻介电层109直至曝露存储单元区域的第二导电层104，以形成一间隙壁于周边区域的第一栅电极的一侧壁上，如图1D所示。接着，执行一第二离子植入步骤，以形成一具第二导电性的源极/漏极区110邻接每一轻掺杂漏极区108。参照图2E，然后，图案蚀刻第二导电层104、绝缘层103、第一导电层102及隧穿氧化层101，以在存储单元区域形成一第二栅电极，供作快闪式可电擦除及可编程只读存储单元使用。
以上所述仅为本发明的较佳实施例，并非以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的本申请权利要求范围内。

Claims (10)

1.一种快闪存储单元制造方法，其包括：
提供一具第一导电性的半导体基底，其中该半导体基底具有一存储单元区域以及与该存储单元区域分隔开的一周边区域；
依序形成一隧穿氧化层、一第一导电层、一绝缘层及一第二导电层于该半导体基底上；
蚀刻该周边区域的该第二导电层、该绝缘层、该第一导电层及该隧穿氧化层，于该周边区域的该半导体基底上形成一曝露的部分表面；
形成一栅氧化层(gate oxide layer)于该周边区域的该曝露的部分表面及该存储单元区域的该第二导电层上；
形成一第三导电层于该栅氧化层上；
图案蚀刻该第三导电层，以形成一第一栅电极于该周边区域的该栅氧化层上及曝露出该存储单元区域的该栅氧化层；
形成一对具导电性与该第一导电性相反的第二导电性的轻掺杂漏极区于该第一栅电极一侧壁下方该半导体基底中；
形成一介电层于该周边区域的该第一栅电极上及该存储单元区域的该栅氧化层上；
各向异性蚀刻该介电层直至曝露该存储单元区域的该第二导电层，以形成一间隙壁于该周边区域的该第一栅电极的该侧壁上；
形成一具该第二导电性的源极/漏极区邻接每一该轻掺杂漏极区；及
图案蚀刻该存储单元区域的该第二导电层、该绝缘层、该第一导电层及该隧穿氧化层，以形成一第二栅电极。
2.如权利要求1所述的快闪存储单元制造方法，其特征在于所述的第一导电性为N型导电性或P型导电性。
3.如权利要求1所述的快闪存储单元制造方法，其特征在于所述的绝缘层为一氧化物/氮化物/氧化物(ONO)堆叠介电层，其包括一顶部二氧化硅层、一中间氮化硅层及一底部二氧化硅层。
4.如权利要求1所述的快闪存储单元制造方法，其特征在于所述的第二导电层包含多晶硅，是以低压化学气相沉积法，在温度600-650℃下，使用反应气体SiH4沉积形成。
5.如权利要求1所述的快闪存储单元制造方法，其特征在于所述的第三导电层包含多晶硅，是以低压化学气相沉积法，在温度600-650℃下，使用反应气体SiH4沉积形成。
6.如权利要求1所述的快闪存储单元制造方法，其特征在于所述的介电层包含二氧化硅，是以低压化学气相沉积法，在温度650-850℃下，使用反应气体四乙基邻硅酸盐沉积形成。
7.一种具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，其包括：
提供一具第一导电性的半导体基底，其中该半导体基底具有一存储单元区域以及与该存储单元区域分隔开的一周边区域；
依序形成一隧穿氧化层、一第一多晶硅层、一氧化物/氮化物/氧化物(ONO)堆叠介电层及一第二多晶硅层于该半导体基底上，其中该氧化物/氮化物/氧化物(ONO)堆叠介电层为一第一二氧化硅层、一氮化硅层及一第二二氧化硅层；
蚀刻该周边区域的该第二多晶硅层、该氧化物/氮化物/氧化物(ONO)堆叠介电层、该第一多晶硅层及该隧穿氧化层，于该周边区域的该半导体基底上形成一曝露的部分表面；
形成一栅氧化层于该周边区域的该曝露的部分表面及该存储单元区域的该第二多晶硅层上；
形成一第三多晶硅层于该栅氧化层上；
图案蚀刻该第三多晶硅层，以形成一第一栅电极于该周边区域的该栅氧化层上及曝露出该存储单元区域的该栅氧化层；
形成一对具导电性与该第一导电性相反的第二导电性的轻掺杂漏极区于该第一栅电极一侧壁下方该半导体基底中；
形成一二氧化硅层于该周边区域的该第一栅电极上及该存储单元区域的该栅氧化层上；
各向异性蚀刻该二氧化硅层直至曝露该存储单元区域的该第二多晶硅层，以形成一间隙壁于该周边区域的该第一栅电极的该侧壁上；
形成一具该第二导电性的源极/漏极区邻接每一该轻掺杂漏极区；及
图案蚀刻该存储单元区域的该第二多晶硅层、该氧化物/氮化物/氧化物堆叠介电层、该第一多晶硅层及该隧穿氧化层，以形成一第二栅电极。
8.如权利要求7所述的具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，其特征在于所述的氧化物/氮化物/氧化物堆叠介电层的该第一二氧化硅层是以化学气相沉积法形成。
9.如权利要求7所述的具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，其特征在于所述的氧化物/氮化物/氧化物堆叠介电层的该氮化硅层是以低压化学气相沉积法，在温度700-800℃下，使用反应气体SiH2Cl2及NH3沉积形成。
10.如权利要求7所述的具氧化物/氮化物/氧化物堆叠栅极介电层的快闪式可电擦除及可编程只读存储单元制造方法，其特征在于所述的氧化物/氮化物/氧化物堆叠介电层的该第二二氧化硅层是以化学气相沉积法形成。
CNB200410011656XA 2004-12-30 2004-12-30 快闪存储单元制造方法 Expired - Fee Related CN100361292C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200410011656XA CN100361292C (zh) 2004-12-30 2004-12-30 快闪存储单元制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200410011656XA CN100361292C (zh) 2004-12-30 2004-12-30 快闪存储单元制造方法

Publications (2)

Publication Number Publication Date
CN1801477A CN1801477A (zh) 2006-07-12
CN100361292C true CN100361292C (zh) 2008-01-09

Family

ID=36811344

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200410011656XA Expired - Fee Related CN100361292C (zh) 2004-12-30 2004-12-30 快闪存储单元制造方法

Country Status (1)

Country Link
CN (1) CN100361292C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937876B (zh) * 2009-06-30 2012-04-18 上海华虹Nec电子有限公司 具有双层堆叠自对准栅结构的存储器的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870293B1 (ko) * 2007-03-05 2008-11-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
CN101587863B (zh) * 2008-05-23 2011-03-23 中芯国际集成电路制造(上海)有限公司 用于基于sonos的快闪存储的多晶硅栅极蚀刻方法和器件
CN101728255B (zh) * 2008-10-21 2011-07-20 中芯国际集成电路制造(北京)有限公司 在晶圆上制造栅极的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177212A (zh) * 1996-06-27 1998-03-25 现代电子产业株式会社 闪速存储器件的制造方法
US6287907B1 (en) * 1998-11-26 2001-09-11 Nec Corporation Method of manufacturing a flash memory having a select transistor
US6784054B2 (en) * 2001-09-13 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1177212A (zh) * 1996-06-27 1998-03-25 现代电子产业株式会社 闪速存储器件的制造方法
US6287907B1 (en) * 1998-11-26 2001-09-11 Nec Corporation Method of manufacturing a flash memory having a select transistor
US6534355B2 (en) * 1998-11-26 2003-03-18 Nec Corporation Method of manufacturing a flash memory having a select transistor
US6784054B2 (en) * 2001-09-13 2004-08-31 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937876B (zh) * 2009-06-30 2012-04-18 上海华虹Nec电子有限公司 具有双层堆叠自对准栅结构的存储器的制造方法

Also Published As

Publication number Publication date
CN1801477A (zh) 2006-07-12

Similar Documents

Publication Publication Date Title
US8114740B2 (en) Profile of flash memory cells
US7262093B2 (en) Structure of a non-volatile memory cell and method of forming the same
US20230238453A1 (en) Method of forming pairs of three-gate non-volatile flash memory cells using two polysilicon deposition steps
TWI297932B (en) Method for fabricating semiconductor device
CN101425516A (zh) 分裂式栅极存储单元
US6787419B2 (en) Method of forming an embedded memory including forming three silicon or polysilicon layers
US6855591B2 (en) Nonvolatile memory device having STI structure and method of fabricating the same
US6784039B2 (en) Method to form self-aligned split gate flash with L-shaped wordline spacers
US6537880B1 (en) Method of fabricating a high density NAND stacked gate flash memory device having narrow pitch isolation and large capacitance between control and floating gates
JP2006024604A (ja) 半導体装置の製造方法
US20050064666A1 (en) Flash memory and methods of fabricating flash memory
CN100361292C (zh) 快闪存储单元制造方法
US7485919B2 (en) Non-volatile memory
CN103208459A (zh) 反及闸型快闪存储装置的制造方法
CN101345216A (zh) 制作快闪存储器的方法
US20110291227A1 (en) Semiconductor device and method for manufacturing
US20070111449A1 (en) Non-volatile memory cell and method for manufacturing the same
JP2003258132A (ja) 不揮発性記憶装置の製造方法
US6979620B1 (en) Method for fabricating a flash memory cell
US20080042186A1 (en) Non-volatile memory device and method of manufacturing the same
CN101211857A (zh) 快闪存储器件及其制造方法
CN100466233C (zh) 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件
US8236649B2 (en) Semiconductor memory device with spacer shape floating gate and manufacturing method of the semiconductor memory device
US20080197402A1 (en) Methods of Forming Nonvolatile Memory Devices and Memory Devices Formed Thereby
JP2006135178A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080109

Termination date: 20191230

CF01 Termination of patent right due to non-payment of annual fee