CN100466233C - 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件 - Google Patents

自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件 Download PDF

Info

Publication number
CN100466233C
CN100466233C CNB2006101690692A CN200610169069A CN100466233C CN 100466233 C CN100466233 C CN 100466233C CN B2006101690692 A CNB2006101690692 A CN B2006101690692A CN 200610169069 A CN200610169069 A CN 200610169069A CN 100466233 C CN100466233 C CN 100466233C
Authority
CN
China
Prior art keywords
sacrifice layer
layer pattern
distance piece
floating grid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101690692A
Other languages
English (en)
Other versions
CN1988135A (zh
Inventor
崔钟云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN1988135A publication Critical patent/CN1988135A/zh
Application granted granted Critical
Publication of CN100466233C publication Critical patent/CN100466233C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种包括自对准浮置栅极阵列的闪存器件，以及一种用于闪存器件的自对准浮置栅极阵列的形成方法。该闪存器件包括：多个器件隔离层，通过硅衬底的氧化所形成；和浮置栅极阵列，在由多个器件隔离层所划分的有源器件区域中形成，在所述浮置栅极阵列中，浮置栅极的侧壁与多个器件隔离层自对准。因此，无论由工艺设计规则所限定的最小线宽如何，都能够最小化器件隔离区域的宽度。

Description

自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件
技术领域
本发明涉及一种半导体器件的制造方法。更具体地，本发明涉及一种闪存器件的浮置栅极阵列(floating gate array)及其制造方法。
背景技术
闪存是一种能够电重写数据的PROM(可编程ROM)。闪存可包含可擦除PROM(EPROM)和电可擦除PROM(EEPROM)。闪存可结合EPROM和EEPROM的优点，其中，在EPROM中，存储单元包括一个晶体管，从而单元面积很小；在EEPROM中，可电擦除数据。然而，在EPROM中必须通过紫外线来擦除数据，而EEPROM的存储单元通常包括两个晶体管，从而单元面积变大。闪存的另一名称是闪速EEPROM。由于存储的信息即使在电源关闭的情况下也不被擦除(这与动态RAM(DRAM)或静态RAM(SRAM)不同)，所以闪存称为非易失性存储器。
闪存可以是NOR型结构或NAND型结构，在NOR型结构的闪存中，存储单元在位线(bit line)和地线(ground)之间排列成行(并联排列)，在NAND型结构的闪存中，存储单元在位线和地线之间串联排列。由于具有并联结构的NOR型闪存可以在执行读取操作时执行高速随机访问，所以NOR型闪存广泛用于启动(boot)移动电话。具有串联结构的NAND型闪存具有较低的读取速度，但是却具有较高的写入速度，从而NAND型闪存适合用于存储数据，并且有利于小型化。闪存根据单位存储单元的结构还包括堆叠栅极类型和分离栅极类型，而根据所用的电荷存储层的形状和/或材料还可包括浮置栅极器件和硅-氧化物-氮化物-氧化物-硅(SONOS)器件。
在这些器件中，浮置栅极器件包括多个浮置栅极，所述浮置栅极包含多晶硅，并由绝缘物质所包围。通过沟道热载流子注入或Fowler-Nordheim(F-N)隧道效应将电荷注入浮置栅极，或从浮置栅极释放电荷，从而可存储和擦除数据。
图1示出在制造闪存器件的工艺中形成浮置栅极阵列的半导体衬底的截面。图1所示衬底的截面垂直于闪存器件的位线。在传统闪存器件中，在衬底10中以垂直于字线的方向形成一系列器件隔离层22(例如浅沟槽隔离(STI))，以限定有源器件区域。然后，在衬底的整个(暴露出的)表面上形成预定厚度的用作隧道氧化物层的氧化硅层12，并形成将被用作浮置栅极的多晶硅层。通过光刻工艺和蚀刻工艺对这种多晶硅层进行图案化，以形成多个浮置栅极或浮置栅极阵列26。
多个浮置栅极26组成存储单元的一部分，其中相邻浮置栅极彼此相隔距离W。由于通过光刻工艺和蚀刻工艺来对浮置栅极26进行一般图案化，所以不容易超过光刻工艺的限制来降低距离W。另外，为了提高器件的集成度，器件隔离层22以及浮置栅极26之间的距离应该较窄，其中所述器件隔离层22用于绝缘相邻的存储单元。然而，由于通过一般STI形成工艺中的光刻工艺来对器件隔离区域图案化，所以难以将器件隔离层22的尺寸和浮置栅极26之间的距离降低为小于预定尺寸(通常称为“临界尺寸”)。如上所述，当浮置栅极26的形成和STI取决于光刻工艺时，必须使用昂贵的曝光设备，从而导致制造成本增加。
另外，在传统闪存器件的制造工艺中，如上所述，在衬底上形成STI，然后通过附加光刻工艺对浮置栅极进行图案化。为了在形成浮置栅极的工艺中防止蚀刻掩模没有对准，必须保证最小对准裕度(margin)。因此，由于STI的宽度和浮置栅极之间的距离必须保持在预定大小，所以如果单独执行光刻工艺，则不能提高器件的集成度。
发明内容
本发明旨在解决上述问题，因此本发明的目的在于提供一种高集成闪存器件，其能够不受光刻工艺的最小线宽的限制，而显著降低器件隔离层的宽度和浮置栅极之间的距离。
本发明的另一目的在于提供一种方法，其通过由一个工艺同时形成器件隔离层和浮置栅极而形成器件隔离层和自对准浮置栅极阵列。
根据本发明的一个方案，提供一种自对准浮置栅极阵列的形成方法。该方法可包括以下步骤：(a)在硅衬底上的第一氧化物层上形成第一牺牲(例如，氮化物)层图案；(b)在所述第一牺牲层图案的侧壁上形成多个第一间隔件(例如，包括氧化物)；(c)选择性去除所述第一牺牲层图案；(d)形成由所述第一间隔件所划分的第二牺牲层图案；(e)去除所述第一间隔件，以暴露出所述第二牺牲层图案之间的衬底表面；(f)将暴露出的衬底表面蚀刻至预定深度，以在衬底中形成多个沟槽；(g)对暴露出的衬底表面进行氧化，以形成多个器件隔离层；(h)在所述第二牺牲层图案结构之间形成多个第二间隔件；(i)选择性去除所述第二牺牲层图案；和(j)形成由所述第二间隔件所划分的多个浮置栅极。
根据上述方法，其中所述第一牺牲层图案仅在两个相邻存储单元的有源器件区域中形成。
根据上述方法，其中在形成所述第二牺牲层图案的步骤中包括以下步骤：在衬底上形成第二牺牲层；和对所述第二牺牲层的上部进行平面化，直至所述第一间隔件的上端暴露出来为止。
根据上述方法，其中去除所述第一间隔件的步骤包括湿蚀刻工艺。
根据上述方法，其中对暴露出的衬底表面进行氧化的步骤包括湿或干热氧化工艺。
根据上述方法，其中在选择性去除所述第二牺牲层图案的步骤中包括以下步骤：在衬底上形成第三间隔件材料，以填充所述第二牺牲层图案中的间隙；和对所述第三间隔件材料进行平面化，直至所述第二牺牲层图案暴露出来为止。
根据上述方法，其中在形成多个浮置栅极的步骤中包括以下步骤：在衬底上沉积浮置栅极材料；和对所述浮置栅极材料进行平面化，直至所述第二间隔件暴露出来为止。
根据上述方法，其中形成第一牺牲层图案的步骤包括蚀刻所述第一牺牲层。
根据上述方法，其中所述第一牺牲层为第一氮化物层。
根据上述方法，其中所述第一间隔件为第一氧化物。
根据上述方法，其中形成第二牺牲层图案的步骤包括：充分地均厚沉积(blanket-deposit)所述第二牺牲层，以填充所述第一间隔件之间的间隔。
根据上述方法，其中形成多个浮置栅极的步骤包括：充分地均厚沉积多晶硅，以填充所述第二间隔件之间的间隔。
根据上述方法，其中所述第二牺牲层为第二氮化物层。
根据上述方法，其中所述第二间隔件为第二氧化物。
根据本发明的另一方案，提供一种包括自对准浮置栅极阵列(例如，由上述方法所形成)的闪存器件。该闪存器件可包括：硅衬底中的多个热氧化硅器件隔离层；和浮置栅极阵列，处于由所述多个器件隔离层所划分的有源器件区域中，在所述浮置栅极阵列中，每个浮置栅极的侧壁与所述器件隔离层自对准。
附图说明
图1是示出传统闪存器件的浮置栅极阵列的剖视图；
图2至图12以结构剖视图按顺序示出根据本发明的自对准浮置栅极阵列的形成方法的工艺；及
图13是根据本发明的包括自对准浮置栅极阵列的闪存器件的剖视图。
具体实施方式
将参照附图详细描述根据本发明的包括自对准浮置栅极阵列的闪存器件和自对准浮置栅极阵列的形成方法的优选实施例。
实施例1
图13示出根据本发明的包括自对准浮置栅极阵列的闪存器件。图13示出与闪存器件的位线垂直的截面。
参照图13，闪存器件包括堆叠栅极，该堆叠栅极包括多个浮置栅极26、绝缘层例如氧化物-氮化物-氧化物(ONO)介电层28、和控制栅极30。这里，器件隔离层22使衬底10中形成的相邻存储单元绝缘。
特别地，不是通过一般的STI制造方法形成器件隔离层22，而是通过对硅衬底进行氧化来形成。另外，通过与浮置栅极26相同的光刻工艺来形成器件隔离层22。因此，浮置栅极26的侧壁与器件隔离层22自对准。
实施例2
以下，将参照图2至图12描述根据本发明的闪存器件的自对准浮置栅极阵列的形成工艺。这里，图2至图12示出与闪存器件的位线垂直的截面。
首先，参照图2，在硅半导体衬底10上连续形成第一氧化物层12和第一牺牲(例如，氮化硅)层14。第一氧化物(氧化硅)层12用作闪存单元的隧道氧化物层，并且可通过传统的湿或干热氧化或者通过传统的化学气相沉积而形成。然后，如图3所示，通过光刻工艺和蚀刻工艺对第一氮化物层14进行图案化。仅在一或多个(例如，两个)相邻存储单元的有源器件区域中形成单一氮化物层图案结构14a。在通过器件隔离层来绝缘多个存储单元的同时，闪存单元阵列可以排列成行。因此，可以仅在两个邻近存储单元区域之间的存储单元区域中形成第一氮化物层图案14a。但是，在行方向上的有源区域可以更替(例如，交替排列形成第一氮化物层图案14a的区域和相邻的第一氮化物层图案结构14a之间的区域)。根据随后的描述将理解，形成第一氮化物层图案14a的区域和未形成第一氮化物层图案14a的相邻区域为单位存储单元区域。第一牺牲(氮化物)层图案14a的边界是器件隔离区域。
然后，如图4所示，在衬底10的整个表面上沉积第二(例如，氧化物)层16。然后，当(在不使用掩模的情况下)在衬底10的整个表面上执行各向异性蚀刻工艺时，如图5所示在第一氮化物层图案14a的侧壁上形成第二氧化物层间隔件16a。在各向异性地去除第二氧化物层16(不包括第二氧化物层间隔件16a)之后，通过附加工艺选择性去除第一氮化物层图案14a。可通过使用磷酸溶液进行湿蚀刻工艺来选择性去除第一氮化物层图案14a。或者，第一牺牲层图案可包括能够相对于第一间隔件材料被选择性蚀刻或去除的多晶硅或其它材料。例如，第一牺牲层图案可包括氧化硅，第一间隔件材料可包括氮化硅。
接下来，在衬底10上将第二牺牲(例如，氮化物)层沉积到足够厚度以填充第二氧化物层间隔件16a之间的间隔或间隙之后，对第二牺牲(例如，氮化物)层的上部进行平面化，直至第二氧化物层间隔件16a的上端暴露为止(例如，使用化学机械抛光(CMP)工艺)。然后，如图6所示，形成由第二氧化物层间隔件16a所划分的(多个)第二牺牲(例如，氮化物)层图案结构18。
之后，去除第二氮化物层图案结构18之间的第二氧化物层间隔件16a。在去除第二氧化物层间隔件16a的工艺中，仅选择性蚀刻氧化物。为了完全去除第二氮化物层图案18之间的狭窄间隙中的氧化物，使用对于氮化物层具有高蚀刻选择比的湿蚀刻溶液。当通过湿蚀刻去除了第二氧化物层间隔件16a时，如图7所示，在第二氮化物层图案结构18之间的间隙20中暴露出衬底10的表面。
然后，如图8所示，使用第二氮化物层图案18作为蚀刻掩模，将通过间隙20所暴露出的衬底表面蚀刻至预定深度，以在衬底10中形成多个沟槽20a。该预定深度可以从1000到5000，优选约1500到约4000
Figure C200610169069D0009085716QIETU
。然后，对通过沟槽20a所暴露出的衬底10的表面(沟槽20a的内壁)进行氧化。优选地，氧化处理包括硅氧化处理(例如，湿或干热氧化)，从而使沟槽20a的内壁上的硅被氧化，并有效填充沟槽20a(参照图9)。这些氧化物层用作器件隔离层22，用于使存储单元彼此绝缘。
接下来，如图10所示，用第三氧化物层来填充在第二氮化物层图案18之间形成的间隙20a。此时，第三氧化物层24可以通过具有高间隙填充特性的化学气相沉积(CVD)工艺(例如，高密度等离子体辅助(HDP)CVD)来形成，并且形成于间隙中以及第二氮化物层图案18上。然后，为了去除在第二氮化物层图案18上沉积的第三氧化物层，执行平面化处理(例如，通过回蚀或化学机械剖光工艺)。其后，当使用对于氧化物层具有高蚀刻选择比的磷酸溶液来选择性去除第二氮化物层图案18。然后，如图11所示，残留了在第二氮化物层图案18之间的间隙20a中掩埋的一部分第三氧化物层，以形成多个间隔件24a。
最后，在衬底10上的氧化物层12上以及由第三氧化物层间隔件24a划分的区域中形成多个浮置栅极26。浮置栅极26优选包括多晶硅层。然后，对多晶硅层进行平面化(例如，通过CMP)直至第三氧化物层间隔件24a的上端暴露出来。通过该操作，如图12所示，形成器件隔离层22和浮置栅极26被自对准的浮置栅极阵列。
然后，形成在浮置栅极与随后的控制栅极之间用作绝缘层的绝缘层，例如ONO介电层28(例如，当介电层28包括氧化硅层或由其构成时，通过CVD；或者，在ONO的情况下通过连续的CVD工艺)。然后，在由第三氧化物层间隔件24a和介电层28所绝缘的浮置栅极阵列26上形成包含多晶硅的控制栅极层30。由此，可对控制栅极层30进行图案化(例如，在行方向上)，并且获得了包括自对准浮置栅极阵列的闪存器件，如图13所示。
根据本发明，无论由给定的制造工艺的设计规则所限定的最小线宽如何，都能够使器件隔离区域的宽度最小化。因此，能够使闪存单元高度集成。特别地，在根据本发明的闪存单元中，由于可通过热氧化方法来形成相邻存储单元之间的器件隔离层，所以器件隔离层的质量可被提高。另外，在与器件隔离层相同的光刻工艺中形成浮置栅极，从而能够获得浮置栅极阵列，其中浮置栅极的侧壁自动对准器件隔离层。
根据本发明，由于浮置栅极不限于最小线宽，所以能够形成高集成闪存单元阵列。特别地，根据本发明的自对准浮置栅极的形成方法可用于任何存储单元结构(例如，NOR型结构或NAND型结构)。
尽管已参照本发明的某些优选实施例示出和描述了本发明，但是对于所属领域技术人员可以理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下可以在形式和细节上进行各种改变。

Claims (15)

1、一种形成浮置栅极阵列的方法，该方法包括以下步骤：
(a)在硅衬底上的第一氧化物层上形成第一牺牲层图案；
(b)在所述第一牺牲层图案的侧壁上形成多个第一间隔件；
(c)选择性去除所述第一牺牲层图案；
(d)形成由所述第一间隔件所划分的第二牺牲层图案；
(e)去除所述第一间隔件，以暴露出所述第二牺牲层图案之间的衬底表面；
(f)将暴露出的衬底表面蚀刻至预定深度，以在衬底中形成多个沟槽；
(g)对暴露出的衬底表面进行氧化，以形成多个器件隔离层；
(h)在所述第二牺牲层图案结构之间形成多个第二间隔件；
(i)选择性去除所述第二牺牲层图案；和
(j)形成由所述第二间隔件所划分的多个浮置栅极。
2、根据权利要求1所述的方法，其中所述第一牺牲层图案仅在两个相邻存储单元的有源器件区域中形成。
3、根据权利要求1所述的方法，其中在形成所述第二牺牲层图案的步骤中包括以下步骤：
在衬底上形成第二牺牲层；和
对所述第二牺牲层的上部进行平面化，直至所述第一间隔件的上端暴露出来为止。
4、根据权利要求1所述的方法，其中去除所述第一间隔件的步骤包括湿蚀刻工艺。
5、根据权利要求1所述的方法，其中对暴露出的衬底表面进行氧化的步骤包括湿或干热氧化工艺。
6、根据权利要求1所述的方法，其中在选择性去除所述第二牺牲层图案的步骤中包括以下步骤：
在衬底上形成第三间隔件材料，以填充所述第二牺牲层图案中的间隙；和
对所述第三间隔件材料进行平面化，直至所述第二牺牲层图案暴露出来为止。
7、根据权利要求1所述的方法，其中在形成多个浮置栅极的步骤中包括以下步骤：
在衬底上沉积浮置栅极材料；和
对所述浮置栅极材料进行平面化，直至所述第二间隔件暴露出来为止。
8、根据权利要求1所述的方法，其中形成第一牺牲层图案的步骤包括蚀刻所述第一牺牲层。
9、根据权利要求1所述的方法，其中所述第一牺牲层为第一氮化物层。
10、根据权利要求1所述的方法，其中所述第一间隔件为第一氧化物。
11、根据权利要求1所述的方法，其中形成第二牺牲层图案的步骤包括：充分地均厚沉积所述第二牺牲层，以填充所述第一间隔件之间的间隔。
12、根据权利要求1所述的方法，其中形成多个浮置栅极的步骤包括：充分地均厚沉积多晶硅，以填充所述第二间隔件之间的间隔。
13、根据权利要求1所述的方法，其中所述第二牺牲层为第二氮化物层。
14、根据权利要求1所述的方法，其中所述第二间隔件为第二氧化物。
15、一种闪存器件，包括：
硅衬底中的多个热氧化硅器件隔离层；和
浮置栅极阵列，处于由所述多个器件隔离层所划分的有源器件区域中，在所述浮置栅极阵列中，每个浮置栅极的侧壁与所述器件隔离层自对准。
CNB2006101690692A 2005-12-20 2006-12-20 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件 Expired - Fee Related CN100466233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050126032A KR100649308B1 (ko) 2005-12-20 2005-12-20 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자
KR1020050126032 2005-12-20

Publications (2)

Publication Number Publication Date
CN1988135A CN1988135A (zh) 2007-06-27
CN100466233C true CN100466233C (zh) 2009-03-04

Family

ID=37713396

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101690692A Expired - Fee Related CN100466233C (zh) 2005-12-20 2006-12-20 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件

Country Status (3)

Country Link
US (1) US20070138538A1 (zh)
KR (1) KR100649308B1 (zh)
CN (1) CN100466233C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9101160B2 (en) 2005-11-23 2015-08-11 The Coca-Cola Company Condiments with high-potency sweetener
US7790541B2 (en) 2007-12-04 2010-09-07 International Business Machines Corporation Method and structure for forming multiple self-aligned gate stacks for logic devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302087A (zh) * 1999-12-09 2001-07-04 株式会社东芝 非易失性半导体存储器件及其制造方法
CN1347147A (zh) * 2000-10-09 2002-05-01 世界先进积体电路股份有限公司 浅沟槽隔离的制造方法
CN1442894A (zh) * 2002-03-06 2003-09-17 联华电子股份有限公司 在快闪存储器元件中形成自行对准掩埋n+型式区域的方法
JP2004214681A (ja) * 2002-12-31 2004-07-29 Dongbu Electronics Co Ltd 不揮発性メモリ素子の製造方法
CN1614787A (zh) * 2003-09-15 2005-05-11 三星电子株式会社 局部长度氮化物sonos器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US6063688A (en) * 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6967140B2 (en) * 2000-03-01 2005-11-22 Intel Corporation Quantum wire gate device and method of making same
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
JP2003168687A (ja) * 2001-11-30 2003-06-13 Nec Electronics Corp 目合わせパターンおよびその製造方法
US6642128B1 (en) * 2002-05-06 2003-11-04 Taiwan Semiconductor Manufacturing Co., Ltd Method for high temperature oxidations to prevent oxide edge peeling
KR100591158B1 (ko) * 2004-06-01 2006-06-19 동부일렉트로닉스 주식회사 반도체 소자의 게이트 전극의 제조 방법
KR100554516B1 (ko) * 2004-06-29 2006-03-03 삼성전자주식회사 반도체 장치의 제조 방법
KR100745609B1 (ko) * 2005-09-02 2007-08-02 삼성전자주식회사 비휘발성 메모리 및 그 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1302087A (zh) * 1999-12-09 2001-07-04 株式会社东芝 非易失性半导体存储器件及其制造方法
CN1347147A (zh) * 2000-10-09 2002-05-01 世界先进积体电路股份有限公司 浅沟槽隔离的制造方法
CN1442894A (zh) * 2002-03-06 2003-09-17 联华电子股份有限公司 在快闪存储器元件中形成自行对准掩埋n+型式区域的方法
JP2004214681A (ja) * 2002-12-31 2004-07-29 Dongbu Electronics Co Ltd 不揮発性メモリ素子の製造方法
CN1614787A (zh) * 2003-09-15 2005-05-11 三星电子株式会社 局部长度氮化物sonos器件及其制造方法

Also Published As

Publication number Publication date
KR100649308B1 (ko) 2006-11-24
US20070138538A1 (en) 2007-06-21
CN1988135A (zh) 2007-06-27

Similar Documents

Publication Publication Date Title
KR100436406B1 (ko) 부유 게이트를 갖는 반도체 기억 장치 및 그 제조 방법
US8946048B2 (en) Method of fabricating non-volatile memory with flat cell structures and air gap isolation
US8546239B2 (en) Methods of fabricating non-volatile memory with air gaps
US9123577B2 (en) Air gap isolation in non-volatile memory using sacrificial films
US8778749B2 (en) Air isolation in high density non-volatile memory
US7554149B2 (en) Flash memory devices comprising pillar patterns and methods of fabricating the same
US7256091B2 (en) Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode
US7498233B2 (en) Method of forming an insulation layer structure having a concave surface and method of manufacturing a memory device using the same
US20090311856A1 (en) Flash memory device having recessed floating gate and method for fabricating the same
US20090098721A1 (en) Method of fabricating a flash memory
US8691703B2 (en) Method of manufacturing semiconductor device
JPWO2006070474A1 (ja) 半導体装置の製造方法
US20070128797A1 (en) Flash memory device and method for fabricating the same
JP2007005380A (ja) 半導体装置
CN101667581A (zh) 一种分栅型埋层浮栅式的非易失性存储单元及其制造方法
US8338878B2 (en) Flash memory device with isolation structure
CN100466233C (zh) 自对准浮置栅极阵列的形成方法及包括该阵列的闪存器件
US6492227B1 (en) Method for fabricating flash memory device using dual damascene process
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
US6995060B2 (en) Fabrication of integrated circuit elements in structures with protruding features
KR20060009437A (ko) 불휘발성 메모리 장치 및 그 제조방법
KR100602126B1 (ko) 플래시 메모리 셀 및 그 제조 방법
KR100622030B1 (ko) 비휘발성 메모리 소자의 제조방법
KR100789610B1 (ko) 플래시 메모리 소자의 제조 방법
US7060561B2 (en) Method for fabricating memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090304

Termination date: 20121220