CN1302539C - 闪存的制造方法 - Google Patents
闪存的制造方法 Download PDFInfo
- Publication number
- CN1302539C CN1302539C CNB021023891A CN02102389A CN1302539C CN 1302539 C CN1302539 C CN 1302539C CN B021023891 A CNB021023891 A CN B021023891A CN 02102389 A CN02102389 A CN 02102389A CN 1302539 C CN1302539 C CN 1302539C
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- memory cell
- circuit region
- cell areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
一种闪存的制造方法,此方法是在基底的存储单元区与周边电路区上形成第一氧化层。然后于第一氧化层上形成第一导体层并定义之,以形成数个浮置栅极,再于存储单元区与周边电路区上依次形成第二氧化层与氮化硅层。接着去除周边电路区上的第一导体层、第二氧化层与氮化硅层,以暴露第一氧化层,然后于存储单元区的氮化硅层上覆盖一层光刻胶层,且以周边电路区的第一氧化层作为牺牲氧化层,进行离子植入步骤,以在周边电路区的基底中形成一掺杂区,然后去除牺牲氧化层与光刻胶层。接着于基底的存储单元区与周边电路区上形成第三氧化层。最后于基底上形成一第二导体层并定义之,以同时形成存储单元区上的控制栅极与周边电路区上的栅极。
Description
技术领域
本发明是有关于一种半导体元件的制造方法,且特别是有关于一种闪存的制造方法。
背景技术
E2PROM是计算机和电子产品所经常使用的存储器元件,其优点是其中所储存的程序和数据,在正常情况下是不会消失的,但若要抹除该些程序和信息,则可利用紫外线照射一段时间,以前所储存的数据便会消失,接着即可再重新烧写新的程序和信息。此外E2PROM进行数据删改时,可以一个位一个位(Bit by Bit)的做,其所存入的数据并不会因为电源的中断而消失,且数据可以进行多次的存入、读出、与清除等的动作。近来,一种称为闪存的E2PROM被发展出来,闪存是以“一块一块(block by block)”方式的记忆清除工作,且速度非常的快,约1到2秒之间即可完成记忆清除工作。较一般E2PROM的速度快,因此可以节省时间与制造上的成本。
通常在制作闪存时也会结合周边电路的制作同时进行,以其缩短工艺时间与简化工艺。例如图1A至图1D是公知一种闪存的造流程剖面图,而且是用以同时制作闪存与周边电路的制造方法。
请参照图1A,在一分为存储单元区102与周边电路区104的基底100上先形成一第一氧化层106。然后存储单元区102与周边电路区104的第一氧化层106上形成一第一导体层108,并定义存储单元区102上的第一导体层,以形成存储单元102的数个浮置栅极(Floating Gate)108a,并于基底100的存储单元区102与周边电路区104上形成一层氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide,简称ONO)层116,ONO栅极间介电层116包含氧化层110,114与在氧化层110,114之间的氮化硅层112。
接着,请参照图1B,去除周边电路区104上的第一导体层108、氧化层110,114与氮化硅层112,以暴露该第一氧化层106。然后于存储单元区102的氧化层114上形成一层光刻胶层122,以周边电路区104的第一氧化层106作为一牺牲氧化层(Sacrificial Oxide)106a,对周边电路区104的基底100作离子植入118,形成一掺杂区120。
然后,请参照图1C,于离子植入后去除牺牲氧化层106a,再利用氧等离子体(O2 Plasma)与硫酸(H2SO4)溶液去除光刻胶层122。但是在去除光刻胶层122时,会在浮置栅极108a暴露出的表面残留聚合物(Polymer)124,且于基底100暴露出的表面形成原始氧化物(Native Oxide)126。浮置栅极108a表面的残留聚合物(Polymer)124会造成元件可靠度降低,另外周边电路区104的基底100表面的原始氧化物(Native Oxide)126也会降低之后形成的栅极氧化层品质。为了解决上述公知的问题,通常是利用氢氟酸(HF)溶液来去除浮置栅极108a与周边电路区104的基底100表面的残留聚合物124与原始氧化物126。然而解决了残留聚合物124与原始氧化物126的问题后,又会发生如图1D所示的问题。
请参照图1D,利用氢氟酸溶液去除残留聚合物124与原始氧化物126后,由于ONO栅极间介电层116的顶层为氧化层114,所以会发生氧化层114被氢氟酸侵蚀,变成比原来氧化层114的厚度薄的氧化层114a,而造成电性上的问题。
发明内容
本发明的目的是提供一种闪存的制造方法,可以完全去除残留聚合物,增进栅极氧化层品质,以及避免ONO介电叠层顶层的氧化层被侵蚀变薄的情形发生。
为达到上述目的,本发明提出一种闪存的制造方法,此方法是在一分为存储单元区与周边电路区的基底上先形成第一氧化层。然后于存储单元区与周边电路区的第一氧化层上形成第一导体层,并定义存储单元区上的第一导体层,以形成数个浮置栅极,并于基底的存储单元区与周边电路区上依次形成第二氧化层与氮化硅层。接着去除周边电路区上的第一导体层、第二氧化层与氮化硅层,以暴露第一氧化层,然后于存储单元区的氮化硅层上形成光刻胶层,且以周边电路区的第一氧化层作为牺牲氧化层,对周边电路区的基底进行一离子植入步骤,以在周边电路区形成一掺杂区,然后去除牺牲氧化层与利用氧等离子体与硫酸溶液去除光刻胶层,但是此时会有残留聚合物与原始氧化物(Native Oxide)形成。因此接着利用氢氟酸溶液去除残留聚合物与原始氧化物。之后利用例如高温氧化(High Temperature Oxide)或湿式快速热氧化法(Wet Rapid Thermal Oxidation,Wet RTO)于基底的存储单元区与周边电路区上形成第三氧化层,其中覆盖存储单元区的第三氧化层为栅极间介电层,而覆盖周边电路区的第三氧化层为栅极氧化层。最后于基底上形成一第二导体层并定义其,以同时形成存储单元区上的控制栅极与周边电路区上的栅极。
本发明是在形成介电叠层时,只形成氧化层与其上层的氮化硅层,因此可以在进行去除残留聚合物与原始氧化层时,避免公知因为介电叠层的顶层为氧化层,而造成顶层被侵蚀变薄的问题。而且,本发明于之后形成介电叠层顶层的氧化层步骤同时形成周边电路区的栅极氧化层,因此不会增加工艺的复杂性与时间,另外,如果栅极氧化层的厚度不够厚,则可以再利用一热氧化法以增加栅极氧化层厚度,且因为介电层顶层下为氮化硅层,故介电层顶层厚度不会因热氧化法变厚。
附图说明
图1A至图1D是公知的一种闪存的制造流程剖面图;
图2A至图2F是依照本发明一较佳实施例一种闪存的制造流程剖面图。
100,200:基底
102,202:存储单元区
104,204:周边电路区
106,110,114,114a,206,210,214:氧化层
106a,206a:牺牲氧化层
108,208:导体层
108a,208a:浮置栅极
112,212:氮化硅层
116:栅极间介电层
118,218:离子植入
120,220:掺杂区
122,222:光刻胶层
124,224:残留聚合物
126,226:原始氧化物
228:栅极氧化层
230a:控制栅极
230b:栅极
具体实施方式
图2A至图2F是依照本发明一较佳实施例一种闪存的制造流程剖面图。
请参照图2A,在一分为存储单元区202与周边电路区204的基底200上先形成一第一氧化层206。然后于存储单元区202与周边电路区204的第一氧化层206上形成一第一导体层208,并定义存储单元区202上的第一导体层208,以形成存储单元区202的数个浮置栅极208a,并于基底200的存储单元区202与周边电路区204上依次形成第二氧化层210与氮化硅层212。
接着,请参照图2B,去除周边电路区202上的第一导体层208、第二氧化层210与氮化硅层212,以暴露第一氧化层206。然后于存储单元区202的氮化硅层212上形成一层光刻胶层222,接着以周边电路区204的第一氧化层206作为牺牲氧化层206a,对周边电路区204的基底200作离子植入218,以形成一掺杂区220,其中掺杂区220例如是阱区。
随后,请参照图2C,于离子植入后去除牺牲氧化层206a,再去除光刻胶层222,去除的方法例如是利用氧等离子体与硫酸溶液。但是在去除光刻胶层222时,会在浮置栅极208a暴露出的表面残留聚合物(Polymer)224,且于基底200暴露出的表面容易形成原始氧化物(Native Oxide)226。浮置栅极208a表面的残留聚合物224会造成元件可靠度降低,另外周边电路区204的基底200表面的原始氧化物226也会降低之后形成的栅极氧化层品质。因此必须利用氢氟酸(HF)溶液去除浮置栅极208a与周边电路区204的基底200表面的残留聚合物224与原始氧化物226。
然后,请参照图2D,利用氢氟酸溶液进行一清洁基底200表面的步骤,以去除残留聚合物224与原始氧化物226后,由于介电层的顶层为氮化硅层212,因此不会发生公知因为栅极间介电层的顶层为氧化层,而造成顶层被侵蚀变薄的问题。
之后,请参照图2E,利用例如高温氧化(High Temperature Oxide)或湿式快速热氧化法(Wet Rapid Thermal Oxidation,Wet RTO)于基底200的存储单元区202与周边电路区204上形成一层第三氧化层,其中覆盖存储单元区202的第三氧化层为一栅极间介电层214,而覆盖周边电路区204的第三氧化层为一栅极氧化层228。由于栅极间介电层214与栅极氧化层228可同时形成,因此可以大幅降低工艺时间,并简化工艺。此外,如果栅极氧化层228的厚度不够厚,则可以再利用一热氧化法(Thermal Oxidation)使栅极氧化层228的厚度增加,而且因为栅极间介电层214的下层为一氮化硅层212,所以栅极间介电层214并不会随着热氧化法的进行而变厚。
最后,请参照图2F,于基底200上形成一第二导体层,经由定义可以同时形成存储单元区202上的控制栅极230a,以及周边电路区204上的栅极230b。
综上所述,本发明的特征包括:
1.本发明在形成介电叠层时,先形成氧化层与其上层的氮化硅层。当周边电路区的离子植入步骤施行后,再于氮化硅层上形成另一氧化硅层。由于氮化硅层不会受到清洗光刻胶残余物与原生氧化层的清洗液(蚀刻液)的侵蚀,因此,在进行周边电路区的离子植入步骤后,以等离子体与硫酸去除覆盖于存储单元区的光刻胶层后,可以进一步使用清洗液,例如是氢氟酸将光刻胶残余物与基底上所形成的原生氧化层去除。因此,本发明可以在进行去除将光刻胶残余物与原始氧化层完全去除,也可以避免公知方法中因为去除光刻胶残余物与原始氧化层所面临的顶层被侵蚀变薄的问题。
2.本发明在形成介电叠层顶层的第三氧化层步骤的同时,也形成周边电路区的栅极氧化层,因此可以大幅降低工艺时间,并简化工艺。
3.本发明中同时形成的介电叠层顶层氧化层与栅极氧化层如果所需的厚度差异较大时,则可以再利用一热氧化法以增加栅极氧化层厚度,且因为介电层顶层的氧化层的下一层为氮化硅层,故介电层顶层的氧化层厚度不会因热氧化法变厚。
Claims (14)
1、一种闪存的制造方法,其特征是,该方法包括:
提供一基底,且该基底分为一存储单元区与一周边电路区;
于该基底的该存储单元区与该周边电路区上形成一第一氧化层;
于该存储单元区与该周边电路区的该第一氧化层上形成一第一导体层;
定义该存储单元区上的该第一导体层,以形成该存储单元区的多个浮置栅极;
于该基底的该存储单元区与该周边电路区上依次形成一第二氧化层与一氮化硅层;
去除该周边电路区上的该第一导体层、该第二氧化层与该氮化硅层,以暴露该第一氧化层;
于该存储单元区的该氮化硅层上形成一光刻胶层;
以该第一氧化层作为一牺牲氧化层,对该基底进行一离子植入步骤,以在该周边电路区形成一掺杂区;
去除该牺牲氧化层;
去除该光刻胶层;
于该基底的该存储单元区与该周边电路区上形成一第三氧化层;
于该基底上形成一第二导体层;以及
定义该第二导体层,以同时形成该存储单元区上的一控制栅极与该周边电路区上的一栅极。
2、如权利要求1所述的闪存的制造方法,其特征是,形成该第三氧化层的方法包括高温氧化法。
3、如权利要求2所述的闪存的制造方法,其特征是,形成该第三氧化层的步骤后,更包括一热氧化步骤,用以增加该栅极氧化层的厚度。
4、如权利要求1所述的闪存的制造方法,其特征是,形成该第三氧化层的方法包括湿式快速热氧化法。
5、如权利要求4所述的闪存的制造方法,其特征是,形成该第三氧化层的步骤后,更包括一热氧化步骤,增加该栅极氧化层的厚度。
6、如权利要求1所述的闪存的制造方法,其特征是,该离子植入步骤所形成的该掺杂区为一阱区。
7、如权利要求1所述的闪存的制造方法,其特征是,该去除该光刻胶层的方法利用氧等离子体与硫酸溶液。
8、如权利要求1所述的闪存的制造方法,其特征是,该去除该光刻胶层的步骤后,更包括利用氢氟酸溶液进行一清洁步骤。
9、一种闪存的制造方法,其特征是,该方法包括:
提供一基底,且该基底分为一存储单元区与一周边电路区;
于该基底的该存储单元区与该周边电路区上形成一第一氧化层;
于该存储单元区上形成多个浮置栅极;
于该基底的该存储单元区上依次形成一第二氧化层与一氮化硅层;
以形成于该存储单元区中的一光刻胶层作为掩模,对该基底的该周边电路区进行一离子植入步骤;
去除该光刻胶层与该周边电路区中的该第一氧化层;
同时于该存储单元区中形成一栅极介电层的一顶氧化层以及于该周边电路区中形成一栅极氧化层;以及
于该存储单元区上形成多个控制栅极以及于该周边电路区上形成多个栅极。
10、如权利要求9所述的闪存的制造方法,其特征是,同时于该存储单元区中形成该栅极介电层的该顶氧化层以及于该周边电路区中形成的该栅极氧化层是通过高温氧化法与湿式快速热氧化法其中之一。
11、如权利要求9所述的闪存的制造方法,其特征是,于该存储单元区上形成该些控制栅极以及于该周边电路区上形成该些栅极的该步骤,包括:
于该基底上形成一导体层;以及
定义该导体层。
12、如权利要求9所述的闪存的制造方法,其特征是,该去除该光刻胶层的方法是利用氧等离子体与硫酸溶液。
13、如权利要求9所述的闪存的制造方法,其特征是,去除该第一氧化层与该光刻胶层的该步骤后,更包括去除一光刻胶残留物与一原生氧化层。
14、如权利要求13所述的闪存的制造方法,其特征是,去除该光刻胶残留物与该原生氧化层包括利用氢氟酸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021023891A CN1302539C (zh) | 2002-01-24 | 2002-01-24 | 闪存的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021023891A CN1302539C (zh) | 2002-01-24 | 2002-01-24 | 闪存的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1434502A CN1434502A (zh) | 2003-08-06 |
CN1302539C true CN1302539C (zh) | 2007-02-28 |
Family
ID=27627542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021023891A Expired - Fee Related CN1302539C (zh) | 2002-01-24 | 2002-01-24 | 闪存的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1302539C (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100572327B1 (ko) | 2004-07-06 | 2006-04-18 | 삼성전자주식회사 | 불휘발성 메모리 소자의 터널링 절연막을 형성하는 방법 |
CN103258731B (zh) * | 2013-05-07 | 2015-12-02 | 上海华力微电子有限公司 | 避免硅衬底表面损伤的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316293B1 (en) * | 1997-12-18 | 2001-11-13 | Advanced Micro Devices, Inc. | Method of forming a nand-type flash memory device having a non-stacked gate transistor structure |
US20010045590A1 (en) * | 2000-05-26 | 2001-11-29 | Takashi Kobayashi | Nonvolatile semiconductor memory device and process for producing the same |
-
2002
- 2002-01-24 CN CNB021023891A patent/CN1302539C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6316293B1 (en) * | 1997-12-18 | 2001-11-13 | Advanced Micro Devices, Inc. | Method of forming a nand-type flash memory device having a non-stacked gate transistor structure |
US20010045590A1 (en) * | 2000-05-26 | 2001-11-29 | Takashi Kobayashi | Nonvolatile semiconductor memory device and process for producing the same |
Also Published As
Publication number | Publication date |
---|---|
CN1434502A (zh) | 2003-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1106042C (zh) | 形成快闪存储器的浮置栅极的方法 | |
CN1881534A (zh) | 制造闪存器件的浮动栅的方法 | |
CN101174593A (zh) | 分离栅极快闪存储器的制造方法 | |
CN1302539C (zh) | 闪存的制造方法 | |
CN1201388C (zh) | 快闪存储器的制造方法 | |
CN1610089A (zh) | 改善微笑效应的浅沟渠隔离结构的制造方法 | |
CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
CN1286170C (zh) | 闪存的制造方法 | |
CN100550305C (zh) | 闪速存储器件 | |
CN1275322C (zh) | 只读存储器的制造方法 | |
US6887756B2 (en) | Method of forming flash memory with protruded floating gate | |
CN1309053C (zh) | 闪速存储器的制造方法 | |
CN1277308C (zh) | 同时制造闪存元件及模拟电容器的方法 | |
CN1224080C (zh) | 闪存中浮置栅极的制作方法 | |
CN1133215C (zh) | 只读存储器及其制造方法 | |
CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
US7608505B2 (en) | Method of manufacturing non-volatile memory device | |
CN1174490C (zh) | 具有双顶氧化层的氮化物只读存储单元结构及其制造方法 | |
CN1136617C (zh) | 具有高耦合率永久性存储器及其制造方法 | |
CN1231961C (zh) | 去除高密度等离子体介电层缺陷的方法 | |
CN100346471C (zh) | 闪存存储元件的制造方法 | |
CN1263147C (zh) | 具有高介电常数隧穿介电层只读存储器的结构与制造方法 | |
CN1302553C (zh) | 分离栅极快闪存储器单元及其制作方法 | |
US6841446B2 (en) | Fabrication method for a flash memory device | |
US6723603B2 (en) | Method of utilizing fabrication process of poly-Si spacer to build flash memory with 2bit/cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070228 Termination date: 20210124 |
|
CF01 | Termination of patent right due to non-payment of annual fee |