CN1610089A - 改善微笑效应的浅沟渠隔离结构的制造方法 - Google Patents

改善微笑效应的浅沟渠隔离结构的制造方法 Download PDF

Info

Publication number
CN1610089A
CN1610089A CN200310108058.XA CN200310108058A CN1610089A CN 1610089 A CN1610089 A CN 1610089A CN 200310108058 A CN200310108058 A CN 200310108058A CN 1610089 A CN1610089 A CN 1610089A
Authority
CN
China
Prior art keywords
layer
isolation structure
oxide layer
substrate
shallow slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200310108058.XA
Other languages
English (en)
Other versions
CN1277302C (zh
Inventor
萧宇成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN200310108058.XA priority Critical patent/CN1277302C/zh
Priority to US10/967,155 priority patent/US20050085048A1/en
Publication of CN1610089A publication Critical patent/CN1610089A/zh
Application granted granted Critical
Publication of CN1277302C publication Critical patent/CN1277302C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

本发明提供一种改善微笑效应的浅沟渠隔离结构的制造方法，其在一基底表面沉积一氧化层与氮化硅层后，利用蚀刻技术形成浅沟渠，再在浅沟渠与基底表面中沉积一薄多晶硅层，接着进行氧化步骤，以在浅沟渠表面形成衬氧化层，同时并将该薄多晶硅层转变为氧化硅层，最后在该基底表面形成一氧化物层以形成浅沟渠隔离结构，以确保浮动栅极与栅氧化层与门氧化层与基底间的耦合面积，改善内存中常见的微笑效应与漏电的发生，使得当组件尺寸日渐缩小的要求下，仍可保持元件的特性，并提升产品的成品率。

Description

改善微笑效应的浅沟渠隔离结构的制造方法
技术领域
本发明涉及一种半导体组件的制造方法，尤其涉及一种可改善微笑效应的浅沟渠隔离结构的制造方法。
背景技术
闪存组件近年来已成为重要的非挥发性存储元件，主要是因闪存具有低消耗功率，存取速度快等优点，特别适用在笔记型计算机、个人型电子记事簿、数字相机等电子设备。
当组件尺寸愈作愈小，集成度愈来愈高的情况下，现今分离栅极的闪存普遍采取如图1所示的浅沟渠隔离(shallow trench isolation，STI)的方式，以作为组件间的隔离区，其形成的方式是在基底30中形成浅沟渠，利用热氧化制程，在浅沟渠中形成一衬氧化层(liner oxide)32与氧化物34，以形成浅沟隔离结构36；但在基底表面主动区形成的氧化层，在后续的高温热氧化制程时，会有氧原子进入栅氧化层与浮动栅极的界面，造成浮动栅极与基底间耦合面积变小，形成所谓的微笑效应(smiling effect)，这是因为进行任何的氧化制程时，尤其是薄多晶硅层氧化的步骤，时间较长且由于浅沟渠隔离结构的缘故，使上述的界面一直曝露在外。
在传统的半导体制造方法中，因热氧化制程而在半导体基底上所造成的微笑效应，不仅影响组件的稳定性，使得难以制作较小的半导体组件，更降低组件的成品率及电性品质。
发明内容
本发明所要解决的技术问题在于，提供一种改善微笑效应的浅沟渠隔离结构的制造方法，其在蚀刻形成浅沟渠后，在浅沟渠表面形成一薄多晶硅层，可确保浮动栅极与基底间的耦合面积，减少微笑效应的发生。
为了解决上述技术问题，本发明在一基底表面完成氧化层与氮化硅层等结构后，蚀刻形成浅沟渠，接着沉积一薄多晶硅层，再进行热氧化步骤从而形成一衬氧化层，同时该薄多晶硅层也会转变为氧化硅层，最后再于基底表面形成一氧化物层，以在基底中形成浅沟渠隔离结构。
本发明利用该薄多晶硅层可减少形成分离栅极闪存时，浮动栅极与下方耦合氧化层间耦合面积变小，即微笑效应的发生，而氧化层则可降低浅沟渠隔离结构漏电的问题，以增加产品的特性及电性品质，并可提升产品的成品率。
下面结合附图及具体实施方式对本发明进行进一步的说明。
附图说明
图1为现有的发生微笑效应的浅沟渠隔离结构的剖面图。
图2至图7为本发明的可改善微笑效应的浅沟渠隔离结构的制造方法的各步骤剖面示意图。
标号说明
10基底
12氧化层
14氮化硅层
16浅沟渠
18薄多晶硅层
18’氧化硅层
20衬氧化层
22氧化物层
24浅沟渠隔离结构
30基底
32衬氧化层
34氧化物
36浅沟隔离结构
具体实施方式
请参阅图2所示，首先提供一基底10，接着在该基底10上沉积一氧化层12，在该氧化层12表面再沉积一氮化硅层14，其中该氧化层12可为二氧化硅；接着在该基底10上进行浅沟渠隔离制程，如图3所示，在基底10上形成一图案化的光刻层(图中未示)，以该图案化光刻层为光刻，利用蚀刻制程蚀刻氮化硅层14、氧化层12与基底10，在基底10中形成浅沟渠16，并定义出主动区域，而形成浅沟渠的方法是以干式蚀刻的方法，形成一凹入基底10内的结构。
去除光刻层后，请参阅图4所示，在基底10与浅沟渠16表面，形成一薄多晶硅层18，其中该薄多晶硅层18是以化学气相沉积(CVD)的方法，沉积一厚度约50埃的薄多晶硅层；接着利用热氧化的方法，在基底10与浅沟渠16表面形成如图5所示的衬氧化层20，形成该衬氧化层20的同时亦将该薄多晶硅层18完全氧化而转变为氧化硅层18’，以在基底10及浅沟渠16表面形成一厚度为225埃的氧化层(氧化硅层18’与衬氧化层20)，其中先在该浅沟渠16中形成的薄多晶硅层18可有效抑制微笑效应的发生，而衬氧化层20则可降低后续形成浅沟渠隔离结构的漏电问题。
请参阅图6，在基底10表面形成一氧化物层22，使得氧化物层22填满浅沟渠16与基底10表面，其中氧化物层22可利用高密度电浆沉积的方式形成，而氧化物层22则可为未掺杂的硅玻璃(undoped silicate glass，USG)；最后如图7所示再去除基底10表面多余的氧化物层22、氮化硅层14与氧化层12，以形成浅沟渠隔离结构24，其中该去除氧化物22、氮化硅层14与氧化层12的方法，可利用化学机械研磨或电浆蚀刻的方式完成。
接着可在基底10上继续制作集成电路各组件的后续半导体制程，以形成一具有栅极、源极与汲极等半导体组件的结构。
因此，本发明在基底表面形成浅沟渠后，先沉积一薄多晶硅层，以覆盖浅沟渠表面，再利用热氧化制程形成氧化层时，将该薄多晶硅层转变成氧化硅层，利用该薄多晶硅层可减少形成分离栅极闪存时，浮动栅极与下方耦合氧化层间耦合面积变小，即微笑效应的发生，而氧化层则可降低浅沟渠隔离结构漏电的问题，以增加产品的特性及电性品质，并可提升产品的成品率。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在于使本领域内普通技术人员能够了解本发明的内容并据此实施，本发明并不仅局限于上述具体实施方式，即凡依本发明所揭示的精神所作的等同变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (10)

1、一种改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，包括下列步骤：
提供一基底，其上依序沉积一氧化层与氮化硅层；
再于该基底表面形成一图案化光刻层；
以该图案化光刻层为光刻，蚀刻该氮化硅层、氧化层与基底，以形成浅沟渠，而后去除该光刻层；
在该基底与该浅沟渠表面形成一薄多晶硅层；
再在该薄多晶硅层表面形成一衬氧化层；及
在该基底表面形成一氧化物层，使其填满该浅沟渠，并去除该基底表面多余的该氧化物层、氮化硅层与氧化层，以形成浅沟渠隔离结构。
2、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中所述的蚀刻方法可为干式蚀刻。
3、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中该薄多晶硅层是以化学气相沉积形成。
4、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中该薄多晶硅层的厚度小于50埃。
5、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中形成该衬氧化层的步骤中，同时可将该薄多晶硅层转变为氧化硅层。
6、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中该衬氧化层是以高温热氧化法形成。
7、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中该衬氧化层的厚度为225埃。
8、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中所述的氧化物层是以高密度电浆沉积法形成的。
9、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中该氧化物可为未掺杂的硅玻璃。
10、根据权利要求1所述的改善微笑效应的浅沟渠隔离结构的制造方法，其特征在于，其中形成浅沟渠隔离结构步骤后，还可在该基底上继续制作集成电路各组件的后续半导体制程。
CN200310108058.XA 2003-10-21 2003-10-21 改善微笑效应的浅沟槽隔离结构的制造方法 Expired - Fee Related CN1277302C (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200310108058.XA CN1277302C (zh) 2003-10-21 2003-10-21 改善微笑效应的浅沟槽隔离结构的制造方法
US10/967,155 US20050085048A1 (en) 2003-10-21 2004-10-19 Method of fabricating shallow trench isolation with improved smiling effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200310108058.XA CN1277302C (zh) 2003-10-21 2003-10-21 改善微笑效应的浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN1610089A true CN1610089A (zh) 2005-04-27
CN1277302C CN1277302C (zh) 2006-09-27

Family

ID=34558458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200310108058.XA Expired - Fee Related CN1277302C (zh) 2003-10-21 2003-10-21 改善微笑效应的浅沟槽隔离结构的制造方法

Country Status (2)

Country Link
US (1) US20050085048A1 (zh)
CN (1) CN1277302C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263019A (zh) * 2010-05-25 2011-11-30 科轩微电子股份有限公司 自对准沟槽式功率半导体结构的制造方法
CN102760682A (zh) * 2011-04-28 2012-10-31 南亚科技股份有限公司 形成沟槽隔离物的方法、半导体组件的制造方法
CN103296029A (zh) * 2013-06-06 2013-09-11 中国科学院微电子研究所 一种凹槽式的硅纳米晶存储器及其制作方法
CN103594414A (zh) * 2012-08-17 2014-02-19 华邦电子股份有限公司 沟槽隔离结构及其形成方法
CN105514022A (zh) * 2015-12-31 2016-04-20 上海华虹宏力半导体制造有限公司 在沟槽内部表面形成场氧化硅的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544216B2 (en) * 2007-02-09 2009-06-09 Milliken & Company Unsubstituted and polymeric lactone colorants for coloring consumer products
CN103390574B (zh) * 2012-05-11 2015-08-05 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法和cmos的制造方法
KR102047097B1 (ko) 2012-10-25 2019-11-20 삼성전자주식회사 반도체 장치의 제조방법
KR102404642B1 (ko) 2015-07-17 2022-06-03 삼성전자주식회사 반도체 소자 및 이의 제조방법
KR102459430B1 (ko) * 2018-01-08 2022-10-27 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
US6277710B1 (en) * 1999-11-15 2001-08-21 Chartered Semiconductor Manufacturing Ltd. Method of forming shallow trench isolation
US6468853B1 (en) * 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US20040142562A1 (en) * 2003-01-16 2004-07-22 Zhen-Long Chen Method of fabricating a shallow trench isolation structure

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263019A (zh) * 2010-05-25 2011-11-30 科轩微电子股份有限公司 自对准沟槽式功率半导体结构的制造方法
CN102263019B (zh) * 2010-05-25 2014-03-12 科轩微电子股份有限公司 自对准沟槽式功率半导体结构的制造方法
CN102760682A (zh) * 2011-04-28 2012-10-31 南亚科技股份有限公司 形成沟槽隔离物的方法、半导体组件的制造方法
CN103594414A (zh) * 2012-08-17 2014-02-19 华邦电子股份有限公司 沟槽隔离结构及其形成方法
CN103594414B (zh) * 2012-08-17 2016-05-04 华邦电子股份有限公司 沟槽隔离结构及其形成方法
CN103296029A (zh) * 2013-06-06 2013-09-11 中国科学院微电子研究所 一种凹槽式的硅纳米晶存储器及其制作方法
CN103296029B (zh) * 2013-06-06 2015-07-15 中国科学院微电子研究所 一种凹槽式的硅纳米晶存储器及其制作方法
CN105514022A (zh) * 2015-12-31 2016-04-20 上海华虹宏力半导体制造有限公司 在沟槽内部表面形成场氧化硅的方法
CN105514022B (zh) * 2015-12-31 2018-04-17 上海华虹宏力半导体制造有限公司 在沟槽内部表面形成场氧化硅的方法

Also Published As

Publication number Publication date
CN1277302C (zh) 2006-09-27
US20050085048A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
CN1855467B (zh) 半导体装置及其制造方法
CN1277302C (zh) 改善微笑效应的浅沟槽隔离结构的制造方法
CN1770428A (zh) 制造快闪存储器件的方法
US5500382A (en) Self-aligned contact process
CN103811307B (zh) 半导体器件及其形成方法
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
EP0743678B1 (en) Planar isolation in integrated circuits
JP2001203284A (ja) フラッシュメモリ素子の製造方法
CN101826465B (zh) 在自对准硅化物过程中防止侧壁阻挡层下方缝隙的方法
CN101859725B (zh) 一种通过改善浅沟槽绝缘结构的边缘形成晶片的方法
CN1400638A (zh) 可去除蚀刻制程后的残留聚合物及降低氧化物损失的方法
CN1233033C (zh) 减少隔离元件对于有源区域的应力与侵蚀效应的方法
CN1485886A (zh) 形成凹槽栅极轮廓的方法
CN1241248C (zh) 降低浅沟渠隔离侧壁氧化层应力的方法
CN1324672C (zh) 浅沟渠隔离结构及其制造方法
CN1700439A (zh) 能降低边缘效应的浅沟槽隔离工艺
CN100394552C (zh) 接触窗开口的形成方法与半导体元件的制造方法
CN1302539C (zh) 闪存的制造方法
CN1349250A (zh) 以镶嵌工艺形成栅极的方法
CN103094188A (zh) 一种制作芯片上熔丝窗口的方法及熔丝窗口
CN1825557A (zh) 减小浅沟槽隔离中边沟深度的方法
CN1180467C (zh) 一种后浅槽隔离工艺方法
CN1428834A (zh) 浅沟渠隔离的制造方法
CN100468697C (zh) 半导体元件的制造方法
CN1392603A (zh) 改善浅沟槽隔离区的漏电流和崩溃电压的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060927

Termination date: 20091123