CN102760682A - 形成沟槽隔离物的方法、半导体组件的制造方法 - Google Patents

形成沟槽隔离物的方法、半导体组件的制造方法 Download PDF

Info

Publication number
CN102760682A
CN102760682A CN2011103202618A CN201110320261A CN102760682A CN 102760682 A CN102760682 A CN 102760682A CN 2011103202618 A CN2011103202618 A CN 2011103202618A CN 201110320261 A CN201110320261 A CN 201110320261A CN 102760682 A CN102760682 A CN 102760682A
Authority
CN
China
Prior art keywords
groove
substrate
layer
isolation object
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103202618A
Other languages
English (en)
Inventor
施信益
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102760682A publication Critical patent/CN102760682A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本申请公开了一种形成沟槽隔离物的方法，包括提供基底，包括沟槽；在沟槽中形成多晶硅层；及对基底进行处理制程，使多晶硅层转换成隔离层，且调整处理制程使沟槽相对侧壁的隔离层扩大至彼此接触，使隔离层填满沟槽。

Description

形成沟槽隔离物的方法、半导体组件的制造方法
技术领域
本发明系有关于一种半导体集成电路的制作方法，特别是有关于一种于半导体组件中形成浅沟槽隔离物的方法。
背景技术
先进的集成电路是由数以百万计的组件所组成，例如形成于半导体基底中的晶体管和电容器。各独立的组件是通过各种的隔离技术(例如局部氧化层(LOCOS)、凹槽式局部氧化层(recessedLOCOS)和沟槽隔离)与其它组件隔离。
局部氧化层(LOCOS)隔离技术是最常用来隔离金氧半导体组件d技术。图1显示了一般的局部氧化层(LOCOS)隔离。在局部氧化层(LOCOS)隔离制程中，氮化硅罩幕106和垫氧化层104是用来选择性的成长硅基底102中的隔离区108(即场氧化区)。然而，局部氧化层(LOCOS)隔离技术具有以下问题：氧化步骤消耗相当数量邻接隔离区108的硅。此现象称为鸟嘴120。鸟嘴120的优点是其帮助减少相邻晶体管的漏电流(Ioff)。然而，产生鸟嘴120具有以下问题：隔离区108的尺寸增加，因此减少可用作主动区的硅(即减少组件密度)。局部氧化层(LOCOS)隔离技术的另一缺点为：大约45％的隔离区108是成长在硅基底102上的，从而导致不平坦的轮廓，进而对后续的制程步骤(微影制程)造成负面的影响。根据上述理由，局部氧化层(LOCOS)隔离技术不适合用作制作先进超大尺寸集成电路(ultra large scale integrated circuit)。
凹槽式局部氧化层(LOCOS)隔离技术类似于局部氧化层(LOCOS)隔离技术，两者的差异在于凹槽式局部氧化层隔离技术在氧化步骤之前，蚀刻硅基底形成凹槽。然后进行氧化步骤，在蚀刻的区域形成氧化物，由此形成相对平坦的隔离区。然而，凹槽式局部氧化层(LOCOS)隔离技术由于会形成鸟嘴，仍会有一些程度的不平坦轮廓和侧向侵蚀的问题。
沟槽隔离技术是目前广受注目的隔离技术。在沟槽隔离制程中，首先，如图2所示，使用硬式罩幕层204作为罩幕，蚀刻硅基底202形成沟槽或凹槽。接着在基底202上方沉积氧化层206且填满沟槽。对沉积的氧化层206进行回蚀刻制程，以形成大体上和硅基底202共面的隔离结构。
沟槽隔离制程相较于局部氧化层(LOCOS)隔离技术为较佳的制程，理由是其所需的基底区域较少，且因此可形成高密度集成电路。此外，浅沟槽隔离制程一般可产生平坦的轮廓，而改进后续的制程步骤(例如微影制程)。
为了提供良好的隔离能力，沟槽隔离一般填入例如氧化硅的隔离物，氧化硅可以下列方法形成：化学气相沉积法、溅镀法或旋转涂布沉积制程(spin-on deposition process)，均匀的沉积旋转涂布绝缘物(spin-on insulator，SOI)或旋转涂布介电物(spin-ondielectrics，SOD)。旋转涂布介电物材料(通常在反应后以氧化硅的形式存在)相较于沉积制程在形成绝缘材料上具有较低的风险。旋转涂布介电物(SOD)技术使用高温氧化制程反应形成氧化硅。然而，旋转涂布介电物(SOD)技术填入制程需要氮化硅衬层和氧化硅衬层，因此，包括以上两衬层的旋转涂布介电物(SOD)填入制程无法用于宽度小于15nm的沟槽隔离制程。根据上述，需要新颖的沟槽隔离技术。
发明内容
根据上述，本发明提供一种形成沟槽隔离物的方法，包括提供基底，包括沟槽；在沟槽中形成多晶硅层；及对基底进行处理制程，使多晶硅层转换成隔离层，且调整处理制程使沟槽相对侧壁的隔离层扩大至彼此接触，使隔离层填满沟槽。
本发明提供一种半导体组件的制造方法，包括：提供基底，包括沟槽；在沟槽中形成多晶硅层；对基底进行氧化制程，使多晶硅层转换成氧化硅层，且调整氧化制程使沟槽相对侧壁的氧化硅层扩大至彼此接触，使氧化硅层填满沟槽；及移除沟槽外的氧化硅层。
为让本发明的特征能更明显易懂，下文特举实施例，并配合所附图式作详细说明。
附图说明
图1显示了一般的局部氧化层(LOCOS)隔离物；
图2显示了一般的浅沟槽隔离物；
图3A～图3B显示了形成沟槽隔离物的方法；
图4A～图4D显示了根据本发明一实施例的形成沟槽隔离物的方法。
主要组件符号说明
具体实施方式
以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来揭示使用实施例的特定方法，而不用来限定所公开的范围。
以下文中的“一实施例”是指与本发明至少一实施例相关的特定图样、结构或特征。因此，以下“在一实施例中”的叙述并不是指同一实施例。另外，在一个或多个实施例中的特定图样、结构或特征可以适当的方式结合。值得注意的是，本说明书的图式并未按照比例绘示，其仅用来揭示本发明。
以下根据图3A～图3B揭示形成沟槽隔离物的方法。首先，请参照图3A，提供例如硅的半导体基底302。将基底302图案化以形成沟槽304。然后，请参照图3B，对半导体基底302进行氧化步骤，以在沟槽304中形成氧化层306。值得注意的是，当进行氧化的时候，半导体基底302的材料因氧化而扩大，因此沟槽304会填满氧化层306，以形成沟槽隔离物310。上述形成沟槽隔离物310的方法可用在宽度小于15nm的沟槽304。然而，此方法具有以下缺点：氧化沟槽304中基底302的步骤会消耗主动区308的基底302材料。因此，可用来形成主动组件的主动区308会缩小，影响到组件的积集度。
以下根据图4A～图4D揭示根据本发明一实施例的形成沟槽隔离物的方法。提供基底402。基底402可以是半导体基底，例如硅、砷化镓、蓝宝石、玻璃或类似的材料。在本发明一较佳实施例中，基底402是由硅所组成。然后，在基底402上形成罩幕层404。罩幕层404可以为氮化硅、氧化硅、氮化硅和氧化硅的堆栈层或其它钝化(passivation)材料。在本发明一较佳实施例中，罩幕层404可以由氮化硅组成。然后，以微影和蚀刻制程对罩幕层404进行图案化，然后以图案化罩幕层404作为罩幕，蚀刻基底402以形成沟槽406。以30nm技术作为范例，沟槽406的宽度约为15nm。对于更先进的技术，沟槽406的宽度可小于15nm(例如12nm、10nm、8nm、5nm或更小的宽度)。请参照图4B，在罩幕层404和沟槽406的侧壁和底部上形成均匀且较厚的多晶硅层408。在本发明一较佳实施例中，多晶硅层408的厚度范围约为3～7nm。多晶硅层408可以物理气相沉积法(PVD)或化学气相沉积法(CVD)形成。低压化学气相沉积法(LPCVD)是形成多晶硅层408的较佳方法，理由是其可以形成较均匀的多晶硅层。多晶硅是以和硅相关的气体(例如硅烷和二氯硅烷)分解形成，其温度范围约为600C～800℃，其压力可以为常压或低压(例如100～200mili torr)。
接着，如图4C所示，对多晶硅层408进行处理，以转换成隔离层412。特别是，在处理的时候，多晶硅层408因处理而扩大，因此沟槽406填满隔离层412，以形成沟槽隔离物414。值得注意的是，上述处理步骤进行至相对沟槽侧壁上的隔离层412相接触，以填满沟槽406。在本发明一较佳实施例中，多晶硅层408进行热氧化，以完全将多晶硅层408转换成填满沟槽406的氧化物。上述转换制程可采用例如蒸气氧化的湿氧化制程，其温度可约介于900℃～1000℃之间。在本发明另一实施例中，可对多晶硅层408进行氮化，以完全将多晶硅层408转换成填满沟槽406的氮化物。以30nm技术，沟槽406的宽度约为15nm作为范例，多晶硅层的厚度范围较佳地约为3～7nm。氧化制程的制程条件为：温度约为700℃～1000℃，制程时间约为30分钟～120分钟，制程室中可充满氧气或水蒸气。更进一步，可调整处理制程和隔离层412的厚度，使主动区410的基底材料在形成隔离层412的过程中不会被消耗，且组件的积集度也不会被影响。更进一步，可调整处理制程的制程条件，使沟槽隔离物中不具有缝隙，因此沟槽隔离物414可提供良好的隔离特性。
然后，请参照图4D，进行研磨或蚀刻制程，以移除沟槽406外的隔离层412和罩幕层404，以完成沟槽隔离物414的制作。值得注意的是，为简洁，以上仅描述了一个沟槽隔离物414的制作。事实上，本发明包括在基底402中形成多个沟槽隔离物414。
本发明形成沟槽隔离物的方法具有以下优点：第一，本发明形成沟槽隔离物的方法可运用在30nm以下的技术(沟槽宽度小于15nm)，且提供良好的隔离特性。第二，本发明形成沟槽隔离物的方法不会消耗主动区的基底材料，所以组件的积集度不会被影响。
虽然本发明已公开了上述较佳实施例，但本发明并不限于此，本领域技术人员应当理解，在不脱离本发明的精神和范围的情况下，可对本发明作更动与润饰，因此本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (20)

1.一种形成沟槽隔离物的方法，包括：
提供基底，所述基底包括沟槽；
在所述沟槽中形成多晶硅层；及
对所述基底进行处理制程，使所述多晶硅层转换成隔离层，且调整所述处理制程使所述沟槽相对侧壁的隔离层扩大至彼此接触，使所述隔离层填满所述沟槽。
2.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述处理制程是氧化制程。
3.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述处理制程是氮化制程。
4.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述沟槽的宽度小于15nm。
5.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述隔离层是氧化硅。
6.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述隔离层是氮化硅。
7.根据权利要求1所述的形成沟槽隔离物的方法，还包括形成在所述基底上罩幕层，且所述形成多晶硅层的步骤是将所述多晶硅层形成在所述罩幕层上。
8.根据权利要求7所述的形成沟槽隔离物的方法，其特征在于所述罩幕层是氮化硅。
9.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述处理制程的条件调整为，使填满所述沟槽的隔离层不具有缝隙。
10.根据权利要求7所述的形成沟槽隔离物的方法，还包括移除所述沟槽外的隔离层和罩幕层。
11.根据权利要求1所述的形成沟槽隔离物的方法，其特征在于所述基底包括主动区，且所述处理制程调整为，使所述基底的主动区在所述处理制程中不会被消耗。
12.一种半导体组件的制造方法，包括：
提供基底，所述基底包括沟槽；
在所述沟槽中形成多晶硅层；
对所述基底进行氧化制程，使所述多晶硅层转换成氧化硅层，且调整所述氧化制程使所述沟槽相对侧壁的氧化硅层扩大至彼此接触，使所述氧化硅层填满所述沟槽；及
移除所述沟槽外的氧化硅层。
13.根据权利要求12所述的半导体组件的制造方法，其特征在于所述沟槽的宽度小于15nm。
14.根据权利要求12所述的半导体组件的制造方法，还包括在所述基底上形成罩幕层，且所述形成多晶硅层的步骤是将所述多晶硅层形成在所述罩幕层上。
15.根据权利要求14所述的半导体组件的制造方法，其特征在于所述罩幕层是氮化硅。
16.根据权利要求15所述的半导体组件的制造方法，还包括移除所述沟槽外的罩幕层。
17.根据权利要求12所述的半导体组件的制造方法，其特征在于所述氧化制程的条件调整为，使填满所述沟槽的氧化硅层不具有缝隙。
18.根据权利要求12所述的半导体组件的制造方法，其特征在于所述基底包括主动区，且所述氧化制程调整为，使所述基底的主动区在所述氧化制程中不会被消耗。
19.根据权利要求12所述的半导体组件的制造方法，其特征在于所述氧化制程是湿氧化制程。
20.根据权利要求12所述的半导体组件的制造方法，其特征在于所述氧化制程的温度介于700℃～1000℃之间。
CN2011103202618A 2011-04-28 2011-10-20 形成沟槽隔离物的方法、半导体组件的制造方法 Pending CN102760682A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/096,985 2011-04-28
US13/096,985 US20120276707A1 (en) 2011-04-28 2011-04-28 Method for forming trench isolation

Publications (1)

Publication Number Publication Date
CN102760682A true CN102760682A (zh) 2012-10-31

Family

ID=47055083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103202618A Pending CN102760682A (zh) 2011-04-28 2011-10-20 形成沟槽隔离物的方法、半导体组件的制造方法

Country Status (3)

Country Link
US (1) US20120276707A1 (zh)
CN (1) CN102760682A (zh)
TW (1) TW201244000A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891789A (en) * 1996-05-03 1999-04-06 Lg Semicon Co., Ltd. Method for fabricating isolation layer in semiconductor device
US20020072196A1 (en) * 2000-12-07 2002-06-13 Ajmera Atul C. Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
CN1505131A (zh) * 2002-12-05 2004-06-16 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
CN1610089A (zh) * 2003-10-21 2005-04-27 上海宏力半导体制造有限公司 改善微笑效应的浅沟渠隔离结构的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
JP3422593B2 (ja) * 1995-04-07 2003-06-30 三菱電機株式会社 半導体装置の製造方法
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5763316A (en) * 1997-02-19 1998-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate isolation process to minimize junction leakage
TW332915B (en) * 1997-06-24 1998-06-01 Ti Acer Co Ltd The producing method for shallow trench isolation with global planarization
US5940718A (en) * 1998-07-20 1999-08-17 Advanced Micro Devices Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation
KR100381961B1 (ko) * 1999-04-26 2003-04-26 삼성전자주식회사 반도체 기판 상에 질화된 계면을 형성하는 방법
US6391784B1 (en) * 1999-07-21 2002-05-21 Advanced Micro Devices, Inc. Spacer-assisted ultranarrow shallow trench isolation formation
US6680258B1 (en) * 2002-10-02 2004-01-20 Promos Technologies, Inc. Method of forming an opening through an insulating layer of a semiconductor device
US7754550B2 (en) * 2003-07-10 2010-07-13 International Rectifier Corporation Process for forming thick oxides on Si or SiC for semiconductor devices
JP5093448B2 (ja) * 2005-01-19 2012-12-12 Ｊｓｒ株式会社 トレンチ埋め込み方法
US8318582B2 (en) * 2008-02-01 2012-11-27 Jsr Corporation Method of forming a trench isolation
US7932136B2 (en) * 2008-04-24 2011-04-26 International Business Machines Corporation Source/drain junction for high performance MOSFET formed by selective EPI process
KR101506901B1 (ko) * 2008-10-15 2015-03-30 삼성전자주식회사 반도체 소자의 제조 방법
JP2012028419A (ja) * 2010-07-20 2012-02-09 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891789A (en) * 1996-05-03 1999-04-06 Lg Semicon Co., Ltd. Method for fabricating isolation layer in semiconductor device
US20020072196A1 (en) * 2000-12-07 2002-06-13 Ajmera Atul C. Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US6602759B2 (en) * 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
CN1505131A (zh) * 2002-12-05 2004-06-16 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
CN1610089A (zh) * 2003-10-21 2005-04-27 上海宏力半导体制造有限公司 改善微笑效应的浅沟渠隔离结构的制造方法

Also Published As

Publication number Publication date
US20120276707A1 (en) 2012-11-01
TW201244000A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
KR100192178B1 (ko) 반도체 소자의 아이솔레이션 방법
KR20020077073A (ko) 트렌치 분리 구조의 형성 방법 및 반도체 장치
CN109585296A (zh) 半导体装置的形成方法
KR20010093338A (ko) 격리 구조물 형성 방법
CN104485286A (zh) 包含中压sgt结构的mosfet及其制作方法
US6087241A (en) Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
KR100555472B1 (ko) 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
CN110277313B (zh) 侧墙的制造方法
CN100570849C (zh) 浅沟槽隔离成形工艺
CN102760682A (zh) 形成沟槽隔离物的方法、半导体组件的制造方法
CN104362088B (zh) 沟槽型双层栅mos多晶硅间高密度等离子体氧化膜的制造方法
US7494885B1 (en) Disposable spacer process for field effect transistor fabrication
US8580694B2 (en) Method of patterning hard mask layer for defining deep trench
KR100363699B1 (ko) 반도체장치의 제조방법
US11784087B2 (en) Semiconductor structure having layers in a trench and method of manufacturing the same
KR20020055196A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
CN102543713A (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN108400109A (zh) 接触孔的制造方法
CN103426825B (zh) 半导体制造工艺及半导体结构
CN102446968A (zh) Ldmos器件结构及其制作方法
US5956589A (en) Method of forming narrow thermal silicon dioxide side isolation regions in a semiconductor substrate and MOS semiconductor devices fabricated by this method
KR100342861B1 (ko) 반도체장치의소자분리막형성방법
KR20050014164A (ko) 반도체소자의 제조방법
CN111524802A (zh) 带有sgt结构mos器件的多晶硅栅刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121031