JP3422593B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3422593B2 JP3422593B2 JP08272295A JP8272295A JP3422593B2 JP 3422593 B2 JP3422593 B2 JP 3422593B2 JP 08272295 A JP08272295 A JP 08272295A JP 8272295 A JP8272295 A JP 8272295A JP 3422593 B2 JP3422593 B2 JP 3422593B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- groove
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の素子間
分離領域をＬＯＣＯＳ法（Ｌｏｃａｌ Ｏｘｉｄａｔｉ
ｏｎ ｏｆ Ｓｉｌｉｃｏｎの略）にて形成する半導体
装置の製造方法に関するものである。
分離領域をＬＯＣＯＳ法（Ｌｏｃａｌ Ｏｘｉｄａｔｉ
ｏｎ ｏｆ Ｓｉｌｉｃｏｎの略）にて形成する半導体
装置の製造方法に関するものである。
【０００２】
【従来の技術】図８および図９は例えば特開平５−１８
２９５６号公報に示された従来の半導体装置の製造方法
を示す断面図である。図８および図９に基づいて従来の
半導体装置の製造方法を説明する。まず、シリコン基板
（以下、Ｓｉ基板と略す）１上に第１のシリコン酸化膜
２および第１のシリコン窒化膜３を順次積層し、これら
上面にレジストを塗布し写真製版技術によりパターニン
グを行いレジスト膜４を形成する（図８（ａ））。次
に、レジスト膜４をマスクとして第１のシリコン窒化膜
３および第１のシリコン酸化膜２をＳｉ基板１が露出す
るまでエッチングし開口部５を形成し、続けてＳｉ基板
１を所定深さまでエッチングし溝６を形成する（図８
（ｂ））。
２９５６号公報に示された従来の半導体装置の製造方法
を示す断面図である。図８および図９に基づいて従来の
半導体装置の製造方法を説明する。まず、シリコン基板
（以下、Ｓｉ基板と略す）１上に第１のシリコン酸化膜
２および第１のシリコン窒化膜３を順次積層し、これら
上面にレジストを塗布し写真製版技術によりパターニン
グを行いレジスト膜４を形成する（図８（ａ））。次
に、レジスト膜４をマスクとして第１のシリコン窒化膜
３および第１のシリコン酸化膜２をＳｉ基板１が露出す
るまでエッチングし開口部５を形成し、続けてＳｉ基板
１を所定深さまでエッチングし溝６を形成する（図８
（ｂ））。
【０００３】次に、レジスト膜４を除去し、溝６にて露
出されているＳｉ基板１の上面を熱酸化にて第２のシリ
コン酸化膜７を形成する（図８（ｃ））。次に、Ｓｉ基
板１上に多結晶シリコン膜８を積層する（図８
（ｄ））。次に、異方性エッチングにより多結晶シリコ
ン膜８を溝６の底部の第２のシリコン酸化膜７が露出す
るまでエッチングを行い、開口部５および溝６の側壁に
サイドウォールとしての多結晶シリコン膜８ａを形成す
る（図８（ｅ））。次に、Ｓｉ基板１上に第２のシリコ
ン窒化膜９を積層する（図９（ａ））。
出されているＳｉ基板１の上面を熱酸化にて第２のシリ
コン酸化膜７を形成する（図８（ｃ））。次に、Ｓｉ基
板１上に多結晶シリコン膜８を積層する（図８
（ｄ））。次に、異方性エッチングにより多結晶シリコ
ン膜８を溝６の底部の第２のシリコン酸化膜７が露出す
るまでエッチングを行い、開口部５および溝６の側壁に
サイドウォールとしての多結晶シリコン膜８ａを形成す
る（図８（ｅ））。次に、Ｓｉ基板１上に第２のシリコ
ン窒化膜９を積層する（図９（ａ））。
【０００４】次に、異方性エッチングにより第２のシリ
コン窒化膜９を溝６の底部のＳｉ基板１が露出するまで
エッチングを行い、多結晶シリコン膜８ａ上にサイドウ
ォールとしての第２のシリコン窒化膜９ａを形成する
（図９（ｂ））。次に、第１および第２のシリコン窒化
膜３、９ａをマスクとして熱酸化を行い、Ｓｉ基板１を
酸化して素子分離酸化膜１０を形成する（図９
（ｃ））。この熱酸化時に、第２のシリコン窒化膜９ａ
は横方向の酸化の進行を抑制し、又、多結晶シリコン膜
８ａは第２のシリコン窒化膜９ａがＳｉ基板１に及ぼす
応力を緩和している。又、多結晶シリコン膜８ａはＳｉ
基板１より酸化されやすいため、多結晶シリコン膜８ａ
の存在する溝６の側壁では多結晶シリコン膜８ａの酸化
が進みＳｉ基板１は酸化が進みにくくなる。すなわち、
Ｓｉ基板１の横方向の酸化の進行を多結晶シリコン膜８
ａが緩和している。次に、例えば熱リン酸で第１および
第２のシリコン窒化膜３、９ａを除去し、次に例えばフ
ッ酸で第１のシリコン酸化膜２を除去し、素子分離領域
１０ａが完成する（図９（ｄ））。
コン窒化膜９を溝６の底部のＳｉ基板１が露出するまで
エッチングを行い、多結晶シリコン膜８ａ上にサイドウ
ォールとしての第２のシリコン窒化膜９ａを形成する
（図９（ｂ））。次に、第１および第２のシリコン窒化
膜３、９ａをマスクとして熱酸化を行い、Ｓｉ基板１を
酸化して素子分離酸化膜１０を形成する（図９
（ｃ））。この熱酸化時に、第２のシリコン窒化膜９ａ
は横方向の酸化の進行を抑制し、又、多結晶シリコン膜
８ａは第２のシリコン窒化膜９ａがＳｉ基板１に及ぼす
応力を緩和している。又、多結晶シリコン膜８ａはＳｉ
基板１より酸化されやすいため、多結晶シリコン膜８ａ
の存在する溝６の側壁では多結晶シリコン膜８ａの酸化
が進みＳｉ基板１は酸化が進みにくくなる。すなわち、
Ｓｉ基板１の横方向の酸化の進行を多結晶シリコン膜８
ａが緩和している。次に、例えば熱リン酸で第１および
第２のシリコン窒化膜３、９ａを除去し、次に例えばフ
ッ酸で第１のシリコン酸化膜２を除去し、素子分離領域
１０ａが完成する（図９（ｄ））。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように製造されているので、サイドウォールとして
の第２のシリコン窒化膜９ａを形成する異方性エッチン
グ時に、Ｓｉ基板１が溝６の底部にて露出するため、異
方性エッチング時のイオン等がＳｉ基板１内に導入され
てしまい、Ｓｉ基板１にダメージが生じる。又、第２の
シリコン窒化膜９ａと溝６との間に多結晶シリコン膜８
ａが介在していない箇所があるため、Ｓｉ基板１の熱酸
化時にこの箇所では第２のシリコン窒化膜９ａがＳｉ基
板１に応力を及ぼすこととなる。以上のようにＳｉ基板
１にダメージが生じた箇所や応力が生じた箇所は、酸化
レートが他の箇所より遅くなり、又、酸化されたとして
もフッ酸での除去の際他の酸化された箇所よりエッチン
グレートが早くなるという現象が生じるため、素子分離
領域１０ａの平坦性が劣化してしまい、延いては素子分
離領域１０ａ形成後のゲート電極や配線等の全てのパタ
ーニングが困難になるという問題点があった。又、第２
のシリコン窒化膜９ａの応力がさらに大きくなる場合な
どは上記問題点以上に、この応力によりＳｉ基板１自体
に結晶欠陥を生じることとなり、接合リーク電流が増加
し、ＤＲＡＭのリフレッシュ特性の劣化およびデバイス
のスタンバイ電流の増加を引き起こし、製品の歩留まり
およびデバイス特性を劣化させることとなる。
上のように製造されているので、サイドウォールとして
の第２のシリコン窒化膜９ａを形成する異方性エッチン
グ時に、Ｓｉ基板１が溝６の底部にて露出するため、異
方性エッチング時のイオン等がＳｉ基板１内に導入され
てしまい、Ｓｉ基板１にダメージが生じる。又、第２の
シリコン窒化膜９ａと溝６との間に多結晶シリコン膜８
ａが介在していない箇所があるため、Ｓｉ基板１の熱酸
化時にこの箇所では第２のシリコン窒化膜９ａがＳｉ基
板１に応力を及ぼすこととなる。以上のようにＳｉ基板
１にダメージが生じた箇所や応力が生じた箇所は、酸化
レートが他の箇所より遅くなり、又、酸化されたとして
もフッ酸での除去の際他の酸化された箇所よりエッチン
グレートが早くなるという現象が生じるため、素子分離
領域１０ａの平坦性が劣化してしまい、延いては素子分
離領域１０ａ形成後のゲート電極や配線等の全てのパタ
ーニングが困難になるという問題点があった。又、第２
のシリコン窒化膜９ａの応力がさらに大きくなる場合な
どは上記問題点以上に、この応力によりＳｉ基板１自体
に結晶欠陥を生じることとなり、接合リーク電流が増加
し、ＤＲＡＭのリフレッシュ特性の劣化およびデバイス
のスタンバイ電流の増加を引き起こし、製品の歩留まり
およびデバイス特性を劣化させることとなる。
【０００６】又、サイドウォールとしての第２のシリコ
ン窒化膜９ａの形成時に、第２のシリコン窒化膜９を溝
６の底部上から確実に除去するために、一般的に第２の
シリコン窒化膜９の膜厚の２０〜３０％程度のオーバー
エッチングが施されているので、この際に、第１のシリ
コン窒化膜３の膜減りを生じ、第１のシリコン酸化膜２
と第１のシリコン窒化膜３との膜厚比が変動してしま
い、この膜厚比に依存しているバーズビーク長が長くな
るという問題点があった。
ン窒化膜９ａの形成時に、第２のシリコン窒化膜９を溝
６の底部上から確実に除去するために、一般的に第２の
シリコン窒化膜９の膜厚の２０〜３０％程度のオーバー
エッチングが施されているので、この際に、第１のシリ
コン窒化膜３の膜減りを生じ、第１のシリコン酸化膜２
と第１のシリコン窒化膜３との膜厚比が変動してしま
い、この膜厚比に依存しているバーズビーク長が長くな
るという問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、平坦性が向上するとともに、バ
ーズビークの発生を抑制する半導体装置の製造方法を提
供することを目的とする。
ためになされたもので、平坦性が向上するとともに、バ
ーズビークの発生を抑制する半導体装置の製造方法を提
供することを目的とする。
【０００８】
【課題を解決するための手段】請求項１に係る発明は、
シリコン基板上に最上面が第１の耐酸化性膜から成る第
１の膜を積層し、第１の膜にシリコン基板の上面の一部
が露出する開口部を形成した後、開口部にて露出された
シリコン基板を所定深さエッチングし溝を形成し、シリ
コン基板上に非単結晶シリコン膜、シリコン酸化膜およ
び第２の耐酸化性膜を順次積層し、異方性エッチングに
て第２の耐酸化性膜を溝の底部のシリコン酸化膜が露出
するまでエッチバックし、第２の耐酸化性膜を開口部お
よび溝の側壁上に残存させ、非単結晶シリコン膜および
シリコン酸化膜を開口部および溝のシリコン基板露出部
上に残存させ、第１および第２の耐酸化性膜をマスクと
してシリコン基板を熱酸化し素子間分離領域を形成する
ものである。
シリコン基板上に最上面が第１の耐酸化性膜から成る第
１の膜を積層し、第１の膜にシリコン基板の上面の一部
が露出する開口部を形成した後、開口部にて露出された
シリコン基板を所定深さエッチングし溝を形成し、シリ
コン基板上に非単結晶シリコン膜、シリコン酸化膜およ
び第２の耐酸化性膜を順次積層し、異方性エッチングに
て第２の耐酸化性膜を溝の底部のシリコン酸化膜が露出
するまでエッチバックし、第２の耐酸化性膜を開口部お
よび溝の側壁上に残存させ、非単結晶シリコン膜および
シリコン酸化膜を開口部および溝のシリコン基板露出部
上に残存させ、第１および第２の耐酸化性膜をマスクと
してシリコン基板を熱酸化し素子間分離領域を形成する
ものである。
【０００９】又、請求項２に係る発明は、シリコン基板
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜および第２の耐酸化性膜を順次積層
し、異方性エッチングにて第２の耐酸化性膜を溝の底部
の非単結晶シリコン膜が露出するまでエッチバックし、
第２の耐酸化性膜を開口部および溝の側壁上に残存さ
せ、非単結晶シリコン膜を開口部および溝のシリコン酸
化膜上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部に残存させ、第１および第２の耐酸化性膜をマス
クとしてシリコン基板を熱酸化し素子間分離領域を形成
するものである。
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜および第２の耐酸化性膜を順次積層
し、異方性エッチングにて第２の耐酸化性膜を溝の底部
の非単結晶シリコン膜が露出するまでエッチバックし、
第２の耐酸化性膜を開口部および溝の側壁上に残存さ
せ、非単結晶シリコン膜を開口部および溝のシリコン酸
化膜上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部に残存させ、第１および第２の耐酸化性膜をマス
クとしてシリコン基板を熱酸化し素子間分離領域を形成
するものである。
【００１０】
【００１１】又、請求項３に係る発明は、シリコン基板
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜を積層し、異方性エッチングにて非単
結晶シリコン膜を溝の底部のシリコン酸化膜が露出し、
かつ、第１の膜の開口部の上面より非単結晶シリコン膜
の上面が低くなる位置までエッチバックし、非単結晶シ
リコン膜を開口部および溝の側壁上に残存させる工程
と、シリコン基板上に第２の耐酸化性膜を積層し、異方
性エッチングにて第２の耐酸化性膜を溝の底部のシリコ
ン酸化膜が露出するまでエッチバックし、第２の耐酸化
性膜を、開口部にて第１の耐酸化性膜と連なるように開
口部および溝の側壁上に残存させ、シリコン酸化膜を溝
のシリコン基板露出部上に残存させ、第１および第２の
耐酸化性膜をマスクとしてシリコン基板を熱酸化し素子
間分離領域を形成するものである。
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜を積層し、異方性エッチングにて非単
結晶シリコン膜を溝の底部のシリコン酸化膜が露出し、
かつ、第１の膜の開口部の上面より非単結晶シリコン膜
の上面が低くなる位置までエッチバックし、非単結晶シ
リコン膜を開口部および溝の側壁上に残存させる工程
と、シリコン基板上に第２の耐酸化性膜を積層し、異方
性エッチングにて第２の耐酸化性膜を溝の底部のシリコ
ン酸化膜が露出するまでエッチバックし、第２の耐酸化
性膜を、開口部にて第１の耐酸化性膜と連なるように開
口部および溝の側壁上に残存させ、シリコン酸化膜を溝
のシリコン基板露出部上に残存させ、第１および第２の
耐酸化性膜をマスクとしてシリコン基板を熱酸化し素子
間分離領域を形成するものである。
【００１２】
【００１３】又、請求項４に係る発明は、第１の膜が、
シリコン基板表面上に接して形成されたシリコン窒化酸
化膜を含むことを特徴とするものである。
シリコン基板表面上に接して形成されたシリコン窒化酸
化膜を含むことを特徴とするものである。
【００１４】又、請求項５に係る発明は、第１の膜が、
シリコン基板表面上に化学蒸着法によって形成されたシ
リコン酸化膜を含むことを特徴とするものである。
シリコン基板表面上に化学蒸着法によって形成されたシ
リコン酸化膜を含むことを特徴とするものである。
【００１５】又、請求項６に係る発明は、第１の膜をシ
リコン基板と接する側からシリコン酸化膜、シリコン窒
化酸化膜、および第１の耐酸化性膜の多層膜にて形成す
るものである。
リコン基板と接する側からシリコン酸化膜、シリコン窒
化酸化膜、および第１の耐酸化性膜の多層膜にて形成す
るものである。
【００１６】又、請求項７に係る発明は、第１の膜をシ
リコン基板と接する側からシリコン酸化膜および非単結
晶シリコン膜、および第１の耐酸化性膜の多層膜にて形
成することを特徴とするものである。
リコン基板と接する側からシリコン酸化膜および非単結
晶シリコン膜、および第１の耐酸化性膜の多層膜にて形
成することを特徴とするものである。
【００１７】又、請求項８に係る発明は、第１の膜のシ
リコン酸化膜を化学蒸着法にて形成することを特徴とす
るものである。
リコン酸化膜を化学蒸着法にて形成することを特徴とす
るものである。
【００１８】又、請求項９に係る発明は、第１の耐酸化
性膜又は第２の耐酸化性膜をシリコン窒化膜にて形成す
ることを特徴とするものである。
性膜又は第２の耐酸化性膜をシリコン窒化膜にて形成す
ることを特徴とするものである。
【００１９】又、請求項１０に係る発明は、非単結晶シ
リコン膜を多結晶シリコン膜又はアモルファスシリコン
膜にて形成することを特徴とするものである。
リコン膜を多結晶シリコン膜又はアモルファスシリコン
膜にて形成することを特徴とするものである。
【００２０】又、請求項１１に係る発明は、シリコン基
板の溝の側壁を、シリコン基板の上面に対して垂直方向
に立てた法線に対して２０度から４５度の角度を有する
ように形成するものである。
板の溝の側壁を、シリコン基板の上面に対して垂直方向
に立てた法線に対して２０度から４５度の角度を有する
ように形成するものである。
【００２１】
【作用】請求項１に係る発明は、シリコン基板上に最上
面が第１の耐酸化性膜から成る第１の膜を積層し、第１
の膜にシリコン基板の上面の一部が露出する開口部を形
成した後、開口部にて露出されたシリコン基板を所定深
さエッチングし溝を形成し、シリコン基板上に非単結晶
シリコン膜、シリコン酸化膜および第２の耐酸化性膜を
順次積層し、異方性エッチングにて第２の耐酸化性膜を
溝の底部のシリコン酸化膜が露出するまでエッチバック
し、第２の耐酸化性膜を開口部および溝の側壁上に残存
させ、非単結晶シリコン膜およびシリコン酸化膜を開口
部および溝のシリコン基板露出部上に残存させ、第１お
よび第２の耐酸化性膜をマスクとしてシリコン基板を熱
酸化し素子間分離領域を形成するようにしたので、第２
の耐酸化性膜の異方性エッチング時に、溝の底部にシリ
コン酸化膜および非単結晶シリコン膜を残存させること
により、シリコン基板へのダメージをより確実に防止す
る。又、第１の膜上にシリコン酸化膜および非単結晶シ
リコン膜を残存させることにより、第１の膜の第１の耐
酸化性膜の膜減りがより確実に防止される。又、シリコ
ン基板の熱酸化時に、溝のシリコン基板露出部上に非単
結晶シリコン膜を残存させることにより第２の耐酸化性
膜がシリコン基板に及ぼす応力がすべての位置にて緩和
される。又、シリコン酸化膜にて酸化剤を効率よく拡散
させることにより非単結晶シリコン膜の酸化をより一層
促す。
面が第１の耐酸化性膜から成る第１の膜を積層し、第１
の膜にシリコン基板の上面の一部が露出する開口部を形
成した後、開口部にて露出されたシリコン基板を所定深
さエッチングし溝を形成し、シリコン基板上に非単結晶
シリコン膜、シリコン酸化膜および第２の耐酸化性膜を
順次積層し、異方性エッチングにて第２の耐酸化性膜を
溝の底部のシリコン酸化膜が露出するまでエッチバック
し、第２の耐酸化性膜を開口部および溝の側壁上に残存
させ、非単結晶シリコン膜およびシリコン酸化膜を開口
部および溝のシリコン基板露出部上に残存させ、第１お
よび第２の耐酸化性膜をマスクとしてシリコン基板を熱
酸化し素子間分離領域を形成するようにしたので、第２
の耐酸化性膜の異方性エッチング時に、溝の底部にシリ
コン酸化膜および非単結晶シリコン膜を残存させること
により、シリコン基板へのダメージをより確実に防止す
る。又、第１の膜上にシリコン酸化膜および非単結晶シ
リコン膜を残存させることにより、第１の膜の第１の耐
酸化性膜の膜減りがより確実に防止される。又、シリコ
ン基板の熱酸化時に、溝のシリコン基板露出部上に非単
結晶シリコン膜を残存させることにより第２の耐酸化性
膜がシリコン基板に及ぼす応力がすべての位置にて緩和
される。又、シリコン酸化膜にて酸化剤を効率よく拡散
させることにより非単結晶シリコン膜の酸化をより一層
促す。
【００２２】又、請求項２に係る発明は、シリコン基板
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜および第２の耐酸化性膜を順次積層
し、異方性エッチングにて第２の耐酸化性膜を溝の底部
の非単結晶シリコン膜が露出するまでエッチバックし、
第２の耐酸化性膜を開口部および溝の側壁上に残存さ
せ、非単結晶シリコン膜を開口部および溝のシリコン酸
化膜上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部に残存させ、第１および第２の耐酸化性膜をマス
クとしてシリコン基板を熱酸化し素子間分離領域を形成
するようにしたので、第２の耐酸化性膜の異方性エッチ
ング時に、溝の底部にシリコン酸化膜および非単結晶シ
リコン膜を残存させることによりシリコン基板へのダメ
ージをより確実に防止する。又、第１の膜上に非単結晶
シリコン膜を残存させることにより、第１の膜の第１の
耐酸化性膜の膜減りがより確実に防止される。又、シリ
コン基板の熱酸化時に、溝のシリコン基板露出部上に非
単結晶シリコン膜を残存させることにより第２の耐酸化
性膜がシリコン基板に及ぼす応力がすべての位置にて緩
和される。又、シリコン酸化膜にて酸化剤を効率よく拡
散させることにより非単結晶シリコン膜の酸化をより一
層促す。
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜および第２の耐酸化性膜を順次積層
し、異方性エッチングにて第２の耐酸化性膜を溝の底部
の非単結晶シリコン膜が露出するまでエッチバックし、
第２の耐酸化性膜を開口部および溝の側壁上に残存さ
せ、非単結晶シリコン膜を開口部および溝のシリコン酸
化膜上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部に残存させ、第１および第２の耐酸化性膜をマス
クとしてシリコン基板を熱酸化し素子間分離領域を形成
するようにしたので、第２の耐酸化性膜の異方性エッチ
ング時に、溝の底部にシリコン酸化膜および非単結晶シ
リコン膜を残存させることによりシリコン基板へのダメ
ージをより確実に防止する。又、第１の膜上に非単結晶
シリコン膜を残存させることにより、第１の膜の第１の
耐酸化性膜の膜減りがより確実に防止される。又、シリ
コン基板の熱酸化時に、溝のシリコン基板露出部上に非
単結晶シリコン膜を残存させることにより第２の耐酸化
性膜がシリコン基板に及ぼす応力がすべての位置にて緩
和される。又、シリコン酸化膜にて酸化剤を効率よく拡
散させることにより非単結晶シリコン膜の酸化をより一
層促す。
【００２３】
【００２４】又、請求項３に係る発明は、シリコン基板
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜を積層し、異方性エッチングにて非単
結晶シリコン膜を溝の底部のシリコン酸化膜が露出する
までエッチバックし、非単結晶シリコン膜を開口部およ
び溝の側壁上に残存させ、シリコン基板上に第２の耐酸
化性膜を積層し、異方性エッチングにて第２の耐酸化性
膜を溝の底部のシリコン酸化膜が露出し、かつ、第１の
膜の開口部の上面より非単結晶シリコン膜の上面が低く
なる位置までエッチバックし、非単結晶シリコン膜を開
口部および溝の側壁上に残存させる工程と、シリコン基
板上に第２の耐酸化性膜を積層し、異方性エッチングに
て第２の耐酸化性膜を溝の底部のシリコン酸化膜が露出
するまでエッチバックし、第２の耐酸化性膜を、開口部
にて第１の耐酸化性膜と連なるように開口部および溝の
側壁上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部上に残存させ、第１および第２の耐酸化性膜をマ
スクとしてシリコン基板を熱酸化し素子間分離領域を形
成するようにしたので、第２の耐酸化性膜の異方性エッ
チング時に、溝の底部にシリコン酸化膜を残存させるこ
とによりシリコン基板へのダメージをより確実に防止す
る。又、シリコン基板の熱酸化時に、シリコン酸化膜に
て酸化剤を効率よく拡散させることにより非単結晶シリ
コン膜の酸化をより一層促す。さらに、非単結晶シリコ
ン膜のエッチバックを、第１の膜の開口部の上面より非
単結晶シリコン膜の上面が低くなる位置まで行い、第１
の耐酸化性膜と第２の耐酸化性膜とが開口部にて連なる
ように形成するようにしたので、シリコン基板の熱酸化
時の酸化剤の拡散が溝の底部からのみとなる。
上に最上面が第１の耐酸化性膜から成る第１の膜を積層
し、第１の膜にシリコン基板の上面の一部が露出する開
口部を形成した後、開口部にて露出されたシリコン基板
を所定深さエッチングし溝を形成し、溝のシリコン基板
露出部にシリコン酸化膜を形成し、シリコン基板上に非
単結晶シリコン膜を積層し、異方性エッチングにて非単
結晶シリコン膜を溝の底部のシリコン酸化膜が露出する
までエッチバックし、非単結晶シリコン膜を開口部およ
び溝の側壁上に残存させ、シリコン基板上に第２の耐酸
化性膜を積層し、異方性エッチングにて第２の耐酸化性
膜を溝の底部のシリコン酸化膜が露出し、かつ、第１の
膜の開口部の上面より非単結晶シリコン膜の上面が低く
なる位置までエッチバックし、非単結晶シリコン膜を開
口部および溝の側壁上に残存させる工程と、シリコン基
板上に第２の耐酸化性膜を積層し、異方性エッチングに
て第２の耐酸化性膜を溝の底部のシリコン酸化膜が露出
するまでエッチバックし、第２の耐酸化性膜を、開口部
にて第１の耐酸化性膜と連なるように開口部および溝の
側壁上に残存させ、シリコン酸化膜を溝のシリコン基板
露出部上に残存させ、第１および第２の耐酸化性膜をマ
スクとしてシリコン基板を熱酸化し素子間分離領域を形
成するようにしたので、第２の耐酸化性膜の異方性エッ
チング時に、溝の底部にシリコン酸化膜を残存させるこ
とによりシリコン基板へのダメージをより確実に防止す
る。又、シリコン基板の熱酸化時に、シリコン酸化膜に
て酸化剤を効率よく拡散させることにより非単結晶シリ
コン膜の酸化をより一層促す。さらに、非単結晶シリコ
ン膜のエッチバックを、第１の膜の開口部の上面より非
単結晶シリコン膜の上面が低くなる位置まで行い、第１
の耐酸化性膜と第２の耐酸化性膜とが開口部にて連なる
ように形成するようにしたので、シリコン基板の熱酸化
時の酸化剤の拡散が溝の底部からのみとなる。
【００２５】
【００２６】又、請求項４に係る発明は、第１の膜が、
シリコン基板表面上に接して形成されたシリコン窒化酸
化膜を含むので、シリコン窒化酸化膜は、シリコン基板
の熱酸化時の第１の耐酸化性膜がシリコン基板に及ぼす
応力を緩和する。
シリコン基板表面上に接して形成されたシリコン窒化酸
化膜を含むので、シリコン窒化酸化膜は、シリコン基板
の熱酸化時の第１の耐酸化性膜がシリコン基板に及ぼす
応力を緩和する。
【００２７】又、請求項５に係る発明は、第１の膜が、
シリコン基板表面上に化学蒸着法によって形成されたシ
リコン酸化膜を含むので、このシリコン酸化膜によって
熱酸化時に第１の耐酸化性膜がシリコン基板に及ぼす応
力を確実に緩和する。
シリコン基板表面上に化学蒸着法によって形成されたシ
リコン酸化膜を含むので、このシリコン酸化膜によって
熱酸化時に第１の耐酸化性膜がシリコン基板に及ぼす応
力を確実に緩和する。
【００２８】又、請求項６に係る発明は、第１の膜をシ
リコン基板と接する側からシリコン酸化膜、シリコン窒
化酸化膜、および第１の耐酸化性膜の多層膜にて形成す
るようにしたので、シリコン基板への酸化剤の拡散を抑
制し、且つ、シリコン基板内への窒素の拡散を抑制す
る。
リコン基板と接する側からシリコン酸化膜、シリコン窒
化酸化膜、および第１の耐酸化性膜の多層膜にて形成す
るようにしたので、シリコン基板への酸化剤の拡散を抑
制し、且つ、シリコン基板内への窒素の拡散を抑制す
る。
【００２９】又、請求項７に係る発明は、第１の膜をシ
リコン基板と接する側からシリコン酸化膜および非単結
晶シリコン膜、および第１の耐酸化性膜の多層膜にて形
成するようにしたので、第１の耐酸化性膜の膜厚を非単
結晶シリコン膜の膜厚分厚くすることができる。
リコン基板と接する側からシリコン酸化膜および非単結
晶シリコン膜、および第１の耐酸化性膜の多層膜にて形
成するようにしたので、第１の耐酸化性膜の膜厚を非単
結晶シリコン膜の膜厚分厚くすることができる。
【００３０】又、請求項８に係る発明は、第１の膜のシ
リコン酸化膜を化学蒸着法にて形成するようにしたの
で、このシリコン酸化膜は、シリコン基板の熱酸化時に
第１の耐酸化性膜がシリコン基板に及ぼす応力を確実に
緩和する。
リコン酸化膜を化学蒸着法にて形成するようにしたの
で、このシリコン酸化膜は、シリコン基板の熱酸化時に
第１の耐酸化性膜がシリコン基板に及ぼす応力を確実に
緩和する。
【００３１】又、請求項９に係る発明は、第２の耐酸化
性膜又は第１の耐酸化性膜をシリコン窒化膜にて形成す
るようにしたので、両耐酸化性膜は酸化剤の拡散を確実
に防止する。
性膜又は第１の耐酸化性膜をシリコン窒化膜にて形成す
るようにしたので、両耐酸化性膜は酸化剤の拡散を確実
に防止する。
【００３２】又、請求項１０に係る発明は、非単結晶シ
リコン膜を多結晶シリコン膜又はアモルファスシリコン
膜にて形成することを特徴とするものであり、多結晶シ
リコン膜又はアモルファスシリコン膜は、シリコン基板
の熱酸化時の第１又は第２の耐酸化性膜がシリコン基板
に及ぼす応力を確実に緩和する。
リコン膜を多結晶シリコン膜又はアモルファスシリコン
膜にて形成することを特徴とするものであり、多結晶シ
リコン膜又はアモルファスシリコン膜は、シリコン基板
の熱酸化時の第１又は第２の耐酸化性膜がシリコン基板
に及ぼす応力を確実に緩和する。
【００３３】又、請求項１１に係る発明は、シリコン基
板の溝の側壁を、シリコン基板の上面に対して垂直方向
に立てた法線に対して２０度から４５度の角度を有する
ように形成するようにしたので、溝の側壁に形成される
第２の耐酸化性膜がシリコン基板の熱酸化時に盛り上が
りやすくなる。
板の溝の側壁を、シリコン基板の上面に対して垂直方向
に立てた法線に対して２０度から４５度の角度を有する
ように形成するようにしたので、溝の側壁に形成される
第２の耐酸化性膜がシリコン基板の熱酸化時に盛り上が
りやすくなる。
【００３４】
実施例１．以下、この発明の実施例を図について説明す
る。図１および図２はこの発明の実施例１における半導
体装置の製造方法を示す断面図である。図１および図２
に基づいて実施例１の半導体装置の製造方法について説
明する。まず、Ｓｉ基板１上に例えば熱酸化法により３
００オングストロームの膜厚の第１の膜としての第１の
シリコン酸化膜２を形成し、次に例えばＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学
蒸着の略）法にて１０００オングストロームの膜厚の第
１の耐酸化性膜としての第１のシリコン窒化膜３を形成
する。
る。図１および図２はこの発明の実施例１における半導
体装置の製造方法を示す断面図である。図１および図２
に基づいて実施例１の半導体装置の製造方法について説
明する。まず、Ｓｉ基板１上に例えば熱酸化法により３
００オングストロームの膜厚の第１の膜としての第１の
シリコン酸化膜２を形成し、次に例えばＣＶＤ（Ｃｈｅ
ｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学
蒸着の略）法にて１０００オングストロームの膜厚の第
１の耐酸化性膜としての第１のシリコン窒化膜３を形成
する。
【００３５】次に、第１のシリコン窒化膜３上にレジス
トを塗布し、写真製版技術などによりパターニングを行
いレジスト膜４を形成する（図１（ａ））。次に、レジ
スト膜４をマスクとして第１のシリコン窒化膜３および
第１のシリコン酸化膜２をＳｉ基板１が露出するまでエ
ッチングし開口部１１を形成し、続けてＳｉ基板１を所
定の深さまでエッチングし溝１２を形成する。この際、
溝１２の側壁を、Ｓｉ基板１の上面に対して垂直方向に
立てた法線に対して例えば３０度の角度を有するテーパ
状に形成する（図１（ｂ））。
トを塗布し、写真製版技術などによりパターニングを行
いレジスト膜４を形成する（図１（ａ））。次に、レジ
スト膜４をマスクとして第１のシリコン窒化膜３および
第１のシリコン酸化膜２をＳｉ基板１が露出するまでエ
ッチングし開口部１１を形成し、続けてＳｉ基板１を所
定の深さまでエッチングし溝１２を形成する。この際、
溝１２の側壁を、Ｓｉ基板１の上面に対して垂直方向に
立てた法線に対して例えば３０度の角度を有するテーパ
状に形成する（図１（ｂ））。
【００３６】次に、レジスト膜４を除去し、Ｓｉ基板１
上に例えばＣＶＤ法により非単結晶シリコン膜としての
多結晶シリコン膜１３を例えば３００オングストローム
の膜厚に、第２の耐酸化性膜としての第２のシリコン窒
化膜１４を例えば２００オングストロームの膜厚に順次
積層する（図１（ｃ））。次に、異方性エッチングにて
第２のシリコン窒化膜１４を溝１２の底部の多結晶シリ
コン膜１３が露出するまでエッチバックし、多結晶シリ
コン膜１３を開口部１１および溝１２のＳｉ基板１の露
出部上に、又、第２のシリコン窒化膜１４ａを開口部１
１および溝１２の側壁に残存させる（図２（ａ））。
上に例えばＣＶＤ法により非単結晶シリコン膜としての
多結晶シリコン膜１３を例えば３００オングストローム
の膜厚に、第２の耐酸化性膜としての第２のシリコン窒
化膜１４を例えば２００オングストロームの膜厚に順次
積層する（図１（ｃ））。次に、異方性エッチングにて
第２のシリコン窒化膜１４を溝１２の底部の多結晶シリ
コン膜１３が露出するまでエッチバックし、多結晶シリ
コン膜１３を開口部１１および溝１２のＳｉ基板１の露
出部上に、又、第２のシリコン窒化膜１４ａを開口部１
１および溝１２の側壁に残存させる（図２（ａ））。
【００３７】この際、Ｓｉ基板１上には多結晶シリコン
膜１４ａが残存しているため、異方性エッチングにてＳ
ｉ基板１がダメージを生じるのを防止している。この場
合、溝１２の底部上の第２のシリコン窒化膜１４を確実
に除去するためその膜厚の２０〜３０％のオーバーエッ
チを行ったとしても、第１のシリコン窒化膜３上には多
結晶シリコン膜１３が積層されているため、第１のシリ
コン窒化膜３の膜減りは生じない。
膜１４ａが残存しているため、異方性エッチングにてＳ
ｉ基板１がダメージを生じるのを防止している。この場
合、溝１２の底部上の第２のシリコン窒化膜１４を確実
に除去するためその膜厚の２０〜３０％のオーバーエッ
チを行ったとしても、第１のシリコン窒化膜３上には多
結晶シリコン膜１３が積層されているため、第１のシリ
コン窒化膜３の膜減りは生じない。
【００３８】次に、第１および第２のシリコン窒化膜
３、１４ａをマスクとして熱酸化を行い、Ｓｉ基板１を
例えば５０００オングストローム酸化して素子分離酸化
膜１５を形成する。この際、第１のシリコン窒化膜３上
の多結晶シリコン膜１３も酸化され例えば６００オング
ストロームの厚みのシリコン酸化膜１６が形成される
（図２（ｂ））。この熱酸化時には従来の場合と同様
に、第２のシリコン窒化膜１４ａは横方向の酸化の進行
を抑制し、又、多結晶シリコン膜１４ａはＳｉ基板１よ
り酸化されやすいため、多結晶シリコン膜１４ａの存在
する溝１２の側壁では多結晶シリコン膜１４ａの酸化が
進みＳｉ基板１は酸化が進みにくくなる。すなわち、Ｓ
ｉ基板１の横方向の酸化の進行を多結晶シリコン膜１４
ａが緩和している。そして、第２のシリコン窒化膜１４
ａがＳｉ基板１に及ぼす応力は第２のシリコン窒化膜１
４ａとＳｉ基板１との間のすべての部分に多結晶シリコ
ン膜１３が介在しているので、第２のシリコン窒化膜１
４ａがＳｉ基板１に及ぼす応力は全ての位置において緩
和されており、又、溝１２の側壁はテーパ形状を有して
いるため、第２のシリコン窒化膜１４ａは従来の場合よ
り上部へ盛り上がりやすくなり、素子分離酸化膜１５は
より一層平坦化される。次に、例えばフッ酸でシリコン
酸化膜１６を除去した後に、例えば熱リン酸で第１およ
び第２のシリコン窒化膜３、１４ａを除去し、再びフッ
酸で第１のシリコン酸化膜２を除去し、素子分離領域１
５ａを形成する（図２（ｃ））。
３、１４ａをマスクとして熱酸化を行い、Ｓｉ基板１を
例えば５０００オングストローム酸化して素子分離酸化
膜１５を形成する。この際、第１のシリコン窒化膜３上
の多結晶シリコン膜１３も酸化され例えば６００オング
ストロームの厚みのシリコン酸化膜１６が形成される
（図２（ｂ））。この熱酸化時には従来の場合と同様
に、第２のシリコン窒化膜１４ａは横方向の酸化の進行
を抑制し、又、多結晶シリコン膜１４ａはＳｉ基板１よ
り酸化されやすいため、多結晶シリコン膜１４ａの存在
する溝１２の側壁では多結晶シリコン膜１４ａの酸化が
進みＳｉ基板１は酸化が進みにくくなる。すなわち、Ｓ
ｉ基板１の横方向の酸化の進行を多結晶シリコン膜１４
ａが緩和している。そして、第２のシリコン窒化膜１４
ａがＳｉ基板１に及ぼす応力は第２のシリコン窒化膜１
４ａとＳｉ基板１との間のすべての部分に多結晶シリコ
ン膜１３が介在しているので、第２のシリコン窒化膜１
４ａがＳｉ基板１に及ぼす応力は全ての位置において緩
和されており、又、溝１２の側壁はテーパ形状を有して
いるため、第２のシリコン窒化膜１４ａは従来の場合よ
り上部へ盛り上がりやすくなり、素子分離酸化膜１５は
より一層平坦化される。次に、例えばフッ酸でシリコン
酸化膜１６を除去した後に、例えば熱リン酸で第１およ
び第２のシリコン窒化膜３、１４ａを除去し、再びフッ
酸で第１のシリコン酸化膜２を除去し、素子分離領域１
５ａを形成する（図２（ｃ））。
【００３９】上記のように構成された実施例１の半導体
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜１４ａを形成する異方性エッチングの際のＳｉ
基板１へのダメージおよび第１のシリコン窒化膜３の膜
減りは、多結晶シリコン膜１３にて防止され、又、Ｓｉ
基板１の熱酸化時の第２のシリコン窒化膜１４ａがＳｉ
基板１に及ぼす応力は、全ての箇所にて多結晶シリコン
膜１３にて防止されているので、Ｓｉ基板１に結晶欠陥
が生じないのはもちろんのこと、平坦性に優れ且つバー
ズビーク長が短く素子分離領域１５ａを形成することが
でき、後工程においてはゲート電極や配線等の全てのパ
ターニングも行いやすくなる。又、従来の場合と異な
り、溝１２のサイドウォールとしての第２のシリコン窒
化膜１４ａおよび多結晶シリコン膜１３を１度のエッチ
ングのみで形成しているため、工程が簡略化されている
ことは言うまでもない。
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜１４ａを形成する異方性エッチングの際のＳｉ
基板１へのダメージおよび第１のシリコン窒化膜３の膜
減りは、多結晶シリコン膜１３にて防止され、又、Ｓｉ
基板１の熱酸化時の第２のシリコン窒化膜１４ａがＳｉ
基板１に及ぼす応力は、全ての箇所にて多結晶シリコン
膜１３にて防止されているので、Ｓｉ基板１に結晶欠陥
が生じないのはもちろんのこと、平坦性に優れ且つバー
ズビーク長が短く素子分離領域１５ａを形成することが
でき、後工程においてはゲート電極や配線等の全てのパ
ターニングも行いやすくなる。又、従来の場合と異な
り、溝１２のサイドウォールとしての第２のシリコン窒
化膜１４ａおよび多結晶シリコン膜１３を１度のエッチ
ングのみで形成しているため、工程が簡略化されている
ことは言うまでもない。
【００４０】実施例２．図３はこの発明の実施例２にお
ける半導体装置の製造方法を示す断面図である。図３お
よび図１を交えながら実施例２の半導体装置の製造方法
について説明する。まず、上記実施例１と同様の工程を
経て図１（ｂ）に示すようにＳｉ基板１に溝１２を形成
し、Ｓｉ基板１上にＣＶＤ法により多結晶シリコン膜１
７を例えば３００オングストロームの膜厚に積層する。
次に、多結晶シリコン膜１７の上面を例えば４０オング
ストローム程度熱酸化し第２のシリコン酸化膜１８を形
成し、再びＣＶＤ法によりＳｉ基板１上に第２のシリコ
ン窒化膜１９を例えば２００オングストロームの膜厚に
積層する（図３（ａ））。
ける半導体装置の製造方法を示す断面図である。図３お
よび図１を交えながら実施例２の半導体装置の製造方法
について説明する。まず、上記実施例１と同様の工程を
経て図１（ｂ）に示すようにＳｉ基板１に溝１２を形成
し、Ｓｉ基板１上にＣＶＤ法により多結晶シリコン膜１
７を例えば３００オングストロームの膜厚に積層する。
次に、多結晶シリコン膜１７の上面を例えば４０オング
ストローム程度熱酸化し第２のシリコン酸化膜１８を形
成し、再びＣＶＤ法によりＳｉ基板１上に第２のシリコ
ン窒化膜１９を例えば２００オングストロームの膜厚に
積層する（図３（ａ））。
【００４１】次に、異方性エッチングにて第２のシリコ
ン窒化膜１９を溝１２の底部の第２のシリコン酸化膜１
８が露出するまでエッチバックし、多結晶シリコン膜１
７および第２のシリコン酸化膜１８を開口部１１および
溝１２のＳｉ基板１の露出部上に、又、第２のシリコン
窒化膜１９ａを開口部１１および溝１２の側壁に残存さ
せる（図３（ｂ））。以下、上記実施例１と同様の工程
を経てＳｉ基板１の熱酸化を行い素子分離酸化膜２０を
形成し（この際、多結晶シリコン膜１７も酸化されシリ
コン酸化膜２１が形成されている。）（図３（ｃ））、
次に、シリコン酸化膜２１、第１および第２のシリコン
窒化膜３、１９ａおよび第１のシリコン酸化膜２を除去
し、素子分離領域２０ａを形成する（図２（ｄ））。
ン窒化膜１９を溝１２の底部の第２のシリコン酸化膜１
８が露出するまでエッチバックし、多結晶シリコン膜１
７および第２のシリコン酸化膜１８を開口部１１および
溝１２のＳｉ基板１の露出部上に、又、第２のシリコン
窒化膜１９ａを開口部１１および溝１２の側壁に残存さ
せる（図３（ｂ））。以下、上記実施例１と同様の工程
を経てＳｉ基板１の熱酸化を行い素子分離酸化膜２０を
形成し（この際、多結晶シリコン膜１７も酸化されシリ
コン酸化膜２１が形成されている。）（図３（ｃ））、
次に、シリコン酸化膜２１、第１および第２のシリコン
窒化膜３、１９ａおよび第１のシリコン酸化膜２を除去
し、素子分離領域２０ａを形成する（図２（ｄ））。
【００４２】上記のように構成された実施例２の半導体
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜１９ａを形成する異方性エッチングの際のＳｉ
基板１へのダメージおよび第１のシリコン窒化膜３の膜
減り、さらに、Ｓｉ基板１の熱酸化時の第２のシリコン
窒化膜１９ａがＳｉ基板１に及ぼす応力は、多結晶シリ
コン膜１７はもちろんのこと第２のシリコン酸化膜１８
によっても防止しているため、上記実施例１よりバーズ
ビークが一層押さえられ、素子分離領域２０ａは一層平
坦化される。さらに、Ｓｉ基板１の熱酸化時に、第２の
シリコン酸化膜１８が酸化剤の拡散層として働くため、
多結晶シリコン膜１７の酸化がより一層おこりやすくな
り、バーズビークの発生を一層防止している。
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜１９ａを形成する異方性エッチングの際のＳｉ
基板１へのダメージおよび第１のシリコン窒化膜３の膜
減り、さらに、Ｓｉ基板１の熱酸化時の第２のシリコン
窒化膜１９ａがＳｉ基板１に及ぼす応力は、多結晶シリ
コン膜１７はもちろんのこと第２のシリコン酸化膜１８
によっても防止しているため、上記実施例１よりバーズ
ビークが一層押さえられ、素子分離領域２０ａは一層平
坦化される。さらに、Ｓｉ基板１の熱酸化時に、第２の
シリコン酸化膜１８が酸化剤の拡散層として働くため、
多結晶シリコン膜１７の酸化がより一層おこりやすくな
り、バーズビークの発生を一層防止している。
【００４３】実施例３．図４はこの発明の実施例３にお
ける半導体装置の製造方法を示す断面図である。図４に
基づいて実施例３の半導体装置の製造方法について説明
する。まず、上記実施例１と同様の工程を経て溝１２を
形成した後、溝１２のＳｉ基板１の露出部を熱酸化し、
例えば４０オングストロームの膜厚の第２のシリコン酸
化膜２２を形成する。そして、以下、上記実施例１と同
様の工程にて多結晶シリコン膜１３および第２のシリコ
ン窒化膜１４を順次積層する（図４（ａ））。次に、異
方性エッチングにて第２のシリコン窒化膜１４を溝１２
の底部の多結晶シリコン膜１３が露出するまでエッチバ
ックし、第２のシリコン酸化膜２２および多結晶シリコ
ン膜１３を開口部１１および溝１２のＳｉ基板１の露出
部上に、又、第２のシリコン窒化膜１４ａを開口部１１
および溝１２の側壁に残存させる（図４（ｂ））。
ける半導体装置の製造方法を示す断面図である。図４に
基づいて実施例３の半導体装置の製造方法について説明
する。まず、上記実施例１と同様の工程を経て溝１２を
形成した後、溝１２のＳｉ基板１の露出部を熱酸化し、
例えば４０オングストロームの膜厚の第２のシリコン酸
化膜２２を形成する。そして、以下、上記実施例１と同
様の工程にて多結晶シリコン膜１３および第２のシリコ
ン窒化膜１４を順次積層する（図４（ａ））。次に、異
方性エッチングにて第２のシリコン窒化膜１４を溝１２
の底部の多結晶シリコン膜１３が露出するまでエッチバ
ックし、第２のシリコン酸化膜２２および多結晶シリコ
ン膜１３を開口部１１および溝１２のＳｉ基板１の露出
部上に、又、第２のシリコン窒化膜１４ａを開口部１１
および溝１２の側壁に残存させる（図４（ｂ））。
【００４４】次に、Ｓｉ基板１の熱酸化を行い素子分離
酸化膜２３を形成し（図４（ｃ））、次に、シリコン酸
化膜１６、第１および第２のシリコン窒化膜３、１４ａ
および第１のシリコン酸化膜２を除去し、素子分離領域
２３ａを形成する（図４（ｄ））。
酸化膜２３を形成し（図４（ｃ））、次に、シリコン酸
化膜１６、第１および第２のシリコン窒化膜３、１４ａ
および第１のシリコン酸化膜２を除去し、素子分離領域
２３ａを形成する（図４（ｄ））。
【００４５】上記のように構成された実施例３の半導体
装置は、上記実施例２と同様の効果を奏し、さらに、第
２のシリコン酸化膜２２はＳｉ基板１の熱酸化時に、多
結晶シリコン膜１３を介して進入する酸化剤の拡散層と
しての役割を果たすため、上記実施例２と同様に多結晶
シリコン膜１３の酸化がより一層おこりやすくなること
は言うまでもない。
装置は、上記実施例２と同様の効果を奏し、さらに、第
２のシリコン酸化膜２２はＳｉ基板１の熱酸化時に、多
結晶シリコン膜１３を介して進入する酸化剤の拡散層と
しての役割を果たすため、上記実施例２と同様に多結晶
シリコン膜１３の酸化がより一層おこりやすくなること
は言うまでもない。
【００４６】実施例４．図５はこの発明の実施例４の半
導体装置の製造方法を示す断面図である。図５に基づい
て実施例４の半導体装置の製造方法について説明する。
まず、上記実施例３と同様の工程を経て、溝１２のサイ
ドウォールとしての第２のシリコン窒化膜１４ａを形成
した後、異方性エッチングにて多結晶シリコン膜１３を
溝１２の底部の第２のシリコン酸化膜２２が露出するま
でエッチバックし、多結晶シリコン膜１３ａを第２のシ
リコン窒化膜１４ａの下面にのみ残存させる（図５
（ａ））。
導体装置の製造方法を示す断面図である。図５に基づい
て実施例４の半導体装置の製造方法について説明する。
まず、上記実施例３と同様の工程を経て、溝１２のサイ
ドウォールとしての第２のシリコン窒化膜１４ａを形成
した後、異方性エッチングにて多結晶シリコン膜１３を
溝１２の底部の第２のシリコン酸化膜２２が露出するま
でエッチバックし、多結晶シリコン膜１３ａを第２のシ
リコン窒化膜１４ａの下面にのみ残存させる（図５
（ａ））。
【００４７】次に、Ｓｉ基板１の熱酸化を行い素子分離
酸化膜２４を形成し（図５（ｂ））、次に、第１および
第２のシリコン窒化膜３、１４ａおよび第１のシリコン
酸化膜２を除去し、素子分離領域２４ａを形成する（図
５（ｃ））。上記のように構成された実施例４の半導体
装置は、上記各実施例と同様の効果を奏するのはもちろ
んのこと、Ｓｉ基板１の熱酸化時に第１のシリコン窒化
膜３上にシリコン酸化膜が形成されないので、このシリ
コン酸化膜の除去時に素子分離酸化膜２４が除去され膜
減りを生じることなく素子分離領域２４ａを形成でき、
さらに、溝１２の底部に多結晶シリコン膜１３が残存し
ないので、この多結晶シリコン膜１３の膜厚分素子分離
領域２４ａの沈み込み量を多く形成することができるた
め、素子分離領域２４ａの素子分離が一層確実となる。
酸化膜２４を形成し（図５（ｂ））、次に、第１および
第２のシリコン窒化膜３、１４ａおよび第１のシリコン
酸化膜２を除去し、素子分離領域２４ａを形成する（図
５（ｃ））。上記のように構成された実施例４の半導体
装置は、上記各実施例と同様の効果を奏するのはもちろ
んのこと、Ｓｉ基板１の熱酸化時に第１のシリコン窒化
膜３上にシリコン酸化膜が形成されないので、このシリ
コン酸化膜の除去時に素子分離酸化膜２４が除去され膜
減りを生じることなく素子分離領域２４ａを形成でき、
さらに、溝１２の底部に多結晶シリコン膜１３が残存し
ないので、この多結晶シリコン膜１３の膜厚分素子分離
領域２４ａの沈み込み量を多く形成することができるた
め、素子分離領域２４ａの素子分離が一層確実となる。
【００４８】実施例５．図６はこの発明の実施例５の半
導体装置の製造方法を示す断面図である。図６に基づい
て実施例５の半導体装置の製造方法について説明する。
まず、上記実施例３と同様の工程を経て溝１２のＳｉ基
板１の露出部上に第２のシリコン酸化膜２２を形成す
る。次に、Ｓｉ基板１上に多結晶シリコン膜を積層し、
異方性エッチングにより多結晶シリコン膜を、溝１２の
底部の第２のシリコン酸化膜２２が露出するまでエッチ
ングを行い、開口部１１および溝１２の側壁にサイドウ
ォールとしての多結晶シリコン膜２５を形成し、次に、
Ｓｉ基板１上に第２のシリコン窒化膜を積層し、異方性
エッチングにより第２のシリコン窒化膜を、溝１２の底
部の第２のシリコン酸化膜２２が露出するまでエッチン
グを行い、多結晶シリコン膜２５上にサイドウォールと
しての第２のシリコン窒化膜２６を形成する（図６
（ａ））。
導体装置の製造方法を示す断面図である。図６に基づい
て実施例５の半導体装置の製造方法について説明する。
まず、上記実施例３と同様の工程を経て溝１２のＳｉ基
板１の露出部上に第２のシリコン酸化膜２２を形成す
る。次に、Ｓｉ基板１上に多結晶シリコン膜を積層し、
異方性エッチングにより多結晶シリコン膜を、溝１２の
底部の第２のシリコン酸化膜２２が露出するまでエッチ
ングを行い、開口部１１および溝１２の側壁にサイドウ
ォールとしての多結晶シリコン膜２５を形成し、次に、
Ｓｉ基板１上に第２のシリコン窒化膜を積層し、異方性
エッチングにより第２のシリコン窒化膜を、溝１２の底
部の第２のシリコン酸化膜２２が露出するまでエッチン
グを行い、多結晶シリコン膜２５上にサイドウォールと
しての第２のシリコン窒化膜２６を形成する（図６
（ａ））。
【００４９】この第２のシリコン窒化膜の異方性エッチ
ングは、第２のシリコン酸化膜２２と高選択性を有する
エッチング条件で行われており、例えばエッチングガス
をＣＨ3ＦやＣＨ2Ｆ2等のガスを使用し選択性を向上さ
せている。以下、上記各実施例と同様に、Ｓｉ基板１の
熱酸化を行い素子分離酸化膜２７を形成し（図６
（ｂ））、次に、第１および第２のシリコン窒化膜３、
２６および第１のシリコン酸化膜２を除去し、素子分離
領域２７ａを形成する（図６（ｃ））。
ングは、第２のシリコン酸化膜２２と高選択性を有する
エッチング条件で行われており、例えばエッチングガス
をＣＨ3ＦやＣＨ2Ｆ2等のガスを使用し選択性を向上さ
せている。以下、上記各実施例と同様に、Ｓｉ基板１の
熱酸化を行い素子分離酸化膜２７を形成し（図６
（ｂ））、次に、第１および第２のシリコン窒化膜３、
２６および第１のシリコン酸化膜２を除去し、素子分離
領域２７ａを形成する（図６（ｃ））。
【００５０】上記のように構成された実施例５の半導体
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜２６を形成する際、溝１２の底部に第２のシリ
コン酸化膜２２を残存させるようにしているため、異方
性エッチング時にＳｉ基板１に例えばイオンなどが導入
しダメージを生じることが防止されるため、素子分離領
域２７ａの平坦性は向上し、延いては後工程におけるパ
ターニングなどが行いやすくなる。さらに、接合リーク
電流の増加が抑制できる。
装置は、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜２６を形成する際、溝１２の底部に第２のシリ
コン酸化膜２２を残存させるようにしているため、異方
性エッチング時にＳｉ基板１に例えばイオンなどが導入
しダメージを生じることが防止されるため、素子分離領
域２７ａの平坦性は向上し、延いては後工程におけるパ
ターニングなどが行いやすくなる。さらに、接合リーク
電流の増加が抑制できる。
【００５１】実施例６．図７はこの発明の実施例６の半
導体装置の製造方法を示す断面図である。図７に基づい
て実施例６の半導体装置の製造方法について説明する。
まず、上記実施例５と同様の工程を経てＳｉ基板１上に
多結晶シリコン膜を積層した後、異方性エッチングによ
り多結晶シリコン膜の上端が開口部１１の上面より低く
なるまでエッチングし、残りの開口部１１および溝１２
の側壁にサイドウォールとしての多結晶シリコン膜２８
を形成する（図７（ａ））。
導体装置の製造方法を示す断面図である。図７に基づい
て実施例６の半導体装置の製造方法について説明する。
まず、上記実施例５と同様の工程を経てＳｉ基板１上に
多結晶シリコン膜を積層した後、異方性エッチングによ
り多結晶シリコン膜の上端が開口部１１の上面より低く
なるまでエッチングし、残りの開口部１１および溝１２
の側壁にサイドウォールとしての多結晶シリコン膜２８
を形成する（図７（ａ））。
【００５２】以下、上記実施例５と同様に、Ｓｉ基板１
上に第２のシリコン窒化膜を積層し、異方性エッチング
により第２のシリコン窒化膜を、溝１２の底部の第２の
シリコン酸化膜２２が露出するまでエッチングを行い、
多結晶シリコン膜２８上にサイドウォールとしての第２
のシリコン窒化膜２９を形成する（図７（ｂ））。次
に、Ｓｉ基板１の熱酸化を行い素子分離酸化膜３０を形
成し（図７（ｃ））、次に、第１および第２のシリコン
窒化膜３、２９および第１のシリコン酸化膜２を除去
し、素子分離領域３０ａを形成する（図７（ｄ））。
上に第２のシリコン窒化膜を積層し、異方性エッチング
により第２のシリコン窒化膜を、溝１２の底部の第２の
シリコン酸化膜２２が露出するまでエッチングを行い、
多結晶シリコン膜２８上にサイドウォールとしての第２
のシリコン窒化膜２９を形成する（図７（ｂ））。次
に、Ｓｉ基板１の熱酸化を行い素子分離酸化膜３０を形
成し（図７（ｃ））、次に、第１および第２のシリコン
窒化膜３、２９および第１のシリコン酸化膜２を除去
し、素子分離領域３０ａを形成する（図７（ｄ））。
【００５３】上記のように構成された実施例６の半導体
装置は上記実施例５と同様の効果を奏するのはもちろん
のこと、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜２９が第１のシリコン窒化膜３と開口部にて連
なるように形成されているので、Ｓｉ基板１の熱酸化時
の酸化剤の進入が溝１２の底部のみからとなるため、バ
ーズビークの発生を抑制することができる。
装置は上記実施例５と同様の効果を奏するのはもちろん
のこと、溝１２のサイドウォールとしての第２のシリコ
ン窒化膜２９が第１のシリコン窒化膜３と開口部にて連
なるように形成されているので、Ｓｉ基板１の熱酸化時
の酸化剤の進入が溝１２の底部のみからとなるため、バ
ーズビークの発生を抑制することができる。
【００５４】実施例７．上記各実施例ではＳｉ基板１上
に第１のシリコン酸化膜２および第１のシリコン窒化膜
３を積層させる例を示したけれども、これに限られるこ
とはなく、例えば、第１のシリコン酸化膜と第１のシリ
コン窒化膜との間に非単結晶シリコン膜としての多結晶
シリコン膜を形成するようにすれば、バーズビーク長は
第１のシリコン窒化膜の膜厚とそれ以外の膜（ここでは
第１のシリコン酸化膜および多結晶シリコン膜）の膜厚
との比に比例するため、同様のバーズビーク長で形成す
るとしても、第１のシリコン窒化膜の膜厚を多結晶シリ
コン膜の膜厚分厚くすることができ、第１のシリコン窒
化膜のＳｉ基板の熱酸化時のマスクとしての役割より一
層確実にさせることができる。
に第１のシリコン酸化膜２および第１のシリコン窒化膜
３を積層させる例を示したけれども、これに限られるこ
とはなく、例えば、第１のシリコン酸化膜と第１のシリ
コン窒化膜との間に非単結晶シリコン膜としての多結晶
シリコン膜を形成するようにすれば、バーズビーク長は
第１のシリコン窒化膜の膜厚とそれ以外の膜（ここでは
第１のシリコン酸化膜および多結晶シリコン膜）の膜厚
との比に比例するため、同様のバーズビーク長で形成す
るとしても、第１のシリコン窒化膜の膜厚を多結晶シリ
コン膜の膜厚分厚くすることができ、第１のシリコン窒
化膜のＳｉ基板の熱酸化時のマスクとしての役割より一
層確実にさせることができる。
【００５５】実施例８．上記各実施例ではＳｉ基板１上
の第１のシリコン酸化膜２を熱酸化法にて形成する方法
について示したが、ＣＶＤ法にて形成するようにすれ
ば、熱酸化法にて形成する場合と比較して応力緩和効果
が大きいためより一層効果的である。
の第１のシリコン酸化膜２を熱酸化法にて形成する方法
について示したが、ＣＶＤ法にて形成するようにすれ
ば、熱酸化法にて形成する場合と比較して応力緩和効果
が大きいためより一層効果的である。
【００５６】実施例９．上記各実施例ではＳｉ基板１上
に第１のシリコン酸化膜２を形成する例を示したけれど
もこれに限られることはなく、例えばシリコン窒化酸化
膜にて形成するようにしてもよく、このシリコン窒化酸
化膜は、シリコン酸化膜とシリコン窒化膜との間の性質
を有するため、シリコン窒化膜の応力を緩和するととも
に、酸化剤の拡散をシリコン酸化膜より抑制するため、
バーズビーク長を低減できる。
に第１のシリコン酸化膜２を形成する例を示したけれど
もこれに限られることはなく、例えばシリコン窒化酸化
膜にて形成するようにしてもよく、このシリコン窒化酸
化膜は、シリコン酸化膜とシリコン窒化膜との間の性質
を有するため、シリコン窒化膜の応力を緩和するととも
に、酸化剤の拡散をシリコン酸化膜より抑制するため、
バーズビーク長を低減できる。
【００５７】実施例１０．又、Ｓｉ基板１上の第１のシ
リコン酸化膜２の替わりに、例えばシリコン酸化膜およ
びシリコン窒化酸化膜が順次積層して成る多層膜にて形
成するようにしてもよく、このようにすればＳｉ基板１
への酸化剤の拡散を抑制し、且つ、Ｓｉ基板１内への窒
素の拡散を抑制するので、固定電荷等の発生が回避で
き、信頼性の高い半導体装置を形成することができる。
リコン酸化膜２の替わりに、例えばシリコン酸化膜およ
びシリコン窒化酸化膜が順次積層して成る多層膜にて形
成するようにしてもよく、このようにすればＳｉ基板１
への酸化剤の拡散を抑制し、且つ、Ｓｉ基板１内への窒
素の拡散を抑制するので、固定電荷等の発生が回避で
き、信頼性の高い半導体装置を形成することができる。
【００５８】実施例１１．上記各実施例では非単結晶シ
リコン膜として多結晶シリコン膜を形成する例を示した
けれども、これに限られることはなく、Ｓｉ基板より酸
化が支配的となる非単結晶シリコン膜ならいずれでもよ
く、特にアモルファスシリコン膜は膜厚の制御性が優れ
ているためより一層素子分離領域の平坦性の劣化を低減
することができる。
リコン膜として多結晶シリコン膜を形成する例を示した
けれども、これに限られることはなく、Ｓｉ基板より酸
化が支配的となる非単結晶シリコン膜ならいずれでもよ
く、特にアモルファスシリコン膜は膜厚の制御性が優れ
ているためより一層素子分離領域の平坦性の劣化を低減
することができる。
【００５９】実施例１２．上記各実施例では溝１２の側
壁を３０度の角度を有するテーパ状に形成する例を示し
たけれども、これに限られることはなく２０゜から４５
゜の間の角度にて形成すれば、溝の側壁上第２のシリコ
ン窒化膜の盛り上がりが向上できるとともに、微細加工
にも適した溝を形成することができる。
壁を３０度の角度を有するテーパ状に形成する例を示し
たけれども、これに限られることはなく２０゜から４５
゜の間の角度にて形成すれば、溝の側壁上第２のシリコ
ン窒化膜の盛り上がりが向上できるとともに、微細加工
にも適した溝を形成することができる。
【００６０】
【発明の効果】以上のように、請求項１に係る発明によ
れば、シリコン基板を所定深さエッチングして溝を形成
し、シリコン基板上に非単結晶シリコン膜、シリコン酸
化膜および第２の耐酸化性膜を順次積層し、異方性エッ
チングにて第２の耐酸化性膜を溝の底部のシリコン酸化
膜が露出するまでエッチバックし、第２の耐酸化性膜を
開口部および溝の側壁上に残存させ、非単結晶シリコン
膜およびシリコン酸化膜を開口部および溝のシリコン基
板露出部上に残存させているので、非単結晶シリコン膜
およびシリコン酸化膜によって、第２の耐酸化性膜エッ
チングの際のシリコン基板へのダメージおよび、第２の
耐酸化性膜がシリコン基板に及ぼす応力が防止されると
ともに、開口部および溝の側壁上において第２の耐酸化
性膜とシリコン基板との間に非単結晶シリコン膜だけで
なくシリコン酸化膜が残存して、シリコン基板の熱酸化
時に、酸化剤の拡散層として働き、非単結晶シリコンの
酸化がより一層おこりやすくなるため、バーズビークの
発生が一層防止され、素子間分離領域はより一層平坦化
された半導体装置の製造方法を提供することができる。
れば、シリコン基板を所定深さエッチングして溝を形成
し、シリコン基板上に非単結晶シリコン膜、シリコン酸
化膜および第２の耐酸化性膜を順次積層し、異方性エッ
チングにて第２の耐酸化性膜を溝の底部のシリコン酸化
膜が露出するまでエッチバックし、第２の耐酸化性膜を
開口部および溝の側壁上に残存させ、非単結晶シリコン
膜およびシリコン酸化膜を開口部および溝のシリコン基
板露出部上に残存させているので、非単結晶シリコン膜
およびシリコン酸化膜によって、第２の耐酸化性膜エッ
チングの際のシリコン基板へのダメージおよび、第２の
耐酸化性膜がシリコン基板に及ぼす応力が防止されると
ともに、開口部および溝の側壁上において第２の耐酸化
性膜とシリコン基板との間に非単結晶シリコン膜だけで
なくシリコン酸化膜が残存して、シリコン基板の熱酸化
時に、酸化剤の拡散層として働き、非単結晶シリコンの
酸化がより一層おこりやすくなるため、バーズビークの
発生が一層防止され、素子間分離領域はより一層平坦化
された半導体装置の製造方法を提供することができる。
【００６１】又、請求項２に係る発明によれば、シリコ
ン基板を所定深さエッチングし溝を形成し、溝のシリコ
ン基板露出部にシリコン酸化膜を形成し、シリコン基板
上に非単結晶シリコン膜および第２の耐酸化性膜を順次
積層し、異方性エッチングにて第２の耐酸化性膜を溝の
底部の非単結晶シリコン膜が露出するまでエッチバック
し、第２の耐酸化性膜を開口部および溝の側壁上に残存
させ、非単結晶シリコン膜を開口部および溝のシリコン
酸化膜上に残存させ、シリコン酸化膜を溝のシリコン基
板露出部に残存させているので、非単結晶シリコン膜お
よびシリコン酸化膜によって、第２の耐酸化性膜エッチ
ングの際のシリコン基板へのダメージおよび、第２の耐
酸化性膜がシリコン基板に及ぼす応力が防止されるとと
もに、開口部および溝の側壁上において第２の耐酸化性
膜とシリコン基板との間に非単結晶シリコン膜だけでな
くシリコン酸化膜が残存して、シリコン基板の熱酸化時
に、酸化剤の拡散層として働き、非単結晶シリコンの酸
化がより一層おこりやすくなるため、バーズビークの発
生が一層防止され、素子間分離領域はより一層平坦化さ
れた半導体装置の製造方法を提供することができる。
ン基板を所定深さエッチングし溝を形成し、溝のシリコ
ン基板露出部にシリコン酸化膜を形成し、シリコン基板
上に非単結晶シリコン膜および第２の耐酸化性膜を順次
積層し、異方性エッチングにて第２の耐酸化性膜を溝の
底部の非単結晶シリコン膜が露出するまでエッチバック
し、第２の耐酸化性膜を開口部および溝の側壁上に残存
させ、非単結晶シリコン膜を開口部および溝のシリコン
酸化膜上に残存させ、シリコン酸化膜を溝のシリコン基
板露出部に残存させているので、非単結晶シリコン膜お
よびシリコン酸化膜によって、第２の耐酸化性膜エッチ
ングの際のシリコン基板へのダメージおよび、第２の耐
酸化性膜がシリコン基板に及ぼす応力が防止されるとと
もに、開口部および溝の側壁上において第２の耐酸化性
膜とシリコン基板との間に非単結晶シリコン膜だけでな
くシリコン酸化膜が残存して、シリコン基板の熱酸化時
に、酸化剤の拡散層として働き、非単結晶シリコンの酸
化がより一層おこりやすくなるため、バーズビークの発
生が一層防止され、素子間分離領域はより一層平坦化さ
れた半導体装置の製造方法を提供することができる。
【００６２】
【００６３】又、請求項３に係る発明によれば、シリコ
ン基板を所定深さエッチングし溝を形成し、溝のシリコ
ン基板露出部にシリコン酸化膜を形成し、シリコン基板
上に非単結晶シリコン膜を積層し、異方性エッチングに
て非単結晶シリコン膜を溝の底部のシリコン酸化膜が露
出し、かつ、第１の膜の開口部の上面より非単結晶シリ
コン膜の上面が低くなる位置までエッチバックし、非単
結晶シリコン膜を開口部および溝の側壁上に残存させ、
シリコン基板上に第２の耐酸化性膜を積層し、異方性エ
ッチングにて第２の耐酸化性膜を溝の底部のシリコン酸
化膜が露出するまでエッチバックし、第２の耐酸化性膜
を、開口部にて第１の耐酸化性膜と連なるように開口部
および溝の側壁上に残存させ、又、シリコン酸化膜を、
溝のシリコン基板露出部上に残存させているので、シリ
コン酸化膜によって、第２の耐酸化性膜エッチングの際
のシリコン基板へのダメージが防止され、非単結晶シリ
コン膜およびシリコン酸化膜によって、第２の耐酸化性
膜がシリコン基板に及ぼす応力が防止されるとともに、
開口部および溝の側壁上において第２の耐酸化性膜とシ
リコン基板との間に非単結晶シリコン膜だけでなくシリ
コン酸化膜が残存して、シリコン基板の熱酸化時に、酸
化剤の拡散層として働き、非単結晶シリコンの酸化がよ
り一層おこりやすくなるため、バーズビークの発生が一
層防止され、素子間分離領域はより一層平坦化された半
導体装置の製造方法を提供することができる。さらに、
非単結晶シリコン膜のエッチバックを、第１の膜の開口
部の上面より非単結晶シリコン膜の上面が低くなる位置
まで行い、第１の耐酸化性膜と第２の耐酸化性膜とが開
口部にて連なるように形成するようにしたので、シリコ
ン基板の熱酸化時の酸化剤の拡散が溝の底部からのみと
なるため、バーズビークの発生がより一層抑制された半
導体装置の製造方法を提供することができる。
ン基板を所定深さエッチングし溝を形成し、溝のシリコ
ン基板露出部にシリコン酸化膜を形成し、シリコン基板
上に非単結晶シリコン膜を積層し、異方性エッチングに
て非単結晶シリコン膜を溝の底部のシリコン酸化膜が露
出し、かつ、第１の膜の開口部の上面より非単結晶シリ
コン膜の上面が低くなる位置までエッチバックし、非単
結晶シリコン膜を開口部および溝の側壁上に残存させ、
シリコン基板上に第２の耐酸化性膜を積層し、異方性エ
ッチングにて第２の耐酸化性膜を溝の底部のシリコン酸
化膜が露出するまでエッチバックし、第２の耐酸化性膜
を、開口部にて第１の耐酸化性膜と連なるように開口部
および溝の側壁上に残存させ、又、シリコン酸化膜を、
溝のシリコン基板露出部上に残存させているので、シリ
コン酸化膜によって、第２の耐酸化性膜エッチングの際
のシリコン基板へのダメージが防止され、非単結晶シリ
コン膜およびシリコン酸化膜によって、第２の耐酸化性
膜がシリコン基板に及ぼす応力が防止されるとともに、
開口部および溝の側壁上において第２の耐酸化性膜とシ
リコン基板との間に非単結晶シリコン膜だけでなくシリ
コン酸化膜が残存して、シリコン基板の熱酸化時に、酸
化剤の拡散層として働き、非単結晶シリコンの酸化がよ
り一層おこりやすくなるため、バーズビークの発生が一
層防止され、素子間分離領域はより一層平坦化された半
導体装置の製造方法を提供することができる。さらに、
非単結晶シリコン膜のエッチバックを、第１の膜の開口
部の上面より非単結晶シリコン膜の上面が低くなる位置
まで行い、第１の耐酸化性膜と第２の耐酸化性膜とが開
口部にて連なるように形成するようにしたので、シリコ
ン基板の熱酸化時の酸化剤の拡散が溝の底部からのみと
なるため、バーズビークの発生がより一層抑制された半
導体装置の製造方法を提供することができる。
【００６４】
【００６５】又、請求項４に係る発明によれば、第１の
膜は、シリコン基板表面上に接して形成されたシリコン
窒化酸化膜を含み、シリコン窒化酸化膜は、第１の耐酸
化性膜がシリコン基板に及ぼす応力を緩和するため、シ
リコン基板に結晶欠陥を生じることのない半導体装置の
製造方法を提供することができる。
膜は、シリコン基板表面上に接して形成されたシリコン
窒化酸化膜を含み、シリコン窒化酸化膜は、第１の耐酸
化性膜がシリコン基板に及ぼす応力を緩和するため、シ
リコン基板に結晶欠陥を生じることのない半導体装置の
製造方法を提供することができる。
【００６６】又、請求項５に係る発明によれば、第１の
膜は、シリコン基板表面上に化学蒸着法によって形成さ
れたシリコン酸化膜を含み、化学蒸着法にて形成された
シリコン酸化膜は、第１の耐酸化性膜がシリコン基板に
及ぼす応力を確実に緩和するため、素子分離領域がより
一層平坦化されるとともにシリコン基板に結晶欠陥を生
じることのない半導体装置の製造方法を提供することが
できる。
膜は、シリコン基板表面上に化学蒸着法によって形成さ
れたシリコン酸化膜を含み、化学蒸着法にて形成された
シリコン酸化膜は、第１の耐酸化性膜がシリコン基板に
及ぼす応力を確実に緩和するため、素子分離領域がより
一層平坦化されるとともにシリコン基板に結晶欠陥を生
じることのない半導体装置の製造方法を提供することが
できる。
【００６７】又、請求項６に係る発明によれば、第１の
膜をシリコン基板と接する側からシリコン酸化膜、シリ
コン窒化酸化膜、および第１の耐酸化性膜の多層膜にて
形成するようにしたので、第１の膜のシリコン酸化膜お
よびシリコン窒化酸化膜の多層膜は、シリコン基板への
酸化剤の拡散を抑制し、且つ、シリコン基板内への窒素
の拡散を抑制するため、固定電荷等の発生が回避でき、
信頼性の高い半導体装置を得ることができる半導体装置
の製造方法を提供することができる。
膜をシリコン基板と接する側からシリコン酸化膜、シリ
コン窒化酸化膜、および第１の耐酸化性膜の多層膜にて
形成するようにしたので、第１の膜のシリコン酸化膜お
よびシリコン窒化酸化膜の多層膜は、シリコン基板への
酸化剤の拡散を抑制し、且つ、シリコン基板内への窒素
の拡散を抑制するため、固定電荷等の発生が回避でき、
信頼性の高い半導体装置を得ることができる半導体装置
の製造方法を提供することができる。
【００６８】又、請求項７に係る発明によれば、第１の
膜をシリコン基板と接する側からシリコン酸化膜、非単
結晶シリコン膜、および第１の耐酸化性膜の多層膜にて
形成するようにしたので、第１の耐酸化性膜の膜厚を非
単結晶シリコン膜の膜厚分厚くすることができ、熱酸化
時に第１の耐酸化性膜のマスクとしての役割をより一層
確実にさせることができる。
膜をシリコン基板と接する側からシリコン酸化膜、非単
結晶シリコン膜、および第１の耐酸化性膜の多層膜にて
形成するようにしたので、第１の耐酸化性膜の膜厚を非
単結晶シリコン膜の膜厚分厚くすることができ、熱酸化
時に第１の耐酸化性膜のマスクとしての役割をより一層
確実にさせることができる。
【００６９】又、請求項８に係る発明によれば、第１の
膜のシリコン酸化膜を化学蒸着法にて形成するようにし
たので、化学蒸着法にて形成されたシリコン酸化膜は、
第１の耐酸化性膜がシリコン基板に及ぼす応力を確実に
緩和するため、素子分離領域がより一層平坦化されると
ともにシリコン基板に結晶欠陥を生じることのない半導
体装置の製造方法を提供することができる。
膜のシリコン酸化膜を化学蒸着法にて形成するようにし
たので、化学蒸着法にて形成されたシリコン酸化膜は、
第１の耐酸化性膜がシリコン基板に及ぼす応力を確実に
緩和するため、素子分離領域がより一層平坦化されると
ともにシリコン基板に結晶欠陥を生じることのない半導
体装置の製造方法を提供することができる。
【００７０】又、請求項９に係る発明によれば、第１の
耐酸化性膜又は第２の耐酸化性膜をシリコン窒化膜にて
形成するようにしたので、シリコン基板の溝の底部以外
の箇所の酸化を確実に防止する半導体装置の製造方法を
提供することができる。
耐酸化性膜又は第２の耐酸化性膜をシリコン窒化膜にて
形成するようにしたので、シリコン基板の溝の底部以外
の箇所の酸化を確実に防止する半導体装置の製造方法を
提供することができる。
【００７１】又、請求項１０に係る発明によれば、非単
結晶シリコン膜を多結晶シリコン膜又はアモルファスシ
リコン膜にて形成するようにしたので、多結晶シリコン
膜又はアモルファスシリコン膜は、第１又は第２の耐酸
化性膜がシリコン基板に及ぼす応力を確実に緩和するた
め、素子分離領域がより一層平坦化されるとともにシリ
コン基板に結晶欠陥を生じることのない半導体装置の製
造方法を提供することができる。
結晶シリコン膜を多結晶シリコン膜又はアモルファスシ
リコン膜にて形成するようにしたので、多結晶シリコン
膜又はアモルファスシリコン膜は、第１又は第２の耐酸
化性膜がシリコン基板に及ぼす応力を確実に緩和するた
め、素子分離領域がより一層平坦化されるとともにシリ
コン基板に結晶欠陥を生じることのない半導体装置の製
造方法を提供することができる。
【００７２】又、請求項１１に係る発明によれば、シリ
コン基板の溝の側壁を、シリコン基板の上面に対して垂
直方向に立てた法線に対して２０度から４５度の角度を
有するように形成するようにしたので、溝の側壁の第２
の耐酸化性膜が盛り上がりやすくなるので、素子分離領
域がより一層平坦化される半導体装置の製造方法を提供
することができる。
コン基板の溝の側壁を、シリコン基板の上面に対して垂
直方向に立てた法線に対して２０度から４５度の角度を
有するように形成するようにしたので、溝の側壁の第２
の耐酸化性膜が盛り上がりやすくなるので、素子分離領
域がより一層平坦化される半導体装置の製造方法を提供
することができる。
【図１】 この発明の実施例１における半導体装置の製
造工程における一工程を示す断面図である。
造工程における一工程を示す断面図である。
【図２】 この発明の実施例１における半導体装置の製
造工程における一工程を示す断面図である。
造工程における一工程を示す断面図である。
【図３】 この発明の実施例２における半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図４】 この発明の実施例３における半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図５】 この発明の実施例４における半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図６】 この発明の実施例５における半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図７】 この発明の実施例６における半導体装置の製
造工程を示す断面図である。
造工程を示す断面図である。
【図８】 従来の半導体装置の製造工程における一工程
を示す断面図である。
を示す断面図である。
【図９】 従来の半導体装置の製造工程における一工程
を示す断面図である。
を示す断面図である。
１ Ｓｉ基板、２ 第１のシリコン酸化膜、３ 第１の
シリコン窒化膜、１１ 開口部、１２ 溝、１３，１
７，２５，２８ 多結晶シリコン膜、１４，１４ａ，１
９，１９ａ，２６，２９ 第２のシリコン窒化膜、１５
ａ，２０ａ，２３ａ，２４ａ，２７ａ，３０ａ 素子分
離領域、１８，２２ 第２のシリコン酸化膜。
シリコン窒化膜、１１ 開口部、１２ 溝、１３，１
７，２５，２８ 多結晶シリコン膜、１４，１４ａ，１
９，１９ａ，２６，２９ 第２のシリコン窒化膜、１５
ａ，２０ａ，２３ａ，２４ａ，２７ａ，３０ａ 素子分
離領域、１８，２２ 第２のシリコン酸化膜。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小林 舞子
伊丹市瑞原４丁目１番地 三菱電機株式
会社 ユー・エル・エス・アイ開発研究
所内
(56)参考文献 特開 昭60−64446（ＪＰ，Ａ)
特開 平５−182956（ＪＰ，Ａ)
特開 平２−304927（ＪＰ，Ａ)
特開 昭60−62135（ＪＰ，Ａ)
Claims (11)
- 【請求項１】 シリコン基板上に最上面が第１の耐酸化
性膜から成る第１の膜を積層し、上記第１の膜に上記シ
リコン基板の上面の一部が露出する開口部を形成した
後、上記開口部にて露出された上記シリコン基板を所定
深さエッチングし溝を形成する工程と、上記シリコン基
板上に非単結晶シリコン膜、シリコン酸化膜および第２
の耐酸化性膜を順次積層する工程と、異方性エッチング
にて上記第２の耐酸化性膜を上記溝の底部の上記シリコ
ン酸化膜が露出するまでエッチバックし、上記第２の耐
酸化性膜を上記開口部および上記溝の側壁上に残存さ
せ、上記非単結晶シリコン膜および上記シリコン酸化膜
を上記開口部および上記溝の上記シリコン基板露出部上
に残存させる工程と、上記第１および第２の耐酸化性膜
をマスクとして上記シリコン基板を熱酸化し素子間分離
領域を形成する工程とを備えたことを特徴とする半導体
装置の製造方法。 - 【請求項２】 シリコン基板上に最上面が第１の耐酸化
性膜から成る第１の膜を積層し、上記第１の膜に上記シ
リコン基板の上面の一部が露出する開口部を形成した
後、上記開口部にて露出された上記シリコン基板を所定
深さエッチングし溝を形成する工程と、上記溝の上記シ
リコン基板露出部にシリコン酸化膜を形成する工程と、
上記シリコン基板上に非単結晶シリコン膜および第２の
耐酸化性膜を順次積層する工程と、異方性エッチングに
て上記第２の耐酸化性膜を上記溝の底部の上記非単結晶
シリコン膜が露出するまでエッチバックし、上記第２の
耐酸化性膜を上記開口部および上記溝の側壁上に残存さ
せ、上記非単結晶シリコン膜を上記開口部および上記溝
の上記シリコン酸化膜上に残存させ、上記シリコン酸化
膜を上記溝の上記シリコン基板露出部に残存させる工程
と、上記第１および第２の耐酸化性膜をマスクとして上
記シリコン基板を熱酸化し素子間分離領域を形成する工
程とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】 シリコン基板上に最上面が第１の耐酸化
性膜から成る第１の膜を積層し、上記第１の膜に上記シ
リコン基板の上面の一部が露出する開口部を形成した
後、上記開口部にて露出された上記シリコン基板を所定
深さエッチングし溝を形成する工程と、上記溝の上記シ
リコン基板露出部にシリコン酸化膜を形成する工程と、
上記シリコン基板上に非単結晶シリコン膜を積層し、異
方性エッ チングにて上記非単結晶シリコン膜を上記溝の
底部の上記シリコン酸化膜が露出し、かつ、上記第１の
膜の開口部の上面より上記非単結晶シリコン膜の上面が
低くなる位置までエッチバックし、上記非単結晶シリコ
ン膜を上記開口部および上記溝の側壁上に残存させる工
程と、上記シリコン基板上に第２の耐酸化性膜を積層
し、異方性エッチングにて上記第２の耐酸化性膜を上記
溝の底部の上記シリコン酸化膜が露出するまでエッチバ
ックし、上記第２の耐酸化性膜を、上記開口部にて上記
第１の耐酸化性膜と連なるように上記開口部および上記
溝の側壁上に残存させ、上記シリコン酸化膜を上記溝の
上記シリコン基板露出部上に残存させる工程と、上記第
１および第２の耐酸化性膜をマスクとして上記シリコン
基板を熱酸化し素子間分離領域を形成する工程とを備え
たことを特徴とする半導体装置の製造方法。 - 【請求項４】 第１の膜は、シリコン基板表面上に接し
て形成されたシリコン窒化酸化膜を含むことを特徴とす
る請求項１ないし請求項３のいずれか一項に記載の半導
体装置の製造方法。 - 【請求項５】 第１の膜は、シリコン基板表面上に化学
蒸着法によって形成されたシリコン酸化膜を含むことを
特徴とする請求項１ないし請求項３のいずれか一項に記
載の半導体装置の製造方法。 - 【請求項６】 第１の膜をシリコン基板と接する側から
シリコン酸化膜、シリコン窒化酸化膜、および第１の耐
酸化性膜の多層膜にて形成することを特徴とする請求項
１ないし請求項３のいずれか一項に記載の半導体装置の
製造方法。 - 【請求項７】 第１の膜をシリコン基板と接する側から
シリコン酸化膜、非単結晶シリコン膜、および第１の耐
酸化性膜の多層膜にて形成することを特徴とする請求項
１ないし請求項３のいずれか一項に記載の半導体装置の
製造方法。 - 【請求項８】 第１の膜のシリコン酸化膜を化学蒸着法
にて形成することを特徴とする請求項６または請求項７
のいずれか一項に記載の半導体装置の製造方法。 - 【請求項９】 第１の耐酸化性膜又は、第２の耐酸化性
膜をシリコン窒化膜にて形成することを特徴とする請求
項１ないし請求項８のいずれか一項に記載の半導体装置
の製造方法。 - 【請求項１０】 非単結晶シリコン膜を多結晶シリコン
膜又はアモルファスシリコン膜にて形成することを特徴
とする請求項１ないし請求項９のいずれか一項に記載の
半導体装置の製造方法。 - 【請求項１１】 シリコン基板の溝の側壁を、上記シリ
コン基板の上面に対して垂直方向に立てた法線に対して
２０度から４５度の角度を有するように形成することを
特徴とする請求項１ないし請求項１０のいずれかに記載
の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08272295A JP3422593B2 (ja) | 1995-04-07 | 1995-04-07 | 半導体装置の製造方法 |
| TW084104608A TW274631B (en) | 1995-04-07 | 1995-05-08 | Manufacturing method for semiconductor device |
| KR1019960008614A KR100218872B1 (ko) | 1995-04-07 | 1996-03-27 | 반도체 장치의 제조방법 |
| US08/792,727 US5956600A (en) | 1995-04-07 | 1997-01-31 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08272295A JP3422593B2 (ja) | 1995-04-07 | 1995-04-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279555A JPH08279555A (ja) | 1996-10-22 |
| JP3422593B2 true JP3422593B2 (ja) | 2003-06-30 |
Family
ID=13782309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08272295A Expired - Fee Related JP3422593B2 (ja) | 1995-04-07 | 1995-04-07 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5956600A (ja) |
| JP (1) | JP3422593B2 (ja) |
| KR (1) | KR100218872B1 (ja) |
| TW (1) | TW274631B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5824594A (en) * | 1996-04-29 | 1998-10-20 | Samsung Electronics Co., Ltd. | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films |
| JP2000031264A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6306726B1 (en) | 1999-08-30 | 2001-10-23 | Micron Technology, Inc. | Method of forming field oxide |
| JP4107096B2 (ja) * | 2003-02-10 | 2008-06-25 | ヤマハ株式会社 | ウェットエッチング方法 |
| FR2879020B1 (fr) * | 2004-12-08 | 2007-05-04 | Commissariat Energie Atomique | Procede d'isolation de motifs formes dans un film mince en materiau semi-conducteur oxydable |
| EP2495762B1 (en) * | 2011-03-03 | 2017-11-01 | IMEC vzw | Method for producing a floating gate semiconductor memory device |
| US20120276707A1 (en) * | 2011-04-28 | 2012-11-01 | Nanya Technology Corporation | Method for forming trench isolation |
| CN110416089B (zh) * | 2019-07-31 | 2023-02-03 | 上海华虹宏力半导体制造有限公司 | 一种ldmos的制备方法 |
| CN118016593A (zh) * | 2024-04-09 | 2024-05-10 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制备方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144542A (ja) * | 1986-12-09 | 1988-06-16 | Nec Corp | 半導体装置及びその製造方法 |
| JPH01161851A (ja) * | 1987-12-18 | 1989-06-26 | Sony Corp | 半導体装置の製造方法 |
| JPS63313834A (ja) * | 1988-01-13 | 1988-12-21 | Hitachi Ltd | 半導体集積回路 |
| JPH02304927A (ja) * | 1989-05-19 | 1990-12-18 | Nec Corp | 半導体装置の製造方法 |
| JPH0590396A (ja) * | 1991-09-30 | 1993-04-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH05182956A (ja) * | 1991-12-27 | 1993-07-23 | Sony Corp | 埋め込みｌｏｃｏｓ製造方法 |
| KR970003731B1 (ko) * | 1993-10-14 | 1997-03-21 | 엘지반도체 주식회사 | 반도체 장치의 소자 격리막 제조방법 |
-
1995
- 1995-04-07 JP JP08272295A patent/JP3422593B2/ja not_active Expired - Fee Related
- 1995-05-08 TW TW084104608A patent/TW274631B/zh not_active IP Right Cessation
-
1996
- 1996-03-27 KR KR1019960008614A patent/KR100218872B1/ko not_active IP Right Cessation
-
1997
- 1997-01-31 US US08/792,727 patent/US5956600A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5956600A (en) | 1999-09-21 |
| KR100218872B1 (ko) | 1999-09-01 |
| JPH08279555A (ja) | 1996-10-22 |
| TW274631B (en) | 1996-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283021B1 (ko) | 트렌치형 소자분리 구조의 제조방법 | |
| US5362668A (en) | Method of fabricating an BPSG-filled trend and oxidation isolation structure with a gate electrode | |
| JP3422593B2 (ja) | 半導体装置の製造方法 | |
| EP1184902A1 (en) | Method for forming an isolation trench in a SOI substrate | |
| US6218311B1 (en) | Post-etch treatment of a semiconductor device | |
| KR100442852B1 (ko) | 트렌치 소자분리 영역 형성방법 | |
| JP3642965B2 (ja) | 半導体装置の製造方法 | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP2001077189A (ja) | 半導体装置の製造方法 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| JPH07111288A (ja) | 素子分離の形成方法 | |
| KR100249026B1 (ko) | 반도체장치의 소자 격리 방법 | |
| US5994216A (en) | Method of forming a reduced size contact in a dielectric layer by using bird's beak of oxidized polysilicon to create an etching mask | |
| JPH07122518A (ja) | コンタクト電極の形成方法 | |
| KR960005554B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100414743B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH08115909A (ja) | 半導体装置、半導体装置の製造方法及びマスク | |
| KR980012255A (ko) | 반도체장치의 소자분리 방법 | |
| JP2725616B2 (ja) | 半導体装置の製造方法 | |
| KR20070001738A (ko) | 이중 스페이서막을 갖는 반도체소자 및 그 제조방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 | |
| JPH07335737A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |