CN100468697C - 半导体元件的制造方法 - Google Patents
半导体元件的制造方法 Download PDFInfo
- Publication number
- CN100468697C CN100468697C CNB2005100920391A CN200510092039A CN100468697C CN 100468697 C CN100468697 C CN 100468697C CN B2005100920391 A CNB2005100920391 A CN B2005100920391A CN 200510092039 A CN200510092039 A CN 200510092039A CN 100468697 C CN100468697 C CN 100468697C
- Authority
- CN
- China
- Prior art keywords
- those
- material layer
- substrate
- isolation structures
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000002955 isolation Methods 0.000 claims abstract description 122
- 239000000463 material Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 75
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 66
- 238000007667 floating Methods 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 230000005641 tunneling Effects 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000009969 flowable effect Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 239000006117 anti-reflective coating Substances 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 239000011368 organic material Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
一种半导体元件的制造方法，在导体层覆盖前，于隔离结构上覆盖一材料层，上述的材料层优选是使用具有流动性的有机材料，可使得位于隔离结构之间的材料层厚度大于位于隔离结构顶部的材料层厚度，以有效回蚀隔离结构。然后，移除隔离结构顶部的材料层，并且移除隔离结构的一部份结构，以降低隔离结构的高度。
Description
技术领域
本发明涉及一种半导体工艺，特别是涉及一种避免隔离结构损伤的方法以及半导体元件与存储器元件的制造方法。
背景技术
在集成电路蓬勃发展的今日，元件缩小化与集成化是必然的趋势，也是各界积极发展的重要课题。当元件尺寸逐渐缩小，集成度(Integration)逐渐提高，元件间的隔离结构也必须缩小，因此元件隔离技术的困难度也逐渐增高。以目前隔离技术来说，由于浅沟槽隔离结构(Shallow Trerch Isolation，STI)具有容易调整大小的优点，并且可避免传统区域氧化(LOCOS)法隔离技术中鸟嘴侵蚀的缺点，因此，其对于次半微米及以下的金氧半导体工艺而言，是一种较为理想的隔离技术。
图1A至图1B是绘示现有一种浅沟槽隔离结构的工艺流程剖面示意图。请参照图1A，于基底100上形成图案化的掩模层102。然后，以此图案化的掩模层102为蚀刻掩模，蚀刻基底100，而于基底100中形成沟槽104。之后，于沟槽中填入绝缘层106。继之，请参照图1B，在以化学机械研磨法将沟槽104以外的绝缘层106移除后，移除图案化掩模层102，以得到浅沟槽隔离结构108。
一般来说，在进行相关的元件工艺之前，都会先进行上述的浅沟槽隔离结构工艺。通过浅沟槽隔离结构108的完成，可以于基底100上定义出有源区110，而相关的半导体或是存储器元件的制作即可随后于此有源区110上进行。值得一提的是，在进行后续的半导体元件或是存储器元件的制作过程中，清洗步骤是一个与工艺成品率息息相关的步骤。然而，每一次的清洗，都将对浅沟槽隔离结构108造成一部份的损伤(Damage)，特别是位于沟槽104顶角附近易形成凹陷112(Re-Entrant)(如图2与图3的照片图所示)。这样的损伤，除了可能会影响浅沟槽隔离结构108本身的隔绝效果之外，在后续进行半导体元件或是存储器元件的制作时，作为半导体元件或是存储器的材料亦有可能填入并残留(Reside)于此凹陷112中。如此将会导致相邻二半导体元件或是存储器元件相互连接(Bridge)，而且若残留于凹陷112中的材料是导体材料的话，更将造成相连的半导体元件或是存储器元件彼此短路。
发明内容
有鉴于此，本发明的目的是提供一种半导体元件的制造方法，以解决因隔离结构遭受损伤，而使相邻二半导体元件相互连接的问题。
本发明提出一种半导体元件的制造方法，此方法先于基底上形成多个隔离结构，以定义出有源区，其中这些隔离结构的顶部表面高于基底表面。然后，于有源区的基底中形成多个元件结构，其中这些元件结构的顶部表面高于这些隔离结构的顶部表面。之后，于基底上形成材料层，该材料层具有平坦化效果，从而在该基底表面上形成一平坦化的表面。接着，回蚀刻，并且在此步骤中，移除这些隔离结构的一部份，以降低隔离结构的高度。继之，于元件结构上形成一导体层。
本发明提出一种半导体元件的制造方法，此方法先于基底上形成多个隔离结构，以定义出有源区，其中隔离结构的顶部高于基底表面。然后，于有源区的基底中形成多个沟槽式元件结构，这些沟槽式元件结构的顶部表面高于基底表面。接着，于基底上形成材料层，覆盖隔离结构、沟槽式元件结构与裸露的基底，且此材料层具有流动性，而使位于隔离结构之间的材料层厚度大于位于隔离结构顶部以及沟槽式元件结构顶部的材料层厚度。之后，移除位于隔离结构顶部以及沟槽式元件结构顶部的材料层，并且移除隔离结构的一部份结构，以降低隔离结构的高度。继之，移除剩余的材料层。然后，于沟槽式元件结构的表面形成绝缘层。接着，于沟槽式元件结构侧壁的绝缘层上形成一对导体间隙壁。
依照本发明的优选实施例所述的半导体元件的制造方法，上述的材料层的材料例如是可流动性的一材料，其例如是光致抗蚀剂材料或是有机抗反射涂布材料。
依照本发明的优选实施例所述的半导体元件的制造方法，上述的隔离结构的高度例如是降低至约600埃。
依照本发明的优选实施例所述的半导体元件的制造方法，上述的移除部分材料层以及沟槽隔离结构的一部份结构的方法包括进行一回蚀刻步骤。而且，所移除的厚度是由回蚀刻步骤所经历的时间来控制。
本发明提出一种存储器元件的制造方法，此方法先于基底上形成多个隔离结构，以定义出有源区。然后，于有源区的基底上形成图案化的掩模层。接着，以图案化的掩模层为蚀刻掩模，而于掩模层与基底中形成多个沟槽。之后，于各个沟槽中的基底表面形成穿隧层。继之，于各个沟槽内填入第一导体材料。然后，进行一回蚀刻步骤，以使第一导体材料的顶部高于基底表面，且低于掩模层表面。接着，于裸露的沟槽侧壁形成一对间隙壁，并覆盖住部分导体层。之后，以此对间隙壁为蚀刻掩模，移除部分的第一导体材料，以于各个沟槽的侧壁形成第一浮置栅极及第二浮置栅极。继之，于各个沟槽底部的基底中形成源极区。然后，于各个沟槽表面上形成第一栅间介电层。接着，移除部分的第一栅间介电层与穿隧层，以裸露出各个沟槽底部的基底表面。继之，于各个沟槽中填入第二导体材料以作为源极线，此源极线的顶部高于第一浮置栅极及第二浮置栅极的顶部。然后，移除图案化的掩模层。接着，于基底上形成材料层，覆盖隔离结构、源极线与裸露的基底，且此材料层具有流动性，而使位于隔离结构之间的材料层厚度大于位于隔离结构顶部以及源极线顶部的材料层厚度。然后，移除隔离结构顶部以及源极线顶部的材料层，并且移除隔离结构的一部份结构，以降低隔离结构的高度。接着，移除剩余的材料层。之后，于基底上形成第二栅间介电层覆盖于源极线上。然后，于源极线的两侧形成一对导体间隙壁。
由于本发明通过材料层的形成，以及随后的材料层与隔离结构的移除步骤，可以降低隔离结构的高度。如此将可以有效减少在进行后续工艺，例如晶片清洗时对隔离结构造成损伤。因此，本发明的方法可以有效减少隔离结构的凹陷，从而解决相邻二半导体元件相互连接的问题。而且，本发明的方法还能有效避免元件之间短路。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1A至图1B是现有一种浅沟槽隔离结构的工艺流程剖面示意图。
图2是浅沟槽隔离结构遭受损伤的示意图。
图3是浅沟槽隔离结构遭受损伤的照片图。
图4是依照本发明一优选实施例的一种沟槽式存储器元件的上视示意图。
图5A至图5J是图4的其中一个存储单元10由I-I’剖面所得的制造流程剖面示意图。
简单符号说明
10:存储单元
20:隔离结构
30、110:有源区
100、200:基底
102、204:掩模层
104、206:沟槽
106:绝缘层
108:浅沟槽隔离结构
112:凹陷
202:衬层
208:穿隧层
210、210a、230:导体层
212、236:间隙壁
214a、214b:浮置栅极
216:源极区
218、218a、228:栅间介电层
222:源极线
224:顶盖层
226、226a:材料层
232:掺杂多晶硅层
234:硅化金属层
238a、238b:导体间隙壁
具体实施方式
在下述的说明中是以半导体元件中的沟槽式存储器元件来做说明，惟非用以限定本发明。
图4是绘示依照本发明一优选实施例的一种沟槽式存储器元件的上视示意图。图5A至图5J是图4的其中一个存储单元10由I-I’剖面所得的制造流程剖面示意图。
首先，请参照图4与图5A，提供基底200，此基底200已形成至少一隔离结构20，此隔离结构20可为条状布局，并且定义出有源区30，而且隔离结构20的高度高于基底200表面。其中，隔离结构20的形成方法例如是区域氧化法或浅沟槽隔离法。
接着，于有源区30的基底200表面形成衬层202，此衬层202的材料例如是氧化硅，而其形成方法例如是热氧化法。此外，在另一优选实施例中，亦可于基底200表面上形成厚度较厚的介电层(未绘示)，而其形成方法例如是化学气相沉积法。然后，于衬层202上形成掩模层204，此掩模层204的材料例如是氮化硅，而其形成方法例如是化学气相沉积法。继之，图案化掩模层204、衬层202与基底200，以于掩模层204、衬层202与基底200中形成沟槽206。
之后，于沟槽206中的基底200表面形成穿隧层208。其中，穿隧层208的材料例如是氧化硅，而其形成方法例如是热氧化法。接着，于沟槽206中填入导体层210。其中，导体层210的材料例如是掺杂多晶硅，而其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤，而形成之。
然后，请参照图5B，进行回蚀刻步骤，蚀刻部分的导体层210，留下沟槽206内的导体层210a，以使导体层210a的顶部高于基底200表面，但低于掩模层204表面。值得注意的是，由于导体层210a的高度由隔离结构20的高度来定义，此时导体层210a的顶部表面与隔离结构20的顶部表面等高。继之，于裸露的沟槽206侧壁形成一对间隙壁212，并覆盖住部分的导体层210a的上表面。其中，间隙壁212的材料例如是与导体层210a具有不同蚀刻选择性者。间隙壁212的形成方法例如是先形成一层间隙壁材料层(未绘示)，然后利用各向异性蚀刻法移除部分间隙壁材料层，而形成之。
之后，请参照图5C，以此对间隙壁212为蚀刻掩模，再次移除部分的导体层210a，以于沟槽206的侧壁形成浮置栅极214a及浮置栅极214b。
接着，于沟槽206底部的基底200中形成源极区216。其中，源极区216的形成方法例如是离子注入工艺。
然后，请参照图5D，于基底200与沟槽206表面上形成栅间介电层218。其中，栅间介电层218的材料例如是氧化硅/氮化硅/氧化硅或是氧化硅。
接着，请参照图5E，移除部分的栅间介电层218与穿隧层208，以裸露出沟槽206底部的基底200表面，并形成栅间介电层218a。其中，移除的方法包括各向异性蚀刻工艺，其例如是干式蚀刻工艺。
然后，于沟槽206中填入一导体材料以作为源极线222，此源极线222的顶部高于浮置栅极214a及214b。此时，源极线222与隔离结构20之间的配置关系如图4所示，即源极线222跨过隔离结构20。此外，源极线222的材料例如是掺杂多晶硅。继之，形成顶盖层224，以填满沟槽206，并覆盖住源极线222。
之后，请参照图5F，移除衬层202与掩模层204。继之，于基底200上形成一材料层226，覆盖隔离结构20、源极线222与裸露的基底200，且位于隔离结构20之间的材料层226厚度大于位于隔离结构20顶部以及源极线222顶部的材料层226厚度。在一优选实施例中，材料层226的材料例如是可流动性的材料，以使大部分的材料可以填入隔离结构20之间的区域，而形成一非共形(no-conformal)的膜层，以达到后续平坦化的目的。亦即，位于隔离结构20之间的材料层226厚度较厚，而在隔离结构20顶部以及源极线222顶部的材料层226厚度较薄。而在一更佳实施例中，材料层226的材料例如是光致抗蚀剂材料或是有机抗反射涂布材料等，而其形成方法例如是旋转涂覆法(Spin Coating)。此外，材料层226的厚度并无特别的限制，其只需考虑在后续移除材料层226时，是否会损伤基底200即可。
接着，请参照图5G，移除隔离结构20顶部以及源极线222顶部的材料层226，以形成材料层226a，并且移除隔离结构20的一部份结构，以降低隔离结构20的高度，从而达到平坦化的目的。其中，移除部分材料层226以及隔离结构20的一部份结构的方法包括进行一回蚀刻步骤，其例如是干式回蚀刻步骤。在一实施例中，通过回蚀刻步骤，可以使隔离结构20的高度降低至约600埃。此外，所移除的膜层厚度是由回蚀刻步骤所经历的时间来控制。然后，请参照图5H，移除剩余的材料层226a。
接着，请参照图5I，于基底200上形成覆盖基底200及基底200表面结构的栅间介电层228。其中，栅间介电层228的材料例如是氧化硅或是氧化硅/氮化硅/氧化硅。
然后，于栅间介电层228上形成导体层230。在一实施例中，导体层230例如是由掺杂多晶硅层232所构成、或是由掺杂多晶硅层232与硅化金属层234所构成。继之，于间隙壁212、浮置栅极214a及214b的侧壁形成间隙壁236。
之后，请参照图2G，以间隙壁236为自行对准掩模，移除部分的导体层230(掺杂多晶硅层232与硅化金属层234)，以于间隙壁212、浮置栅极214a及214b的侧壁形成一对导体间隙壁238a与238b，其中导体间隙壁238a与238b可以作为选择栅极或是字线之用。另外，导体间隙壁238a、238b与源极线222、隔离结构20之间的配置关系如图4所示。此外，导体层230的移除方法例如是各向异性蚀刻工艺。
值得一提的是，由于在导体层形成之前已经将隔离结构的高度降低，因此在形成导体间隙壁238a与238b的过程中，隔离结构可有效避免被损伤，从而可以减少凹陷。如此将可解决相邻二存储器元件因隔离结构遭受损伤而相互连接的问题，甚至还能有效避免元件之间短路。另外，本发明上述优选实施例中，隔离结构20的高度用以定义后续于沟槽内形成的浮置栅极214a及214b高度，因此隔离结构20的高度必须制作较一般隔离结构高，并且在浮置栅极214a及214b形成前必须维持其一定高度。所以，于导体层形成之前，以及于浮置栅极214a及214b形成后，及可视需要利用本发明上述方法将隔离结构高度降低。
综上所述，本发明至少具有下面的优点:
1.由于本发明通过材料层的形成，以及随后的材料层与隔离结构的移除步骤，可以降低隔离结构的高度。如此将可以有效减少在进行后续工艺，例如晶片清洗时对隔离结构造成损伤。因此，本发明的方法可以有效减少隔离结构的凹陷，从而解决相邻二半导体元件相互连接的问题。而且，本发明的方法还能有效避免元件之间短路。
2.由于隔离结构的损伤与工艺步骤息息相关，因此上述的隔离结构的相关处理步骤，并不仅限于应用在上述的元件工艺中。换言之，其它类型的元件的工艺，亦可将本发明的方法应用于其中。
3.本发明的避免隔离结构损伤的方法，即相关的隔离结构的处理步骤，其使用时间点并无特别的限制，其端视不同情况的需求而定。换言之，若操作者认为后续的步骤，可能会损伤隔离结构，并且衍生出一些不利工艺成品率的问题，则操作者可依不同情况，例如:特定结构形成后、于清洗晶片之前或是导体层形成之前，进行本发明的方法。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (17)
1、一种沟槽式半导体元件的制造方法，该方法包括:
于一基底上形成多个隔离结构，以定义出一有源区，其中该些隔离结构的顶部表面高于该基底表面；
于该有源区的该基底中形成多个元件结构，其中该些元件结构的顶部表面高于该些隔离结构的顶部表面；
于该基底上形成一材料层，该材料层具有平坦化效果，从而在该基底表面上形成一平坦化的表面；
回蚀刻该材料层，并且在此步骤中移除该些隔离结构的一部份，以降低该些隔离结构的高度。
2、如权利要求1所述的沟槽式半导体元件的制造方法，其中各该元件结构至少具有一浮置栅极，且该浮置栅极的顶部与未移除前的该些隔离结构的顶部等高。
3、如权利要求1所述的沟槽式半导体元件的制造方法，其中于该基底上形成该材料层时，位于该些隔离结构之间的该材料层厚度大于位于该些隔离结构顶部的该材料层厚度。
4、如权利要求1所述的沟槽式半导体元件的制造方法，其中该材料层的材料包括可流动性的材料。
5、如权利要求4所述的沟槽式半导体元件的制造方法，其中可流动的该材料包括光致抗蚀剂材料。
6、如权利要求4所述的沟槽式半导体元件的制造方法，其中可流动的该材料包括有机抗反射涂布材料。
7、如权利要求1所述的沟槽式半导体元件的制造方法，其中该些隔离结构的高度是降低至约600埃。
8、如权利要求1所述的沟槽式半导体元件的制造方法，其中在该回蚀刻该材料层的步骤中，利用该回蚀刻步骤所经历的时间来控制该些隔离结构的高度。
9、一种半导体元件的制造方法，包括:
于一基底上形成多个隔离结构，以定义出一有源区，其中该些隔离结构的顶部表面高于该基底表面；
于该有源区的该基底中形成多个沟槽式元件结构，该些沟槽式元件结构的顶部表面高于该些隔离结构的顶部表面；
于该基底上形成一材料层，覆盖该些隔离结构、该些沟槽式元件结构与裸露的该基底，且该材料层具有流动性，而使位于该些隔离结构之间的该材料层厚度大于位于该些隔离结构顶部以及该些沟槽式元件结构顶部的该材料层厚度；
移除位于该些隔离结构顶部以及该些沟槽式元件结构顶部的该材料层，并且移除该些隔离结构的一部份结构，以降低该些隔离结构的高度；
移除剩余的该材料层；
于该些沟槽式元件结构的表面形成一绝缘层；以及
于各该沟槽式元件结构侧壁的该绝缘层上形成一对导体间隙壁。
10、如权利要求9所述的半导体元件的制造方法，其中该材料层的材料包括一光致抗蚀剂材料。
11、如权利要求9所述的半导体元件的制造方法，其中该材料层的材料包括一有机抗反射涂布材料。
12、如权利要求9所述的半导体元件的制造方法，其中该些隔离结构的高度是降低至约600埃。
13、如权利要求9所述的半导体元件的制造方法，其中移除位于该些隔离结构顶部以及该些沟槽式元件结构顶部的该材料层以及该些隔离结构的一部份结构的方法包括进行一回蚀刻步骤。
14、如权利要求13所述的半导体元件的制造方法，其中所移除的位于该些隔离结构顶部以及该些沟槽式元件结构顶部的该材料层以及该些隔离结构的一部份结构的厚度是由该回蚀刻步骤所经历的时间来控制。
15、如权利要求9所述的半导体元件的制造方法，其中该些沟槽式元件结构的形成方法包括:
于该有源区的该基底上形成多个沟槽；
于各该沟槽中的该基底表面形成一穿隧层；
于各该沟槽内填入一第一导体材料；
进行一回蚀刻步骤，以使该第一导体材料的顶部表面与该些隔离结构的顶部表面等高；
移除部分该第一导体材料，以使另一部份的该第一导体材料分置于各该沟槽的侧壁；以及
于各该沟槽中填入一第二导体材料，并于该第二导体材料与该第一导体材料间形成一第一栅间介电层作为隔绝。
16、一种存储器元件的制造方法，包括:
于一基底上形成多个隔离结构，以定义出一有源区；
于该有源区的该基底上形成一图案化的掩模层；
以该图案化的掩模层为蚀刻掩模，而于该掩模层与该基底中形成多个沟槽；
于各该沟槽中的该基底表面形成一穿隧层；
于各该沟槽内填入一第一导体材料；
进行一回蚀刻步骤，以使该第一导体材料的顶部表面高于该些隔离结构的顶部表面，且低于该掩模层表面；
于裸露的该沟槽侧壁形成一对间隙壁，并覆盖住部分该导体层；
以该对间隙壁为蚀刻掩模，移除部分该第一导体材料，以于各该沟槽的侧壁形成一第一浮置栅极及一第二浮置栅极；
于各该沟槽底部的该基底中形成一源极区；
于各该沟槽表面上形成一第一栅间介电层；
移除部分该第一栅间介电层与该穿隧层，以裸露出各该沟槽底部的该基底表面；
于各该沟槽中填入一第二导体材料以作为一源极线，该源极线的顶部高于该第一浮置栅极及该第二浮置栅极的顶部；
移除该图案化的掩模层；
于该基底上形成一材料层，覆盖该些隔离结构、该源极线与裸露的该基底，且该材料层具有流动性，而使位于该些隔离结构之间的该材料层厚度大于位于该些隔离结构顶部以及该源极线顶部的该材料层厚度；
移除该些隔离结构顶部以及该源极线顶部的该材料层，并且移除该些隔离结构的一部份结构，以降低该些隔离结构的高度；
移除剩余的该材料层；
于该基底上形成一第二栅间介电层覆盖于该源极线上；以及
于该源极线的两侧形成一对导体间隙壁。
17、如权利要求16所述的存储器元件的制造方法，其中该材料层为光致抗蚀剂材料或有机抗反射涂布材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920391A CN100468697C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100920391A CN100468697C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1917171A CN1917171A (zh) | 2007-02-21 |
| CN100468697C true CN100468697C (zh) | 2009-03-11 |
Family
ID=37738118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100920391A Expired - Fee Related CN100468697C (zh) | 2005-08-16 | 2005-08-16 | 半导体元件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468697C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108288585A (zh) * | 2017-01-10 | 2018-07-17 | 联华电子股份有限公司 | 防止在半导体元件中形成孔洞的方法 |
-
2005
- 2005-08-16 CN CNB2005100920391A patent/CN100468697C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1917171A (zh) | 2007-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355642B2 (en) | Method for manufacturing semiconductor structure | |
| US6905941B2 (en) | Structure and method to fabricate ultra-thin Si channel devices | |
| US7160780B2 (en) | Method of manufacturing a fin field effect transistor | |
| US8101497B2 (en) | Self-aligned trench formation | |
| JP2007158269A (ja) | 半導体装置及びその製造方法 | |
| US20180083019A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20090191688A1 (en) | Shallow Trench Isolation Process Using Two Liners | |
| EP0981158A2 (en) | Method of forming buried strap for trench capacitor | |
| US6537880B1 (en) | Method of fabricating a high density NAND stacked gate flash memory device having narrow pitch isolation and large capacitance between control and floating gates | |
| KR100739656B1 (ko) | 반도체 장치의 제조 방법 | |
| EP0971415A1 (en) | Process for the fabrication of a semiconductor non-volatile memory device with Shallow Trench Isolation (STI) | |
| US6372606B1 (en) | Method of forming isolation trenches in a semiconductor device | |
| US6468862B1 (en) | High capacitive-coupling ratio of stacked-gate flash memory having high mechanical strength floating gate | |
| US6548373B2 (en) | Method for forming shallow trench isolation structure | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| CN100468697C (zh) | 半导体元件的制造方法 | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| US6979651B1 (en) | Method for forming alignment features and back-side contacts with fewer lithography and etch steps | |
| US20050124118A1 (en) | Structure and method of fabricating a transistor having a trench gate | |
| KR100244299B1 (ko) | 반도체소자의 격리영역 및 그 형성방법 | |
| US20050272199A1 (en) | Method of manufacturing a semiconductor device | |
| US6821843B1 (en) | Fabrication method for an array area and a support area of a dynamic random access memory | |
| US7517811B2 (en) | Method for fabricating a floating gate of flash rom | |
| US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
| US20030100166A1 (en) | Method for avoiding the effects of lack of uniformity in trench isolated integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 |